

## マルチプロセッサにおける共有変数用キャッシュ

山 脇 彰<sup>†</sup> 岩 根 雅 彦<sup>†</sup>

同期機能を持つ共有変数メモリ TSVM のキャッシュである TSVC を搭載したマルチプロセッサオンチップ (MOC) を提案する。MOC において、TSVM は TSVC と主メモリで実現され、スレッド間の同期通信は TSVC の一貫性制御とともに行われる。タスクの生成と同時に共有変数を TSVC に読込んでおくため、タスクの実行中に PE は共有変数を高速にアクセスできる。MOC の開発にあたり、TSVM のプログラムとの親和性と TSVC の基本機能の性能を検証した。TSVM を用いて並列化したプログラムと同期通信メモリ TCSM でのコード量を比較し、TSVC は TCSM に対し最大で 26% のコード量を削減でき、最大で 1.88 の速度向上を得た。

### A Cache Architecture for Shared Variables on Multiprocessor

AKIRA YAMAWAKI<sup>†</sup> and MASAHIKO IWANE<sup>†</sup>

The Tagged Shared Variable Memory (TSVM) is the concept of a structured memory with the synchronization mechanism, and consists of the Tagged Shared Variable Cache (TSVC) and a main memory in Multiprocessor-On-a-Chip (MOC). The synchronization and communication between threads are performed simultaneously with consistency control of TSVC. Because a shared variables are loaded to TSVCs in generating a task, a PE in the MOC can access them via TSVC during executing the task. In development of MOC, the adaptivity to a parallel program of TSVM and the validity of the fundamental function of TSVC is compared with TCSM using two programs on multiprocessor MTA/TSVM consists of 4 scalar processors. TSVM can reduce the amount of assembler code of up to 26% for TCSM. The maximum speed up ratio of TSVC to TCSM is 1.88.

#### 1. はじめに

マルチプロセッサオンチップ (MOC) は、プログラム内の命令レベル並列性に加え、スレッドレベル並列性も利用し性能向上を図るマルチスレッド実行を対象としており<sup>1)~6)</sup>、複数スレッドを協調動作させるには同期機構が必要である。スレッド間の同期機構として、共有メモリや共有レジスタに同期機能を付加し、アクセスと同時に同期をとる I-structure<sup>7)</sup>、NSRF<sup>8)</sup>、グローバルレジスタ<sup>9)</sup>、TCSM<sup>6)</sup> などがある。TCSM では、カウンタにより容易に 1 対多での同期通信を実現でき、CAM によってエントリの動的な割当てと保護を行う。しかし、TCSM は変数の生存期間を考慮しておらず、通常のメモリとして扱えない。そこで、共有変数の取扱いに注目して TCSM を同期機能を持った共有変数メモリ TSVM (Tagged Shared Variable Memory)<sup>10)</sup> に拡張し、それに対するキャッシュ

TSVC (Tagged Shared Variable Cache) を搭載した MOC を提案する。そのような MOC におけるキャッシュは、データ及び命令キャッシュからなるハーバード・アーキテクチャに対し、データキャッシュをローカル変数と共有変数キャッシュに分離した構成となる。

本論文では、プログラムの実行環境及び TSVM と TSVC の概要を示し、TSVC を用いたマルチスレッド実行の概念について述べる。そして、TSVC を搭載した MOC の開発にあたり、TSVM の並列化プログラムとの親和性、及び TSVC の基礎的な機能の有効性を検証する。

#### 2. 共有変数用キャッシュを搭載した MOC

##### 2.1 プログラムの実行環境

###### 2.1.1 プログラムの実行モデル

MOC におけるマルチスレッド実行モデルはタスク (TSK)、スレッド (TH)、マイクロスレッド (MT) からなり、その概念図を図 1 に示す。TSK (初期 TH) はプログラムの実行環境であり、その生成 (主メモリへのローディング) 時にプログラムの実行に必要な資源

<sup>†</sup>九州工業大学 工学部 電気工学科  
Department of Electronic Engineering, Faculty of Engineering, Kyushu Institute of Technology




図1 プログラムの実行モデル

が確保される。THは任意の長さをもつ一連の命令実行であり、プログラム内でユーザによって指定される。THは基本ブロックやイタレーション、及びサブルーチンであり<sup>1)~5)</sup>、その内部を一般的な並列化手法によりMTとして静的に分割し、より細かなレベルの並列性も利用する。TSKは1つ以上のTH、THは1つ以上のMTからなり、同一IDをもつMTは同一の1台のプロセッサで実行される。MTが並列化の処理単位、THがプロセッサ割当のスケジューリング単位で、THを実行させるには属するMT数分のプロセッサが必要となる。THの切替えにおいては、THに属するすべてのMTがサスペンドされる。

### 2.1.2 アドレス空間

変数に関して、各THやMTがローカルに使用するものと、それらが共有して使用するものとに分類し、アドレス空間をローカル変数、共有変数の各領域に分ける。ここでの共有変数とは、プログラムの実行中に異なるMTによって参照または更新される変数を指し、doallで扱う配列のように、MTごとに分割された変数(配列要素)に対して異なるMT間で依存がないならば、共有変数(配列)としない。共有変数領域にはTSVMをマッピングし、複数のMTはTSVMを介して同期通信を行う。共有変数のうち、並列処理過程で一時的な通信に使うものを一時変数、そうでないものを恒久変数として宣言する。恒久変数に関しては、同期通信を行うモードと行わないモードに選択でき、前者を通信モード、後者を通常モードと呼ぶ。

## 2.2 同期付き共有変数とTSVM

### 2.2.1 論理TSVMの概要

TSVMは同期機能を持った共有変数を実現するための論理的な構造化メモリであり、その概念を図2に示す。TSVMは記憶領域の動的割当てを実現するためにCAM(Content Addressable Memory)で構成され、各エントリはTSVMのエントリを表す共有変数ID(TAG)、参照回数(CNT)、恒久変数及び一時変数を示すフラグ(PT)、恒久変数の通信及び通常モードを示すフラグ(PM)、当該エントリの読出し終了を待ち合わせるフラグ(WF)、変数の内容(DATA)の各




図2 TSVMの概念図

恒久変数 shared perm 変数の型,変数名,CNT,WF  
一時変数 shared temp 変数の型,変数名,CNT,WF

図3 共有変数の宣言




図4 物理TSVMの構成

フィールドからなる。初期値は全フィールドが0であり、TAGはTSVMの一致検索を行うフィールドで、TAGをタスクID、共有変数IDの連結とシタスクごとにTSVMのエントリを保護する。

共有変数は図3のように宣言され、TSVMに割当てられる。恒久変数ではshared permに続き、変数の型、変数名、CNT、PM、WFの順に指定し、一時変数ではshared tempに続き、PMを除いて同様であり、恒久変数ではPTが1、一時変数では0となる。一時変数に関しては、同期通信完了後にTSVMから消滅させエントリの有効利用を図り、恒久変数に関しては、明示的に開放されない限りTSVMに残す。

### 2.2.2 物理TSVMの構成

MOCにおいてTSVMはプロセッサコアが搭載するTSVMキャッシュ(TSVC)と主メモリにより実現され、その構成を図4に示す。TSVCは、TSVMの各フィールドに加えて、データ長((SIZE)), 共有変数のメモリ上のアドレス(ADR)、エントリの有効及び無効を表すフラグ(V)、TSVCが満杯時にメモリと置換えるエントリを選択するために使用されるフィールド(LRUF)からなるディレクトリ部と、DATAフィールドを構成するコンテンツ部からなる。DATAの1エントリはSIZEで示されるバイト長であり、SIZEの最大値とコンテンツ部の容量は実装依存である。共有変数はメモリ上でTAG、CNT、PT、PM、WF、DATAからなる構造体と等価であり、ADRにはその先頭番地が格納される。ディレクトリ部にV=0のエントリ




図5 TSVCを持つMOCの構成

が存在しない、またはコンテンツ部に空きがない状態をTSVCが満杯であると呼ぶ。

### 2.3 物理TSVMを搭載したMOCの構成

TSVCを搭載したMOCは4台のスクラプロセッサとローカル変数に対するキャッシュ(LVC:Local Variable Cache)、及び命令キャッシュを搭載しており、その構成を図5に示す。各TSVCはスヌープ機能を持ち、一貫性制御に用いるTSVCバスに接続されている。LVCは、THやMTに共有されない変数が対象なので一貫性制御を行わない。DATAバスはデータ用の、ADRバスはアドレス用のバスであり、CNTLバスはその他の制御用バスである。また、全PEに共有されるL2キャッシュ、集中型のバス調停回路、チップ外部とのインターフェースを持つ。

### 3. MOCにおけるマルチスレッド実行

#### 3.1 TSVCの割当てと開放

TSVCもTSKの保護する資源と考え、TSKの生成時に共有変数をTSVCに割当てておき、プログラム実行中における主メモリアクセスの削減を図る。そして、TSVCの開放をTSKの消滅とともにに行い、開放に関するオーバーヘッドの隠蔽とエントリの有効利用を図る。各TSVCの割当ては、1台のPEが実行する放送読み出し動作により行われる。放送読み出し動作とは、各TSVCの最優先度の空きエントリに対して同時に共有変数を読み込ませる動作である。ただし、満杯状態のTSVCが存在するならば、LRUで選択したエントリを主メモリに書戻し、そのエントリに共有変数を読み込む。読み込みが完了したら、そのエントリのVが1にセットされる。THの実行中には、ほぼ全ての共有変数が各TSVCに存在し続けると考えられるため、false sharingの発生を抑える効果も期待できる。TSVCの開放は、あるPEのリセット動作により実行される。リセット動作とは、複数のTSVCに対し、TSKに保護された全エントリのVを0にする動作である。

TSVCの割当てと開放の例を図6に示す。時刻T1において、TSK0の生成とともに、PE0が放送読み出しによって同一TSK(TSK0)に属するPE0とPE1の




図6 TSVCの割当てと開放の例

TSVCに、T2では、TSK1の生成とともに、PE3がTSK1に属するPE1、PE2、PE3のTSVCに共有変数を1エントリずつ読み込んでいる。T3では、TSK0の消滅に伴いPE0がリセット動作でTSK0に属するPE0、PE1のTSVCを一度に開放している。

#### 3.2 TSVCの書き込み及び読み出し動作

##### 3.2.1 TSVCと主メモリ間の置換え

共有変数の読書きに関して、各PEは、通常、TSVCにのみアクセスするが、新たなTSKが生成された際にTSVCと主メモリ間で置換えが発生し、すでにTSVCに存在しない共有変数をアクセスする可能性がある。そのため、書き込み及び読み出し動作では、共有変数がTSVCに存在するかどうかの判定を行い、存在しないのであれば主メモリからTSVCに共有変数を読み込む。

判定では、まず、TAGによってTSVCの全エントリを一致検索し、全エントリで不一致または一致したエントリのVが0ならばTSVCミスヒット、一致したエントリのVが1ならばTSVCヒットとなる。TSVCミスヒットならば、TSVCに共有変数が存在しないことになり、主メモリから共有変数を読み込む。その際、TSVCが満杯ならば、LRUにより選択されたTSVCの1エントリがメモリに書き戻され、そのエントリに共有変数が読み込まれる。TSVCが満杯ではないならば、空きエントリのうち最優先度の1エントリに共有変数が読み込まれる。共有変数の読み込みが完了したら、そのエントリのVは1にセットされる。

##### 3.2.2 ブロッキングの判定

書き込み及び読み出し動作では、生産者と消費者間での同期をとるために、エントリへのアクセスをブロックするかどうかの判定が行われる。ただし、エントリのPTが1かつPMが0(恒久変数で通常モード)ならばその判定は行われない。判定において、CNTが非ゼロのエントリへの書き込み及びCNTがゼロのエントリに対する読み出しはブロックされ、プロセッサコアのバ




図7 TSVICの書き込み及び読出し動作例

イブラインはストールされる。

### 3.2.3 書き込み及び読出し動作の実行

書き込み及び読出し動作がブロックされなかったならば、書き込み動作において、TSVICはエンタリに各データを書込むと同時に、TSVICバスに1エンタリのLRUFを除いた全フィールドを出力する。そして、他のTSVICはTSVICバス上のデータを満杯時ではLRUFで書き戻したエンタリに、そうでないならば最優先度の空きエンタリに書き込み、自PEが同一TAGでの読出しブロック状態ならばブロックを解除する。

読出し動作において、TSVICはエンタリのDATAを自プロセッサコアに出力してCNTを1減じ、LRUFを除いた全フィールドをTSVICバスに出力する。そして、CNTが非ゼロかつWFが1ならば読出しをブロックし、CNTがゼロかつ一時変数ならばVを0にする。他のTSVICはTSVICバス上のTAGを用いて、TSVICヒット/ミスヒットを判定する。そして、TSVICヒット時には、そのエンタリのCNTを1減じ、TSVICミスヒット時にはLRUFで書き戻したエンタリもしくは最優先度の空きエンタリにTSVICバス上のデータを書込む。その結果、エンタリのCNTが0であり、自PEが同一TAGでの書き込み又は読出しブロック状態ならばブロックを解除する。また、そのエンタリが一時変数ならばVを0にする。

### 3.2.4 書き込み及び読出し動作の実行例

TSVICに対する書き込み及び読出し動作の例を図7に示す。例では、すでに、PE1がTAG=2の共有変数を消費者PE2、PE3に対して生産しており、PE2に関しては、そのエンタリが主メモリに書戻されTSVICに存在しないとす。また、TAG=1の共有変数は一時変数、TAG=2は恒久変数とする。

時刻T1において、PE1がTAG=1でTSVICを読出しているが、データが生産されていない(CNTが0である)ためブロックされている。T2において、PE0がTAG=1によってTSVICに書き込み、PE1のTSVICにも放送された各データが書込まれている。このため、PE1のブロックが解除され、PE1はT3におい

```

STSVM DATA, SIZE, ADR, PID, TAG, CNT, WF // 書き込み動作
LTSVM DATA, SIZE, ADR, PID, TAG          // 読出し動作
BTSVM DATA, SIZE, ADR, PID              // 放送読出し動作
RTSVM MASK, ADR, PID, TAG               // リセット動作
CTSVM MASK, ADR, PID, TAG, PM          // モード変更動作

```

図8 TSVICに関する命令

てTAG=1によるTSVICの読出しを実行し、PE0のTSVICも更新している。その結果、TAG=1の共有変数に対する同期通信が完了し、共有変数が一時変数であるため、T4以降においてそのエンタリは消滅している。T4において、PE3がTAG=2によるTSVICの読出しを実行し、PE1はTSVICヒットしたエンタリのCNTを1減じ、PE2はLRUFで書戻されたエンタリか最優先度の空きエンタリに放送された各データを書込んでいる。T5では、PE2のTSVICの読出し結果が放送され、全エンタリのCNTが0となりTAG=2の共有変数に対する同期通信が完了している。

### 3.3 共有変数のモード変更

モード変更動作は、あるPEがTSKに属する全TSVICに対してTAGで指定される恒久変数のモードを変更する動作である。モード変更を実行したPEはTSVICヒットしたエンタリのPMを指定した値に変更し、TSVICバスを通じて、他のTSVICも同様に更新する。これにより、並列処理の実行中に以降で更新されない恒久変数を通常モードに変更し、各MTが同期をとらずに参照のみ行えるようにする。

### 3.4 物理TSVMに関する命令

物理TSVMへのアクセスはプロセッサコアが専用の命令を実行することで行われ、それらの命令とTSVICに対して行われる動作を図8に示す。TSVICに対して、STSVMは書き込み、LTSVMは読出し、BTSVMは放送読出し、RTSVMはリセット、CTSVMはモード変更を行う命令であり、全ての命令において、DATA及びMASKはレジスタで指定しその他は即値で指定する。MASKはTAGと同一のビット長を持ったビットパターンで、MASKのビットを0にすることでTSVICはTAGの同一ビットを無視した検索を行う。PIDは各ビットがPEに対応した4ビット長のビット列であり、ビットを0にすることでPEを指定する。TAGとPIDはコード中でシンボルとして与えられ、タスクの生成時に設定される。

## 4. 評価及び考察

### 4.1 実験環境

TSVMのプログラムとの親和性及びTSVICの基礎的な機能であるPE間の同期通信の検証のために、TSVMを構造化メモリとして実装した図9のマルチプ




図9 MTA/TSVMの構成

表1 MTA/TSVMの基礎データ

説明	CLK
TSVM 読出しのバスサイクル時間	4
TSVM 書込みのバスサイクル時間	4
TSVM 読出し失敗のバスサイクル時間	3
TSVM 書込み失敗のバスサイクル時間	4
メモリ書込みのバスサイクル時間	4
メモリ読込みのバスサイクル時間	4

ロセッサMTA/TSVMを開発した。CPUは486DX2で、CPU内にL1キャッシュ、マザーボード上にL2キャッシュをもつ。TSVMをTSVCとしてではなく全CPUが共有する形で実現しているため、LVCも同様にL2キャッシュによって実現する。Arbiterは集中型のバス調停回路で、優先度をラウンドロビンで制御する。TSVMはXilinx社のFPGA(XC4020)により実装し、その仕様を限定して、TAGは8ビット、CNTは3ビット、DATAは32ビット、PT、PM、WFは各1ビット、エントリ数は16で、ハードウェア量は約7000ゲート規模である。TSVMをメモリ空間にマッピングし、L1キャッシュがキャッシングしない設定にしており、TSVMのアクセスをTAG、CNT、PT、PM、WFをアドレスに埋め込んだmov命令により行う。また、TSVMのブロッキングはバスバックオフ機能により実現している<sup>12)</sup>。MTA/TSVMの基本データは表1に示す通りであり、表中の数字はバス調停の2クロックを含む。測定はプログラムを1度実行し、コードがL1キャッシュに存在する状態で行った。

#### 4.2 並列化プログラムに対する親和性

##### 4.2.1 TSVCによる並列化

TSVMの並列化プログラムとの親和性を検証するために、図10(a)のプログラム(exam)を文レベルで並列化する。並列化手法の概念はTCSM<sup>11)</sup>と同様であり、exam全体をTHとし、TH内部の文をリストスケジューリング<sup>13)</sup>により各PEに割当てる。各PEが実行する文の集合をMTとし、MT間の真依存による先行制約を生産文の定義先とその消費文の参照先をTSVMに割当てることで満たす。ここでは、並列化前に全変数が共有される可能性があると考え、図10(a)内の全変数をTSVMに割当てた。そして、図10(b)のように最終的な結果であるx,y,zを恒久変数に、計算過程で一時的に使用される変数

```

float x,y,z;
float dx,dy,dz;
int k;
S1: x=1;
S2: y=1;
S3: z=1;
S4: k=0;
do{
S5: dx=A*(y-x);
S6: dy=x*(B-z)-y;
S7: dz=x*y-C*z;
S8: x+=D*dx;
S9: y+=D*dy;
S10: z+=D*dz;
S11: k=k+1;
S12: }while(k<100);
}while(k<100);
(a) source code

shared perm float x,0,0;
shared temp float dx,0,0;
shared temp int k,0,0;
S1: x,4=1;
S4: k,1=1;
do{
S5: dx,1=A*(y-x);
S6: dy,1=x*(B-z)-y;
S7: dz,1=x*y-C*z;
S10: z,1=z+D*dz;
S11: k,1=k+1;
S12: }while(k<100);
S13: cmode(mask,tag,0);
(b) code after assigning TSVM

```

図10 ソースコードとTSVMへの割当て

```

MT0
S1: x,4=1;
S3: z,3=1;
do{
S7: dz,1=x*y-C*z;
S10: z,1=z+D*dz;
S9: y,1=y+D*dy;
S12: }while(k<100);
S15: tmp=dm;
S13: cmode(mask,tag,0);
(a) parallelizing program using TSVM

MT1
S2: y,4=1;
S4: k,1=0;
do{
S6: dy,1=x*(B-z)-dy;
S5: dx,1=A*(y-x);
S8: x,1=x+D*dx;
S11: k,2=k+1;
S12: }while(k<100);
S14: dm,1=0;
(b) parallelizing program using TCSM

```

図11 例題プログラムの並列化

k,dx,dy,dzを一時変数とし、最終結果の算出にともないS13(cmode(MASK,TAG,PM))で恒久変数のモードを通常モードに変更している。ただし、図10の表記は疑似コードで、各代入文の左辺におけるカンマの左側が変数名、右側がCNTで値は定義に対する参照数である。図10(b)に対して並列化した結果を図11(a)に示す。ただし、全MTが同一の制御パスを通るように条件文S12は全PEに割当てており、S11のCNTを割当て後に変更している。また、S13はMT1の実行完了後に行われる必要があるため、MT1によるダミーの一時変数(dm)への書込み(S14)及びMT0によるdmの読出し(S15)で条件同期<sup>6)</sup>を行い先行制約を満たす。

##### 4.2.2 TCSMによる並列化との比較検討

図10(a)をTCSMを用いて並列化した結果は図11(b)に示すようになり、図中のR\*はレジスタ変数、WT、RTはTCSMへの書込みと読出しを表す。TCSMは同期通信時のみ用られるため、データはメモリ上に格納されている。したがって、生産者は生産データをメモリへ書込むとともに更に消費者との同

表2 並列化の結果 (p:並列度)

プログラム	p=2		p=3		p=4	
	TS	TC	TS	TC	TS	TC
exam	53	54	58	73	62	74
gcd	63	66	73	77	81	83

表3 実験結果(速度向上)

プログラム		p=2	p=3	p=4
		exam	TS	1.87
	TC	1.44	1.20	1.20
gcd	TS	1.30	1.13	1.04
	TC	0.99	0.89	0.82

期通信のために TCSM にも書込む (図 11(b) の矢印)。

各プログラムに対する並列化結果を表 2 に示す。gcd は最大公約数を求めるプログラム<sup>14)</sup>であり、表 2 の数字は、TSVM(TS) 及び TCSM(TC) で並列化した各 MT が実行するアセンブラの行数の総和である。TSVM では恒久変数のモード変更命令が挿入されるが、TCSM よりも行数を抑えており、PE 間通信のために挿入される TCSM アクセス命令の方が多い。以上から、TSVM は無駄な通信コードを削減でき、TCSM より並列化プログラムとの親和性に優れる。

#### 4.3 MTA/TSVM 上での評価及び考察

実験においては逐次プログラムの実行時間と、TSVM を用いて並列化したプログラムの実行時間、及び TCSM での並列化手法に沿って並列化したプログラムの実行時間を測定した。逐次実行では MTA/TSVM 上の 1 台の PE でプログラムを実行し、TCSM の並列化では TCSM の代わりに TSVM を使用している。表 2 の各プログラムに対する MTA/TSVM 上での実験結果を表 3 に示す。表 3 の TS 及び TC は逐次の実行時間を TSVM 及び TCSM の実行時間で割った値である。TSVM がすべてにおいて逐次及び TCSM よりも良い結果となり、通信コードの削減が性能向上にも寄与した。台数効果が小さい原因として各 PE が共有する TSVM へのアクセス競合が考えられ、TSVM のキャッシュ化による命令実行とバス転送のオーバーラップで更なる速度向上が期待できる。

## 5. 結 び

共有変数の取り扱いに注目し、ローカル変数キャッシュと同期付き共有変数キャッシュ(TSVC)を持った MOC を提案し、マルチスレッド実行環境における TSVC の概念を示した。また、TSVM のプログラムとの親和性を検証するために TCSM での並列化と比較検討した結果、コード量を最大 26% 少なくでき、TSVM は TCSM より親和性に優れることがわかった。また、実機での評価により TSVM は逐次に対して最大 2.26、TCSM に対して最大 1.88 の速度向上を得た

ことから、更なる性能向上を達成できることがわかった。今後は、より多くのプログラムによる TSVM の評価やより効率的な並列化手法の検討を行う。そして、TSVM のキャッシュ化による高速性の検証と詳細な機構の検討も行っていく。

## 参 考 文 献

- 1) Hammond, L. et al.: THE STANFORD HYDRA CMP, IEEE MICRO Magazine, Vol. 20, No. 2, pp. 71-84 (2000).
- 2) 鳥居淳ほか: オンチップ制御並列プロセッサ MUSCAT の提案, 情処学論, Vol. 40, No. 5, pp. 1622-1631 (1998).
- 3) Tsai, J.Y. et al.: The Supertthreaded Processor Architecture, IEEE Trans on Comp, Vol.48, No. 9, pp. 881-901 (1999).
- 4) 小林良太郎ほか: 非数値計算向けスレッド・レベル並列処理マルチプロセッサ・アーキテクチャ SKY, 情処学論, Vol.42, pp. 349-366 (2001).
- 5) Venkata, K. and Torrellas, J.: A Chip-Multiprocessor Architecture with Speculative Multithreading, IEEE Trans on Comp, Vol. 48, No. 9, pp. 866-880 (1999).
- 6) 岩根雅彦, 山脇彰, 田中誠: マルチプロセッサオンチップにおける CAM を用いた同期通信用メモリ, 信学論, Vol. J83-D-I, No. 3, pp. 317-328 (2000).
- 7) Nikhil, A.S. et al.: I-Structure: Data Structures for Parallel Computing, ACM Trans on Prog Lang Sys, Vol. 11, No. 4, pp. 598-632 (1989).
- 8) Nuth, P.R. and Dally, W.J.: The named state register file: Implementation and performance, IEEE Proc. 1st Int. Symp. on HPC, pp. 4-13 (1995).
- 9) 岩下茂信, 宮嶋浩志, 村上和彰: 次々世代汎用マイクロプロセッサアーキテクチャ PPRAM の概要, 情処学研報, ARC-113-1 (1995).
- 10) 松岡孝, 原口恵美子, 岩根雅彦: マルチプロセッサ MTA/TSM の開発, 情処学第 60 回全国大会予稿集, pp. 105-106 (2000).
- 11) 山脇彰, 田中誠, 岩根雅彦: 同期通信用メモリに対する並列化手法と評価, 情処研報, Vol. 2001, No. 22, pp. 37-42 (2001).
- 12) 山脇彰, 岩根雅彦: 同期通信用メモリにおけるカウンタとブロッキングの効果, 信学論, Vol. J84-D-I, No. 9, pp. 1457-1460 (2001).
- 13) Rewini, H.E. et al.: Task Scheduling in PARALLEL and DISTRIBUTED SYSTEMS, Prentice Hall (1994).
- 14) Wolfe, M.: HIGH PERFORMANCE COMPILERS FOR PARALLEL COMPUTING, Addison-Wesley (1996).