

メモリスロットインターフェースの得失

田邊 昇^{†1} 箱崎 博孝^{†2} 肥 康孝^{†2}
中條 拓伯^{†3} 天野 英晴^{†4}

2004年6月にi915/i925チップセットによりPCI Expressが市場に本格投入され、11年間PCの標準インターフェースのデファクトであり続けたPCIから、徐々にその地位が世代交代されようとしている。本報告では、PCI Express元年にあたり、メモリスロット装着型ネットワークインターフェースであるDIMMnet-1およびDIMMnet-2によって開拓されてきたメモリスロットインターフェースの得失とその意義について、ネットワークインターフェース・高機能メモリモジュール・リコンフィギュラブルシステムの三つの応用面から考察する。特に、高機能メモリモジュールにおける意義についてはNAS CGベンチマークを用いて得た評価より、PCI Expressに対して十分に大きな優位性を確認した。

The Pros and Cons of Using Memory Slot Interface

NOBORU TANABE,^{†1} HIROTAKA HAKOZAKI,^{†2} YASUNORI DOHI,^{†2} HIRONORI NAKAJO^{†3}
and HIDEHARU AMANO^{†4}

PCI Express debuted in the market by i915/i925 chip set in June 2004. The de fact standard of the standard interface of PC is going to change generation gradually from PCI to PCI Express. This report considers the pros and cons and the meanings of the memory slot host interface prototyped with DIMMnet-1 which is a network interface plugged into a memory slot, and DIMMnet-2 in the PCI Express first year from three application sides of a network interface, highly efficient memory module and reconfigurable system. Especially about the meaning in a highly efficient memory module, big superiority to PCI Express was observed by the evaluation with the NAS CG benchmark.

1. はじめに

1993年にIntel社のパーソナルコンピュータ(PC)用チップセット420TX・430LXに導入されて以来、PCIバス^{†1}はオフィスや家庭で用いられるComercial off-the-shelf(COTS)なPCのインターフェース(NIC)のデファクトスタンダードの地位を現在まで続けてきた。日進月歩で進歩するPCの分野において、この11年間という期間は極めて異例とも言える長さである。

ムーアの法則で進歩するCPUやメモリの性能向上に対して、PCIバスから次の標準への移行はなかなか進まず、ビデオカードや一部のNICにおいてPCIバスの能力の不足が懸念されてきた。そこでビデオカード向けには専用のインターフェースであるAGPが導入され、サーバー向けの高バンド幅NICやストレージインターフェースのために、64bitPCIやPCI-Xといったインターフェースが策定・採用されてきた。しかし、コストが重視されるCOTSのPCにこれらは導入されなかった。我々は、上記のような状況を鑑み、CPU性能と通信性能がバランスした高性能なPCクラスタ用NICの開発に際し、1999年にMEMONet^{†5}というメモリスロットインターフェースをメモリ以外に使用するコンセプトを提唱した。さらにPC133仕様のSDR型DIMMスロットに装着可能なDIMMnet-1プロトタイプを作成して、その有効性を示してきた。

一方、ようやく2004年6月に、PCIバスの後継としてPCI ExpressがIntel社のi915・i925チップセットによってCOTSなPC市場に持ち込まれた。時を同じくしてメモリスロットインターフェースについても現在主流のDDRだけでなく、DDR2も前記チップセットから使える状況となった。この10年に1度という頻度で起こるPCの標準インターフェースの交代時期にあたり、メモリスロットインターフェースの意義について改めて考察する必要があると考えている。

本報告では、まずPC向け標準インターフェースを概観し、その問題点を述べる。次にメモリスロットインターフェースと、そのメモリ以外への応用に際しての問題点と利点を述べる。そのプロトタイプとしてDIMMnet-1およびFPGA版DIMMnet-2について紹介する。DIMMnet-1およびFPGA版DIMMnet-2のようなハードウェアの利用を念頭に、NIC、高機能メモリモジュール、リコンフィギュラブルコンピューティングの三つの応用面から見たメモリスロットインターフェースの得失について考察する。

2. PC向け標準インターフェースの現状とその問題点

本章では、PCI Express元年とも言える現段階で、低価格な高性能PCクラスタを構築していくことを念頭に、PC向け標準インターフェースの現状とその問題点について述べる。

2.1 PCI

1993年にIntel社のパーソナルコンピュータ(PC)用チップセット420TX・430LXに導入されて以来、PCIバスはPCのインターフェースのデファクトスタンダードの地位を現在まで続けてきた。当時としては32bit幅33MHzで133MB/sというバンド幅は高いものであった。

しかし、後述するAGPに分離されたビデオカードではもちろんのこと、最近ではギガビットイーザのカード1枚でもそのバンド幅は溢れてしまう状況にある。一部のサーバー機ではビット幅や周波数がそれぞれ2倍に改善されたPCIバスを用いてきた。しかし、それらは低価格なCOTSのPCには導入されては来なかつた。

ビデオカードやNICのようなPCIバスでは足りない分野におけるその地位はPCI Expressに移行されようとしている。現在でも多くの拡張用カードはこのPCIバスで十分なケースが多く、それらは今後もしばらくはPCIバスを利用していくものと考えられる。

2.2 PCI-X

PCI-Xはサーバー機においてネットワークやストレージコントローラなどの用途に向け、PCIバスの周波数やビット幅を向上させてバンド幅を改善したインターフェースである。1GB/sのバンド幅が基本であるが、最近2GB/sの仕様もできた。

MyrinetやInfiniband仕様のPCクラスタ向けNICも、PCI-Xを採用したものが商品化されている。ただし、PCI-X関連の製品はサーバー機向けのニッチな市場向けであるため、サーバー機本体も含め高価であり、一般ユーザ向けのCOTS

†1 (株)東芝、研究開発センター

Corporate Research and Development Center, Toshiba

†2 横浜国立大学

Yokohama National University

†3 東京農工大学

Tokyo University of Agriculture and Technology

†4 慶應義塾大学

Keio University

とは言い難い価格設定がなされるのが常である。よって、価格性能比の高いPCクラスタへの用途には、全体としてシステムのコストが高くつてしまう。

一方、Apple社のPower Mac G5の一部の機種ではPCI-Xを装備したものが販売されているので、PCI-Xは高価という傾向は若干緩和する方向に向かっていると言える。しかし、Apple社のPC自体がIntelアーキテクチャのPCに比べてニッチである上、サーバー向けストレージ等が必要なユーザは、その中でもさらにごく一部となるため、低価格化は限定的なものと考えられる。

2.3 PCI Express

本年6月に、PCIバスの後継インターフェースとしてPCI ExpressがIntel社のi915・i925チップセットによってPC市場に持ち込まれた。論理的にはPCI互換であるのでPCI向けに記述されていたソフトウェアの書き換えが不要である。ハード的には2.5Gbpsの全二重シリアル通信路で構成され、8B10B変換後のユーザー帯幅は250MB/sである。これをX1として、これらを2,4,8,16,32レーン束ね合わせたものとしてX2,X4,X8,X16,X32が定義されている。

i915・i925チップセットにおけるPCI Expressはサウスブリッジ側に一般拡張カード用のX1が4本と、ノースブリッジ側にビデオカード向けのX16が1本搭載されている。後者はPCI Express for Graphicsと呼ばれており、仕様上はそこにビデオカード以外のカードを装着するとX1のポートとして動作するようになっている。

一般ユーザにとってはビデオカード以外にX1のPCI Expressで当面足りなくなるという用途は見出しつらいのが現状であり、ビデオカード以外でも使えるようにしておいて、冷却問題などの種々の問題が起きて、PCI Expressへの移行という大目に支障をきたすという可能性を封じておくのは半ば必然の戦略と言える。

このため、例えばPCI Express 8X仕様のInfinibandNICをここに装着しても、動いたとしてもX1モードで動作してしまうため、PCI-Xバージョンのカードと比べて帯幅が片方向で1/4、双方でも1/2になってしまい、メリットがない。

一方、サーバー機向けのチップセットE7525ではビデオカード以外のスロットでもX8をサポートしているものがあるため、PCI Express 8X仕様のInfinibandNICなどの高性能NICはPCI-Xの時と同様、少なくとも当面はサーバー機でのみ利用可能ということになる。

PCI Expressは帯幅的にはPCIやPCI-Xと比べてX16や将来製品が出てくるであろうX32まで考えれば相当高速化がなされている。しかし、トランザクション層、リンク層、物理層として以下のような回路を通過する。

表1 PCI Expressにおける送受信側の回路

送信側	受信側
Header生成	デシリализ
送信バッファ制御	エラスティックバッファ
FlowControl Credit検査	10b/8bエンコード
VirtualChannel調停	PIPEインターフェイス
TLPフレーミング	デスクランプリング
ECRC生成	レーン to レーンデセキュー
LCRC生成	受信デフレーミング制御
送信パケット調停	シーケンスナンバー検査
送信フレーミング制御	LCRC検査
スクランプリング	パケット認識
PIPEインターフェイス	ECRC検査
8b/10bエンコード	受信バッファ制御
シリアルiza	アリケーションインターフェイス

これらのハードウェアオーバーヘッドが大きく、例えばPCI Express上のレジスタを1回リードするにも往復でこれらの回路ブロックを通過することになり、エラスティックバッファが125MHz7クロック程度である他は1~2サイクル程度の段になってしまっており、500~600ns程度はかかることが予想される。

PCI Expressを採用すれば長いデータのアクセスに関しては帯幅が向上する分だけ転送時間が減るため全体として遅延時間が短くなる。しかし、短いデータについては転送時間は少なくPCI Expressを採用しても改善は見込めないため、短いデータの読み出しが多用されるような状況下では効率が悪くなってしまう点が問題である。

PCI Express X1(250MB/s全二重)のバンド幅でも足りないという一般ユーザの用途が新たに登場してこない限り、再び10年というスパンでPCI Express X1がCOTSのPC向け標準インターフェースとして君臨し、進歩を止めてしまう可能性も低くないと考えられる。

3. メモリモジュールの現状と近未来

本章では、メモリスロットインターフェースを用いたNICにより低価格な高性能PCクラスタを構築していくことを念頭に、現段階でPCに用いられているメモリモジュールの現状と、一部、近未来に用いられる可能性の高いメモリモジュールについて述べる。

3.1 SDR DIMM

SDR型SDRAMをベースにしたDIMMはPC66, PC100, PC133の規格のものがあり、1990年代末から数年の間、PCのメモリモジュールとして最も多く使われてきたメモリモジュールである。64bit幅のデータバスを用いてノースブリッジからの66MHz~133MHzのクロック信号に同期して1サイクルにつき64bitのデータを転送するため、PC133では1GB/sのバンド幅を有する。

後述するDIMMnet-1プロトタイプはこのSDR型DIMMのPC100, PC133インターフェースでDIMMスロットに装着される。

組込み製品などでは今でも使用されているが、DDR型のDIMMの台頭により、現時点ではSDR型DIMMを使用できるCOTSのマザーボードは市場から消滅しつつある。

3.2 RIMM

RIMMはDirect Rambus型DRAMを搭載したメモリモジュールで、i820・i840・i850チップセットにおいて用いられた。SiS社からはSiS R659チップセットでは4本のPC1200仕様のDirect Rambusチャネルを有し、合計で9.6GB/sものメモリバンド幅を実現している。

RIMMには16bit幅のものと32bit幅のものの2系統があり、1枚のメモリモジュールに対して現状で最も高いバンド幅を供給するのが32bit幅のRIMMである。

DIMMと異なりRIMMでは基板の配線に関する規定があるためにデータ線のねじれという問題は無い。また、RACと呼ばれるRambusチャネル用のIPはRDRAM側とコントローラ側では同一で、動作モードの設定により送信側にも受信側にもなり得る。よって、ホストのチップセット側から見てRIMMに見えるようなASICを作成することは技術的には可能である。

ただし、メモリモジュールの価格や、Intel社のRambusからの撤退や、後述するDDR型DIMMの台頭により、市場的にはRIMMを採用するPCは消滅に向かっていると考えられる。

3.3 DDR DIMM

DDR型SDRAMをベースにしたDIMMは現時点でPCのメモリモジュールとして最も多く使われているメモリモジュールである。最新のi915・i925チップセットでもマザーボードによっては使用することができる。64bit幅のデータバスを用いてノースブリッジからの66MHz~200MHzのクロック信号に同期して1サイクルにつき64bitのデータを立ち上がりと立て下りの2回転送するため、200MHzのPC3200では3.2GB/sのバンド幅を有する。

後述するFPGA版DIMMnet-2プロトタイプはこのDDR型DIMMのPC1600(DDR200)インターフェースでDIMMスロットに装着される。

3.4 DDR2 DIMM

DDR2型SDRAMをベースにしたDIMMは現時点ではDDR2400, DDR2533の規格のもののが存在し、i915・i925チップセットなど、現時点で最新のPCで採用されているメモリモジュールとして登場したばかりのメモリモジュールである。DDR400とDDR2400はバンド幅的にはどちらも3.2GB/sであり、現状では価格に4倍程度の開きがあり、CPUのFSBバンド幅がボトルネックとなるためDDR2を採用してもモジュール価格の高さの割には処理性能が向上しないため、当面あと1年程度は主流にはならないと考えられる。

しかし、DDRがDDR400で打ち止めであるのに対し、DDR2はDRAM内部でのコア周波数がDDRの半分で動いている点や、ストローブ信号の差動信号である点などの理由により、さらなる高速化が確実視されている。消費電力もDDR2

の方が少なくて済むので、望ましい。さらにCPUのFSBバンド幅がさらに高速化してバンド幅的にDDRのデュアルチャネルでは足りなくなってくると、DDR2への移行は促進される。よって年単位のスパンで考えればDDR2が次の主流になることはほぼ確実と考えられる。

以上の観点から、1~2年後の完成を目安にASIC化したDIMMnet-2を作成することを想定すると、DDR2ベースのインターフェースで作ることが望ましいと考えられる。

3.5 FB-DIMM

近未来に用いられる可能性の高いメモリモジュールとしてはFB-DIMM³⁾がある。Intel社は2005年からサーバー市場向けにFB-DIMMが出荷されることを発表⁴⁾している。このFB-DIMMは後述するDIMMnet-2のごとく、メモリバスに対して分岐を無くして負荷を1つしかみせないようにすることで高速化をはかる技術を用いた新型メモリモジュールであり、AMB(Advanced Memory Buffer)と称するLSIが数珠つなぎに接続され、DRAMチップはAMBに接続される。

FB-DIMMがサーバーのみに利用されるのであれば、その上ではPCI Express X8などをNIC用に使うことができるを考えられ、FB-DIMM向けのDIMMnetを作る意義は高くなない。しかし、この技術がCOTS側に転用されてくる場合は、FB-DIMM向けのDIMMnetは効果的と考えられる。

4. メモリスロットインターフェースの利点

本章では、メモリスロットインターフェースの利点について、バンド幅、遅延時間、コストの3つの観点から述べる。

4.1 バンド幅

4.1.1 能力の高さ

メモリバスのバンド幅は1本あたりDDR400で3.2GB/s、DDR2 533で4.3GB/sあり、PCI-Xよりも数倍高速であり、PCI Express X8の双方面バンド幅4GB/sに匹敵するNICを使うには十分高い水準にある。PCI Express X8は前述の通りサーバー機でしかNICには使えないのに対し、DDR400やDDR2 533は安価なCOTSのPC上でこのバンド幅をNIC等のために使用することができる。

4.1.2 進歩の継続性

PCIバスは11年の長きにわたり、少なくともCOTSのPC上では性能が進歩しなかった。そのような実績や、COTSのPCの利用形態におけるニーズを鑑みると、その後継であるPCI ExpressについてもCOTSのPC上では性能が進歩しない可能性が低くない。これに対して、メモリスロットのバンド幅はCPUの能力や、それを支えるFSBのバンド幅とともにムーアの法則に則った形で継続的に進歩してきたし、今後もその傾向は継続されることはある。

本年はPCI Express元年にあたるため、短期的な視野でメモリスロットインターフェースをPCI Expressとの比較の上で評価すると、その意義が見えてくるくなるが、5年10年というスパンで両者の状況を比較していくば、CPU能力とのバランスが約束されているメモリスロットインターフェースの意義は、年々高まってくると考えられる。

4.2 遅延時間

Pentium3(core850MHz-FSB100MHz-メモリPC100)という環境でのuncached属性の主記憶領域への8バイトリード時の遅延測定値は173nsであった。これに対し、PCI Expressでは500ns程度が予測されており、メモリバスへのアクセスの方が約3倍程度遅延時間が少ないと考えられる。

同期フラグのポーリングなど、少ない量のデータに対してリードを頻繁に行なわねばならない用途ではこの差は大きく、処理時間全体にも響いてくるケースがありうる。

4.3 コスト

10Gbpsクラス以上の高バンド幅なNICを利用するこを考える場合、標準インターフェースを採用するならばPCI-X2.0(双方面で2GB/s)またはPCI Express X8(双方面で4GB/s)が必要になってくる。しかし、これらは高価なサーバー機でないと利用することができない。

PCI-X1.0(双方面で1GB/s)であれば、Power MAC G5の一部の機種には装備されているのでこれらを用いたPCクラスタを構築することもできないこともないが、送受信が同時に起こる場合はバンド幅が足りないし、IntelベースのCOTSなPCと比べてPC本体が3倍程度のコストとなることを覚悟する必要がある。

これに対して、メモリスロットインターフェースによれば、DDR型DIMMでDDR200ベースでも2.1GB/s、最新のDDR2-533ベースでは4.3GB/sのバンド幅を安価なCOTSのPC上で提供できるため、10Gbpsクラス以上の高バンド幅なNICを安価なPC上で利用することが可能となる。

10Gbpsクラス以上の高バンド幅なNICを利用するPCクラスタ用ノードの想定仕様とその予想コストを表2に示す。

表2 10GbpsクラスのNICを利用するPCクラスタ用ノードの想定仕様とその予想コスト

	MAC G5	IA server	COTS PC
本体コスト	30~40万円	30万円~	10万円
10G NIC種類	IB	IB	DIMMnet-2
通信リンク仕様	IB 4X	IB 4X	IB 4X
通信バンド幅	2GB/s	2GB/s	2GB/s
ホストI/F種類	PCI-X1.0	PCI Express X8	DDR2-533
I/Fバンド幅	1GB/s	4GB/s	4.3GB/s

5. メモリスロットインターフェースの問題点

本章では、DIMMnet-1プロトタイプの試作の経験から抽出された問題点について述べる。これらのうち(1)~(3)はDIMMnet-2によって克服されるが、(4)(5)は本質的に完全な克服は不能であり、それを受け入れた上で問題が大きくならないような対応がDIMMnet-2においては講じられる。(6)は性能と引き換えに本質的に受け止めなければならない問題である。

5.1 データ配線のねじれ

マザーボード上のデータ線配線に関する規定が無いため、マザーボードによってはデータ線がチップセット上のビット番号とDIMM上のビット番号で不整合な配線(ねじれた配線)になっていることが大半であった。中にはバイト単位でねじれた上に1バイト内でもねじれているものも存在した。このねじれは単純なメモリとして使う分にはこれでも問題にならないが、NIC等の別の目的に使う場合にはねじれを解消するための手段が必要になる。

DIMMnet-2においてはFPGA版ではFPGAの配線の可変性を利用してねじれ解消を行なうが、ASIC版においてはホスト側から1bitずつbitを変化させたデータを繰り返し書き込み、その位置情報を64bitバスを1bitとして使うことでホストに送り返すことにより、ねじれ解消情報を生成し、ロジックアライザ等を使用しきてもねじれが解消できるような仕組みを導入することで解決する。

前述のRIMMやFB-DIMMに対応したMEMOnetを想定した場合は、このようなデータ線ねじれの問題は無いと考えられる。

5.2 アドレスマルチプレクス規則が不統一

チップセット毎にアドレスのマルチプレクス規則が異なる。このため、DIMMに2回にわけて入力されたアドレス信号から、ホストCPUが抽出したアドレスを復元するための論理回路に柔軟性があることが望ましい。仕様を公開していないチップセットメーカーもあるので、何らかの方法でその規則を抽出する機構を有することが望ましい。

5.3 分岐配線による動作マージン減少

PC133程度の周波数でも動作マージンが少なくなるため、バンク切り替えスイッチなど、メモリバス上に分岐配線を作るような構造を取ることは、より高い周波数領域を目指す場合は好ましくない。

DIMMnet-2においてはバンク切り替えスイッチの機能はFPGAまたはASICの論理として実装し、DIMMスロット側にはそのFPGAまたはASIC一つが負荷として接続されるように構成することで、DDR型のDIMMに対応する。

このため、少なくとも全てのDRAM領域へのリードアクセスに関しては、DIMMnet-1のように通常のDRAMと何ら変わらないアクセスをすることはできなくなっている。常にプリフェッчコマンドでプリフェッчWindowという高速メモリに読みたい領域をプリフェッチしておき、プリフェッチ完了後にプリフェッчWindowをバーストストリードするという方式を取る。

前述のFB-DIMMもこの考え方と類似しており、ASICで分岐を断ち切り、DRAMを接続したASIC間を高速シリアル

リンクで接続している。その場合、メモリスロット自体に分岐がなくなっているので、DIMMnet-2と同様な実装方式で対応可能と考える。

5.4 最大容量で限定されたアドレス空間サイズ

1本のDIMMに到達するアドレス信号はDIMMの最大容量で限定される。よってCPUが64bit化されてより広大な空間を指し示せるアドレスがCPUから出力されたとしても、1本のDIMMに到達するアドレス信号でリモートノードの全メモリをそこにマップすることは事実上不可能である。よってDIMM上に全てのリモートメモリをアクセスできる機能を実現するには、リモートアドレスはデータとしてメモリモジュール側に伝達する手段が必要である。

このため、DIMMnet-1およびDIMMnet-2では、リモートノードのメモリの一部をAOTF送信機構のヘッダーTLBというハードウェアに対応関係を設定することでローカルアドレス空間内に一部のリモートメモリをマップする。さらにBOTF送信機構やRDMA送信機構に対してはリモートアドレスをデータとしてWindowメモリ経由で伝達することで、リモートメモリへのアクセスを可能にしている。

5.5 主記憶として利用可能なスロットの減少

メモリスロットインターフェースを採用すると、そのデバイスによりスロットが消費されるので、結果として主記憶として利用可能なスロット数が減少する。通常の仮想記憶においてページングされる主記憶がそのPCの全メモリスロットを消費して実現される容量がないとスラッシングにより事実上動かない応用に対しては不利になる。

DIMMnet-2においては、この問題に対しては、DIMMnet-2上にメモリスロットの容量限界以上のメモリを搭載可能にし、ページフォルトハンドラにおいて通常はHDDに行くべきところを、可能な状態であれば裏のメモリバンクとの間でスワップイン・スワップアウトを行なわせることで通常の主記憶として使える領域が少なくなることによる悪影響を軽減可能とする予定である。この手法はページフォルトの頻度は上がってしまうので多少の性能低下は発生するが、HDDとの間でのスラッシング状態にはならないので、劇的な性能低下は起こらないようになっているものである。

5.6 寿命の短さ

DIMMnet-1はSDR型SDRAMベースのDIMMインターフェースをホストインターフェースとするが、そもそもそのような仕様の主記憶を有するCOTSなPCは入手が困難になってしまっている。2000年近辺での最新のメモリ規格であるPC133のCOTSなPCでの利用は3年ほどで終息に向かった。このように、PCIバスのようにその寿命が10年以上も続く標準インターフェースに比べ、メモリスロットの寿命は短いといわざるを得ない。よって、ホストインターフェースの部分だけでもそのようなサイクルで更新していかねばならない。3年もすればゴミ同然になってしまふと言われるCOTSなPCの世界では、この寿命の短さはムーアの法則に従つて成長するCPU性能とのバランスと引き換えに甘んじて受け止める必要がある。

インターフェースの寿命が短いのがゆえに、極力先物の仕様を採用するか、あるいは極力開発期間を短く抑えないと、でき上がった頃には使えるマザーボードが入手困難になるという状況になりうるため、注意が必要である。

6. プロトタイプ

我々は、CPU性能と通信性能がバランスした高性能なPCクラスタ用NICの開発に際し、1999年にMEMONetというメモリスロットインターフェースをメモリ以外に使用するコンセプトを提唱し、PC133仕様のSDR型DIMMスロットに装着可能なDIMMnet-1プロトタイプを作成して、その有効性を示してきた。その改良版としてDDR型DIMMスロットに装着可能なDIMMnet-2プロトタイプを作成中である。本章ではこれらの二つのプロトタイプの概要を述べる。

6.1 DIMMnet-1プロトタイプ

DIMMnet-1プロトタイプはPC133仕様のSDR型DIMMスロットに装着可能なPCクラスタ向けNICの最初のプロトタイプである。コントローラLSIとしてはRWCPにて開発したMartiniというASICを用いており、このMartiniはPCIバージョンのNICであるRHINETとも共通に使われている。

その構成を図1に示す。このように、バンク切り替え用のFETスイッチがDIMMスロットにスタブ(分岐)を増やす方向で追加されるために、電気的なマージンを食いつぶし、SO-

DIMMのソケットを用いた実機上では周波数的には100MHzでは安定動作するものの、133MHzでの安定動作するまでの調整はできなかった。ソケットを用いない実機では133MHzで動作したが、微妙な配線長の変化やコネクタの反射などの影響の変化によってギリギリの状態で動いているものと思われる。




図1 DIMMnet-1基板の構成

通信機構としてはリモートメモリの一部をローカルな仮想記憶空間にマップして1~8バイトの細粒度なりモートアクセスを高速化するAOTF(Atomic On-The-Fly)送信機構、キャッシュラインサイズ程度の長さの1~512バイトの短めのリモートアクセスを高速化するBOTF(Block On-The-Fly)送信機構、より長いデータ長のリモートアクセスを高速化するRDMA(Remote DMA)送信機構、AOTFで送信されたリモートアクセスを高速に受信するMini OTF受信機構、Mini OTF受信機構から書き込まれるリモートアクセスを低遅延でホストに伝達することを目的とした低遅延マルチポートメモリであるLLCM(Low Latency Common Memory)を有する。

内部の動作周波数が予定の半分で実装された実機上でも、ホストからの書き込み→AOTF送信機構→Mini OTF受信機構→LLCM→ホストからの読み出し、という経路での通信は片道1マイクロ秒を切っており、この低遅延通信を用いて高速なパリア同期などの大域演算が実装された。

6.2 FPGA版DIMMnet-2プロトタイプ

FPGA版DIMMnet-2プロトタイプは2004年3月に基板が完成し、現在FPGA部論理を作成中のプロトタイプで、動作周波数的にASICよりは不利な状況にあるFPGAベースでの論理検証を主目的にDDR200スロットでの動作を目標に設計を進めている。

その構成を図2に示す。DDRでの動作をさせるため、DIMMスロットからのスタブ(分岐)を作らないように構成されている。その結果、現状ではDDR200に設定されたホスト側からDIMMnet-2基板上のSO-DIMMへの読み書きができる状態になっており、分岐配線回避の方向でのDDR化というコンセプトが成立することを実験確認した。




図2 DIMMnet-2基板の構成

通信機構は概ねDIMMnet-1のものを踏襲するが、Martini内部でのTLBのリファイルをハード化したり、リモート間接書き込みのハード化をするなど、従来ファームウェアで実装されていたため大変遅かった重要な動作に関して、低速な内蔵CPUの助けを極力借りない方針で、種々の高速化に関する最適化を施している。

なお、DIMMnet-2ではPCクラスタ向けのNICとしての利用のみならず、ブリッジ機能を有するメモリモジュールとしても機能するように設計されている。そのブリッジ機能には連続アクセスのみならず、等間隔アクセスやリストベクトルアクセス(間接参照)もサポートされており、ホストCPUが持っているキャッシュアーキテクチャでは非常に効率が悪い種類のアプリケーションに対して、キャッシュが有効に働くようにすることができます。

DIMMnet-2のブリッジコマンドはブリッジWindow

と称する一種のベクトルレジスタに対してベクトルロードを実行するようにできている。ホストCPU側からはプリフェッチが完了したことをフラグを検査することで知ることができる。このフラグのポーリングがメモリスロットインターフェースを採用しているDIMMnet-2においてはPCI Expressなどの標準インターフェースと比べて高速に実行できる点が重要である。

7. 応用からみたメモリスロットインターフェース

本章ではFPGA版DIMMnet-2のようなハードウェアの利用を念頭に、NIC、高機能メモリモジュール、リコンフィギュラブルコンピューティングの三つの応用面から見たメモリスロットインターフェースの得失について考察する。

7.1 NIC応用

NIC応用の観点からは、DIMMnet-1プロトタイプ開発時は主に高いバンド幅が安価なCOTSなPC上で実現でき、10Gbpsの送受信を同時に実行してもワイヤスピードで送受信ができる点がメモリスロットインターフェースの際立った利点であった。

一方、4XタイプのInfinibandも10Gbpsの通信リンクを有するが、そのホストインターフェースはPCI-X1.0で実装されていたために単方向通信時はホストインターフェースがネックにならず900MB/s程度のバンド幅が出るが、送受信が同時に起る双方通信実行時には500MB/s弱までバンド幅が低下してしまうことが報告¹²⁾されている。POWER MAC G5の一部の機種がPCI-X1.0を装備しているため、今ではその上位InfinibandのNICが動作可能だが、上記同様のバンド幅不足となることは確実である。

さらにInfinibandは現在の主流の4X(10Gbps)に加え、最近ではスイッチ側は12X(30Gbps)のポートを有するスイッチ製品が出ており、スイッチ間は12Xで接続可能だが、NIC側はPCI-Xでは大幅に能力不足のため事実上対応できない。DIMMnet-2であればDDR DIMMインターフェースを採用しているので、DDR400(3.2GB/s)やDDR2-533(4.2GB/s)に対応すれば12XのInfinibandスイッチとの接続に対しても概ねワイヤスピードでの送受信が可能となる。ただし、このクラスのNICにはサーバー機に限定されるもののPCI Express X16(片方向4GB/s)によっても対応は可能と考えられる。

しかし、PCクラスタの全体処理性能を律速してしまいがちなパブリック同期や総和などの大域通信においては、細粒度通信となるためPCI Expressの通信バンド幅高速化による遅延時間短縮効果はほとんど期待できず、シリアル通信に伴うオーバーヘッド増加分が直接性能低下に響いてしまう。

一方、メモリスロットインターフェースではDIMMnet-1で確立された、ホストからの書込み→AOTF→Mini OTF受信機→LLCM→ホストからの読み出し、という経路での高速細粒度通信に適しており、高速な大域通信が実現できる。

7.2 高機能メモリモジュール応用

DIMMnet-2ではPCクラスタ向けのNICとしての利用のみならず、プリフェッチ機能を有するメモリモジュールとしても機能するように設計されている。そのプリフェッチ機能には連続アクセスのみならず、等間隔アクセスやリストベクトルアクセス(間接参照)もサポートされており、ホストCPUがとっているキャッシュアーキテクチャでは非常に効率が悪い種類のアプリケーションに対しても、キャッシュが効率に働くようになることができる。

DIMMnet-2のプリフェッチコマンドはプリフェッチWindowと称する一種のベクトルレジスタに対してベクトルロードを実行するようにできている。ホストCPU側からはプリフェッチが完了したことをフラグを検査することで知ることができが、このフラグポーリングはデータ長が少ないリードの連続となるため、リード遅延が性能に大きく影響を及ぼす。その影響を評価するために、プリフェッチ機能付きメモリモジュールを用いたNAS CGベンチマークの実行に際して、ポーリング遅延を変化させた時にどの程度の処理速度向上率への影響が出来るかを、文献¹¹⁾に記載の評価プログラムに対して、空ループにより人工的に作り出した100ns単位の遅延時間をポーリング部分で挿入することで調査した。なお、NAS CGベンチマークはRWCP製C言語版を改造したものを用いた。Class Cの実験についてはLinuxのメモリ割り当ての制約上動作不能であるため、一部の巨大なstatic配列を、calloc関数によってmain()の最初の部分で1回確保することで動作させた。測定環境を表3に示し、測定結果を図3に示す。

前述のようにメモリバスへのアクセス遅延は100ns台であり、PCI Expressへのアクセス遅延は500ns以上であると推

表3 評価環境

機種名	Dell プレシジョン 360
CPU	Pentium4
FSB 周波数	800MHz
コア周波数	2.4GHz
L1 キャッシュ容量	8KB
L2 キャッシュ容量	512KB
L1 キャッシュラインサイズ	64B
L2 キャッシュラインサイズ	128B
メモリ種類	PC3200 (DDR SDRAM)
メモリバス本数(総バンド幅)	2 (6.4GB/s)
メモリ容量	4GB
OS	Linux 2.4.20-8
コンパイラ	gcc 3.2.2
最適化オプション	-O3




図3 プリフェッチ機能付きメモリモジュールによるNAS CGにおける処理速度向上率のポーリング遅延による変化

定されている。PCI Expressのバンド幅が主記憶バンド幅と同一だったとしても、図3に示されるように遅延が100ns台のDIMMnet方式に比べ、500ns以上のPCI Expressはバンド幅がたとえ主記憶と同等であったとしても明らかな性能低下を起こすことが判る。

CGベンチマークはメモリバンド幅が極めて敏感に効くアプリケーションであるので、主記憶バンド幅の63%の4GB/sのリードバンド幅を有するX16仕様のPCI Express Graphics側ではなく、主記憶バンド幅の3.9%の250MB/sのリードバンド幅しか持たないX1側にこのプリフェッチ機構を実装してしまうと、さらには一桁の性能低下を起こし、通常のDIMMを使ってキャッシュミスヒットを多発させつつ実行する処理速度(Class Cで55.66MFLOPS)より遅くなることが予想される。このように、高機能メモリモジュールへの応用を考えた場合には、ホストインターフェースはPCI Expressでは不十分であり、低遅延性と高バンド幅の両方を兼ね備えるメモリスロットインターフェースとする意義は大きいと言える。

7.3 リコンフィギュラブル応用

DIMMnet-2/NIの試作ボードは、NIC用ASICの開発用プロトタイプとしての役割を果たすだけでなく、新しいリコンフィギュラブルシステムとして優れた特徴を持っている。

ホストPCに大規模なFPGAとメモリを搭載したボードを接続し、ホスト上での処理の一部を高速化するアクセラレータとしてのリコンフィギュラブルシステムの利用が進んでいる。これらのリコンフィギュラブルなアクセラレータは以下の応用分野で利用が盛んである。

- ・単純な数値演算ではなく、ビット処理、比較、多数のメモリアクセスを含む。
- ・処理アルゴリズムが対象によって柔軟性が必要になる。場合によっては、処理用のハードウェア構成自体を対象に適合するように変更することが性能向上に有用である。
- ・ニッセ市場であり、専用ASICを開発するほど多数用いられない。
- ・粗粒度にジョブを分割することが難しく、PCクラスタなどで並列処理を行うと、通信処理がボトルネックになる可能性がある。

これらに当たる、ポリュームレンダリングなどのグラフィックス処理¹³⁾、グラフ同定問題等の計算困難な問題¹⁴⁾、細胞シ

ミュレーション¹⁸⁾などのバイオインフォマティクス分野の大規模演算等ではホストCPUの数十倍から数百倍の性能向上が報告されている。さらに、最近は、FPGA自体の性能向上に加えて、IPとして組み込まれた演算器を用いることで、大規模な数値演算に対する応用¹⁶⁾が活発化している。

これらのリコンフィギュラブルアクセラレータの多くは、PCIバスでホストCPUに接続されており、ホストCPUとの協調処理を行うと、PCIバスの転送遅延と容量ボトルネックが問題となる場合がある。例えばPCIバスに接続するReCSiPボード上でホストとの協調作業で細胞シミュレーションを実行する場合、通常の実装方法ではPCIバスの転送容量がボトルネックとなり、処理性能が向上しないことが報告されている¹⁸⁾。

このボトルネックを解消するために、メモリバスを利用する方法がいくつか試みられている。Pilchard FPGAs co-processor platform¹⁵⁾は、PC100、PC133のDIMMに接続され、小規模なVirtexを用い、ボード上にアプリケーション用のメモリは搭載していない。Nuron社からアナウンスされたAcBは、同様にメモリバスに接続され、FPGAおよび64MByteのメモリを搭載しているが、プロトタイプのみで終わっている^{*}。イスイスの連邦研究所で開発されているTKDM¹⁷⁾は、これらの先行研究を踏まえたシステムで、2種類のFPGAと大量のメモリを搭載している点に特徴がある。

しかし、これらのシステムは、全てがSDR-SDRAM対応であり、現在のPCに接続することが困難である。また、NICを装備していない。DIMMnet-2/NIは、DDR-SDRAMに対応することで、これらのシステムの2倍の転送容量を実現すると共に汎用PCへの接続の道を開いている。PCI-Expressなどの普及により、将来、転送容量の点ではメモリバスと同等のI/Oバスの利用が可能になっても、レイテンシの点ではメモリバスが有利である。現在、PCIバスに接続するリコンフィギュラブルアクセラレータは、PCIバスのレイテンシを考慮して、大きなレイテンシがあり性能に影響しない実装法を取っている場合が多い。しかし、メモリバスへの接続により、ホストPCとリコンフィギュラブルシステムがより密接に協調して処理を行うことが可能となる。すなわち、DIMMnet-2/NIは、アクセラレータとしてのリコンフィギュラブルシステムの応用方式を広げる可能性を持つ。

さらに、DIMMnet-2/NIは、従来のメモリバス接続型リコンフィギュラブルシステムに比べて大容量のメモリを2スロット有し、大量のデータ記憶と同時アクセスが必要なアプリケーションに対応する。また、ボード間交信用にInfinibandインターフェースを持つ点も大きな特徴である。このNICを利用することで、ホストとの協調処理、転送に付随する処理、他のボードとの負荷分散を含めた新しいリコンフィギュラブルシステム実現の可能性を開くことができる。

8. まとめ

本報告では、PC向け標準インターフェースを概観し、その問題点を述べた。特に、PCI ExpressはホストPCIとして期待されているが遅延時間に関しては問題を有する。さらに、メモリスロットインターフェースの現状と近未来を概観し、そのメモリ以外への応用に際しての問題点と利点を述べた。DDRスロットでの動作を疑問視する見方もあるが、FPGA版DIMMnet-2プロトタイプ作成による実験確認により、その疑いは払拭されたものと考える。

さらにDIMMnet-1およびFPGA版DIMMnet-2のようなハードウェアの利用を念頭に、NIC、高機能メモリモジュール、リコンフィギュラブルシステムの三つの応用面から見たメモリスロットインターフェースの得失について考察した。これら全てに関してバンド幅の有効性を明らかにしたとともに、前者2つに関してはPCI Expressでは到達し得ない低遅延性の有効性についても明らかにした。

高機能メモリモジュール応用においては、定量的評価からPCI Expressではその遅延特性から主記憶同等のバンド幅(6.4GB/s)を実装できたとしても性能低下が大きく、低遅延性と高バンド幅の両方を兼ね備えるメモリスロットインターフェースとする意義は大変大きいことを確認した。

リコンフィギュラブルシステム応用に関しては低遅延性の有効性については現時点では明らかではないが、未開拓な分野であるため、今後の研究により有効性が発揮される分野が開拓される可能性を秘めている。

今後は、FPGA版DIMMnet-2の内部論理を完成させ、実

機評価を進めるとともに、並列処理のためのソフトウェア環境や、ブリッジ機構の利用を容易にするコンパイラ等のソフトウェア環境の整備を行なう予定である。

謝辞 本研究は総務省戦略的情報通信研究開発制度の一環として行われたものである。PCI Express for Graphics上のビデオカード以外の動作についてご教授いただきましたIntel(株)の鈴木氏。PCI ExpressのIPにおける処理内容の概要をご教授いただきました(株)国研の中村氏。RambusのRACについてご教授いただきましたRambus社の太田氏に感謝いたします。DIMMnet-2の開発に関する議論にご参加いただいた横浜国立大学の安藤氏。立命館大学の国枝教授、和歌山大学の齋藤講師、平石氏、笠松氏。京都大学上原助教授、東京農工大学の並木助教授、浜田氏、荒木氏、森氏、慶應義塾大学の西助手、渡辺氏、大塚氏、北村氏に感謝いたします。DIMMnet-2基板を作成をご担当いただいている日立ITの上嶋氏、岩田氏、今城氏に感謝いたします。

参考文献

- 1) PCI-SIG, <http://www.pcisig.com/>
- 2) DDR2, <http://www.memforum.org/memorybasics/ddr2/>
- 3) FB-DIMM, http://www.memforum.org/memorybasics/fb_dimm/
- 4) Intel corp. "Intel Press Release (Feb.18, 2004)", <http://www.intel.com/pressroom/archive/releases/20040218comp.htm>
- 5) 田邊, 山本, 工藤: メモリスロットに搭載されるネットワークインターフェース MEMNet, 情報処理学会計算機アーキテクチャ研究会, Vol. 99, No. 67, pp. 73-78, (Aug. 1999)
- 6) 山本, 渡邊, 土屋, 原田, 今城, 寺川、西, 田邊, 上嶋, 工藤, 天野 "高性能計算をサポートするネットワークインターフェース用コントローラチップ Martin", 情報処理学会論文誌ハイパフォーマンスコンピューティングシステム, Vol.43, No.SIG6(HPS5), pp.122-133 (Sep. 2002)
- 7) 田邊, 濱田, 山本, 今城, 中條, 工藤, 天野: DIMMスロット搭載型ネットワークインターフェース DIMMnet-1 とその低遅延通信機構 AOTF, 情報処理学会論文誌ハイパフォーマンスコンピューティングシステム, Vol.43, No.SIG(HPS6), pp.10-23 (Jan. 2003)
- 8) 田邊, 山本, 濱田, 中條, 工藤: "DIMMスロット搭載型ネットワークインターフェース DIMMnet-1 とその高バンド幅通信機構 BOTF", 情報処理学会論文誌, Vol.43, No.4, pp.866-878 (Apr. 2002)
- 9) 田邊, 濱田, 中條, 天野: "メモリスロット搭載型ネットワークインターフェース DIMMnet-2 の構想", 情報処理学会計算機アーキテクチャ研究会, 2003-ARC-152, pp.61-66 (Mar. 2003)
- 10) 田邊, 土肥, 中條, 天野: "ブリッジ機能を有するメモリモジュール", 情報処理学会論文誌計算機アーキテクチャ研究会, 2003-ARC-154, pp.139-144 (Aug. 2003)
- 11) 田邊, 中武, 箱崎, 土肥, 中條, 天野 : "ブリッジ機能付きメモリモジュールによる不連続アクセスの連続化", 情報処理学会計算機アーキテクチャ研究会, 2004-ARC-157, pp.139-144 (Mar. 2004)
- 12) J. Liu, B. Chandrasekaran, W. Yu, J. Wu, D. Buntinas, S. P. Kini, P. Wyckoff, and D. K. Panda : "Micro-Benchmark Level Performance Comparison of High-Speed Cluster Interconnects", Hot Interconnect 11, (Aug. 2003)
- 13) 森, 出雲, 高山, 丸山, 津邑, 五島, 中島, 富田 大規模データの並列可視化を支援するFPGA搭載PCIボード, 第1回リコンフィギュラブルシステム研究会予稿集 pp.15-20 (2003)
- 14) S.Ichikawa, S.Yamamoto, Data Dependent Circuit for Subgraph Isomorphism Problem IEICE Trans. on Inf & Syst. Vol.E86-D, No.5, pp.796-802 (2003)
- 15) P.Leong, M.Leong, O.Cheung, T.Tung, C.Kwok, M.Wong and K.Lee, Pilchard - a reconfigurable computing platform with memory slot interface. In Proc. of IEEE Symp. on Field Programmable Custom Computing Machines(FCCM) (Apr. 2001)
- 16) 佐々木, 溝口, 長嶋Car-Parrinello 計算向け三次元FFTロジックの開発 先進的計算基盤シンポジウム SACIS2004 論文集, pp.407-414 (2004)
- 17) Plessl, C., Platzner, M., TKDM - a reconfigurable co-processor in a PC's memory slot, Field-Programmable Technology (FPT), 2003. Proceedings. 2003 IEEE International Conference on (Dec. 2003)
- 18) Yasunori Osana, Tomonori Fukushima, Hideharu Amano, Implementation of ReCSiP: A ReConfigurable Cell SImulation Platform, 13th International Conference on Field Programmable Logic and Applications(FPL), 2003. Proceedings. (Sep.2003)

* Nuron社はIntelに吸収され現在参照可能なhome pageが存在しない