

## DIMMnet-3 ネットワークインターフェースにおける MPI 支援機能

田邊 昇<sup>†</sup> 北村 聰<sup>††</sup> 宮部 保雄<sup>††</sup>  
宮代 具隆<sup>††</sup> 天野 英晴<sup>††</sup>  
羅 徵哲<sup>†††</sup> 中條 拓伯<sup>†††</sup>

本報告では現在開発中の高機能ネットワークインターフェース DIMMnet-3 における MPI の高速化支援機能について述べる。これらの方程式の一部を DDR DIMM slot に装着される DIMMnet-2 上に実装することでその動作確認を行った。MPI 実装時の構成要素の DIMMnet-2 実機上での遅延およびバンド幅を評価した。マッチングを要する短いメッセージ受信は LHS を用いると 60 バイト以下の場合約 3μs の遅延が短縮された。ソフト処理に対し、ペクトルコマンドによればコピー性能で約 2 倍、スキャタ転送、ギャザーブラッドでは 6.8 倍の性能向上を観測した。これらは DIMMnet 上の MPI における中程度のメッセージ長を有する通信のバンド幅の向上や、派生データタイプ通信の性能向上に寄与する。

### Support Functions for MPI on DIMMnet-3 Network Interface

NOBORU TANABE,<sup>†</sup> AKIRA KITAMURA,<sup>††</sup> YASUO MIYABE,<sup>††</sup> TOMOTAKA MIYASHIRO,<sup>††</sup>  
HIDEHARU AMANO,<sup>††</sup> ZHENGZHE LUO<sup>†††</sup> and HIRONORI NAKAO<sup>†††</sup>

In this report, support functions for MPI on DIMMnet-3 network interface which is under development. Some of them are implemented and validated on a DIMMnet-2 which is operating on DDR DIMM slot. The performance of some parts of MPI system are evaluated on a real board. Acceleration ratio of burst copy is about 2. Those of gather or scatter transfer are 6.8 compared from software on a host. These will accelerate bandwidth of medium grain message and derived datatype communications of MPI for DIMMnet.

### 1. はじめに

MPI(Message Passing Interface) は並列プログラム記述のために広く用いられており、デファクトスタンダードの地位を確立している。短めのメッセージ用に多用される Eager プロトコルは受信側の状態に構わず送信するので、受信側が想定した順序と異なる順序でメッセージが届くと著しい性能低下が生じる。この状況における性能とメモリ使用量の間にはトレードオフがある。

さらに、派生データタイプによる通信の高速化も重要である。この種の通信は不連続な領域へのメモリアクセスを発生するため、性能は連続転送に比べて著しく低かった。近年、アルゴンヌ国立研究所のグループの研究<sup>1)2)</sup>では、派生データタイプのアクセスパターンによって最適なパッキングのアルゴリズムを選択することで、その性能の改善が図られた。しかし、全てをソフトウェアで処理する方式なのでオーバーヘッドが大きい上、一部のアクセスパターンでは著しい性能低下がある。

一方、Ohio 州立大学による Infiniband の Gather/Scatter 機能付 RDMA を用いた MPI の実装<sup>3)4)</sup>がなされ、上記におけるホスト CPU 上のソフト処理を NIC 上の CPU 上で走るファームウェア処理にオフロードしている。しかし、NIC 上の CPU はホスト CPU より一桁周波数が低いため、究極的な低遅延を実現できていないと考えられる。

本研究は以上の状況を踏み、筆者らは NIC 上のハードウェアでサポートすることでホスト CPU 負荷も少なく大幅な MPI の高速化を実現することを目指している。この研究を筆者らが開発したネットワークインターフェース (NIC) である DIMMnet-2 を軸に行ってきました。しかし、ハード機構の実装が不完全な状態での MPI-2 の実装<sup>10)</sup>は、短いメッセージまでホストを介したペクトル命令との組み合わせで実装するという無理な実装が強いられた結果、DIMMnet-2 の MPI への適合性を疑問視する考え方を浮上させた。そこで、特に NIC の性能指標として取り上げられることが多い「最短 MPI 通信遅延時間」の短縮について、DIMMnet-2 や DIMMnet-3 は本来どのような設計になっているのかを明らかにする必要性が高まった。

本報告ではまず MPI の高速化に向けた課題を列挙する。次

に稼働中の DIMMnet-2 や開発中の DIMMnet-3<sup>6)7)</sup> の概要を紹介し、その上に実装される MPI サポートハードウェアについて述べる。これらのハードウェアは MPI の Eager プロトコルや派生データタイプ通信の効率的な実装を可能にすることを確認すべく行った。提案方式のいくつかについて DIMMnet-2 実機上の性能評価について述べる。

### 2. MPI の高速化に向けた課題

本章では DIMMnet-3 における MPI のハードウェア支援を考察するに当たり、既存の NIC やソフトのみによる実装において残されている性能上の課題について述べる。特に、これらの中には最短 MPI 通信遅延時間のような NIC の基本的な通信性能の宣伝用カタログ値として使われる Hero Data のみなす、アプリケーションを実行させる際に頭著に現れてくる利用者本意の課題を中心に述べる。

#### 2.1 短いメッセージの遅延の短縮

現在知られている多くの MPI の実装ではメッセージが短い場合は Eager プロトコル、長い場合は Rendezvous プロトコルによって実装されている。長いメッセージにおけるバンド幅は、Rendezvous プロトコルに起因するメッセージあたりにかかる初期オーバーヘッドが、効率の良いデータ転送時間によって薄められるため、比較的のハードウェアの性能を十分に出せているケースが多い。これに対し、Eager プロトコルで送られる短いメッセージは送信側主導で行われるが、受信側での処理が重く、ある程度以上の低遅延化が難しかった。

アプリケーションによってはノード数の増加に伴い、平均メッセージ長が短くなり、相対的に通信が処理時間に占める比率が上がることによってスケーラビリティに問題が生じる。

また大域通信の性能が支配的なアプリケーションでは、短いメッセージの遅延が全体の性能やスケーラビリティを左右する。

MPI における通信遅延の短縮においては単にデータの移動にかかる時間だけでなく、送信元の RANK やコミュニケータやキーによるマッチングと、通常ソフトウェアまたはファームウェアによって実現されている部分まで含めた遅延時間短縮を考慮する必要がある。

つまり、データ本体のみならず、マッチングに必要なエンベロープと呼ばれるマッチング用データを含めて、マッチングを行うべき適切な主体（ホスト CPU または NIC のオンチップ CPU または NIC のハード）に低遅延で伝達する必要がある。

#### 2.2 スケーラビリティ確保と高性能の両立

MPI においては Eager プロトコルで送信されたメッセージが受信側に到着した際に、受信側でまだこれに対応する受信用領域を指定する閏数が実行されていなかった場合は、一旦 MPI のシステムバッファにバッファリングされる。

† (株) 東芝、研究開発センター

Corporate Research and Development Center, Toshiba

†† 受信機整大

Keio University

††† 東京農工大学

Tokyo University of Agriculture and Technology

従来、このバッファは遠隔書き込み系の 1-sided 通信でデータ転送が行われている場合は送信元ごとに確保しなければならず、スケーラビリティに問題があった。

もしくは全ての受信データを一つの共通バッファにバッファリングして受信間数の実行時に共通バッファから所望のマッチングが得られるメッセージを検索する方式の場合は、確保すべきバッファ領域を節約できるかわりに、検索に時間がかかり、遅延時間が短くならないという問題があった。

### 2.3 送信側と受信側が重なる場合の遅延の短縮

MPI では送信側と受信側の元年やコミュニケーションやキーが一致する送信側の関数と受信側の関数の組合せの間でデータ転送がなされる。一方、一般に並列プログラムでは複数のノードからあるノードに届くメッセージの順序を低オーバーヘッドで保証することは困難である。

このため、受信側のプログラムが期待した順序で送信側からのメッセージが届かず、前述の共通バッファ上で本来速やかに処理したかった短いメッセージが、他のノードからの長いメッセージの後にバッファリングされることにより、普段非効率的な遅延が発生し、アブリケーションの性能を低下させることがある。

同一の組の RANK 間でのメッセージの間に先入れ先出しの順序性が確保される必要があるが、異なる RANK の組の間のメッセージの順序性は保証する必要が無いので、異なる RANK からの長い受信メッセージによって制御系に用いられるがちん短いメッセージの受信が遅延させられないように工夫されることがある。

### 2.4 MPI 处理系による CPU 浪費とキャッシュ汚染の低減

MPI のシステム受信バッファに入ったメッセージを最終的には受信関数によって指定された位置にコピーする必要がある。ホスト CPU によるソフトによるコピーを行った場合は、CPU 時間を消費してしまうとともに、CPU のキャッシュをそのデータ転送によって汚染させてしまい、せっかく計算処理が速やかにできるようにキャッシュ上にあったデータが追い出されてしまう可能性が高まる。

Eager プロトコルと Rendezvous プロトコルの切り替えが起きるメッセージ長は MPI の実装やネットワークの環境によって異なるが、数 KB 以上にも及ぶことがある。受信後に速やかに計算に利用されない場合は、Eager プロトコルによる受信時のキャッシュの汚染による計算時間の低下の問題が発生する可能性がある。

### 2.5 派生データタイプ通信の高速化

MPI の古い実装では派生データタイプ通信の性能が極端に悪かったものもあり、これまででは MPI の派生データタイプ通信を利用したアブリケーションはあまり多くなかった。しかし、MPICH2 のように派生データタイプ通信の性能がやや改善されてくると、明示的なパッキングやアンパッキングから開放される上に若干の高速化が達成されることから、派生データタイプ通信を利用したアブリケーションが今後増加していく可能性があると思われる。しかし、派生データタイプ通信には本質的に不連続アクセスが伴い、その処理はキャッシュベースの CPU には向いていない。MPICH2 において派生データタイプ通信の性能が改善されたことはいい、ソフトによる最適化がうまくいく場合のみに少しだけうまくいくレベルであるため、ソフトの限界を超えた高速化を達成できるハードを併用した高速化が望まれる。

## 3. DIMMnet

本章では前記の課題を解決する後述の提案方式の予備評価を行なうプラットフォームとして本論文で用いた DIMMnet-2 と、提案方式を全て実装することを目指す開発中の DIMMnet-3 の 2 つのハードウェアアプロトタイプの概要について紹介する。

### 3.1 DIMMnet-2

DIMMnet-2 は PC のシングルチャネル DDR(PC1600) スロットに装着可能なベクトル型メモリアクセス機能付き PC クラスター用ネットワークインターフェース兼用メモリモジュールのプロトタイプである。

DIMMnet-2 は機能試作検証用のモデルであり、コストも度外視で性能追求型でもない。FPGA として XILINX 社製 Virtex-II Pro を 1 個と 128MB の SO-DIMM を 2 枚搭載しており、FPGA は現在 100MHz で動作している。性能面を評価する場合は商用の NIC が ASIC でのこの 2 倍程度の周波数で動作させている点を考慮して、本プロトタイプの性能を割り増して見る必要がある。さらに Infiniband 4X の市販スイッチに接続することで PC クラスター用ネットワークインターフェースとしても機能している。

DIMMnet-2 のベクトル転送コマンドにはローカルに作用するコマンドと、リモートノードに作用するコマンドに大別され、大半のコマンドにはローカル用とリモート用の 2 種類が用意されている。

コマンドの中には DIMMnet-1 において初めて実装された

BOTF(Block On-The-Fly) 送信コマンドもある。BOTF はプロトクル情報以外の位置には自由なヘッダーフォーマットを有する柔軟性が高いパケットを低遅延でネットワークに送出する機能で、主に短いパケットの生成に用いられる。後述する本論文の通信実験にはこの BOTF も用いられる。

DDR の高速メモリバスに対応するために、DIMMnet-2 では DIMMnet-1 とは異なり、FPGA 上にペクトルレジスタとして機能するリード用とライト用の Window メモリを搭載し、SO-DIMM またはリモートの SO-DIMM との間のペクトル型のデータ転送命令を備えている。つまり、ホストからは直接仮想空間に SO-DIMM 領域をマップして読み出すことが BIOS のタイミング調整範囲を超えるためできない。

この点が DIMMnet-2 を最近米国を中心に行なっている UPC や CAF(Co Array FORTRAN)などの 1-sided 通信主体で実装される PGAS(Partitioned Global Address Space) モデルではなく、MPI のようなメッセージ交換モデルでの利用時、例えば HOKKE'06 の発表での MPI2 の実装<sup>10)</sup>において、性能低下要因として問題になっていた。

さらに、ネットワークから流入するパケットが LLCM というホストから低遅延でアクセスできるオンチップメモリに受信できないという不具合を抱えていたことも MPI の高遅延化につながってしまった。

しかし、最近の機能拡張により、後述する LHS 機能や VCOPY 機能が実装され、MPI による短いメッセージ通信の高速化や、ハードによる SO-DIMM 間のコピー、ギャザー転送、スキヤー転送などが DIMMnet-2 の実機上で可能となった。本報告ではこれらの新機能を中心に評価を行う。

### 3.2 DIMMnet-3

DIMMnet-3 は DIMMnet-2 におけるいくつかの実用上の問題点を解決することを目指し、動作周波数、コスト、サイズ、メモリ容量、信頼性の面で、より実用に近いレベルのプロトタイプであり、その基本構想は SWoPP'05 において発表した。

DIMMnet-3 ではチップ分割による部品コスト低下、大幅なオンボードメモリ容量の増強、ECC による信頼性向上をはかっている。さらに、より新型で多様なホストへの適用性の強化をはかっており、DDR2 ベースのデュアルチャネル型主記憶を有するパーソナルコンピュータ(PC) と東芝 Cell リフアレンスセット(CRS) への装着を可能とすることを目標に開発中である。

図 1 に示すような XILINX 社の現在の主流の FPGA である Virtex4FX を 1 個搭載した PC 用の DDR2 スロットに装着される子基板が 2005 年度に試作された。この子基板は 200MHz の DDR2(DDR2-400)CAS レイテンシ 5 のメモリとして PC から認識および連続アクセス可能で、装着した状態で Linux OS が立ち上がることを確認できている。




図 1 PC 用 DIMMnet-3 子基板

さらに、2006 年度に XILINX 社の FPGA である Virtex4FX を 1 個搭載した親基板を設計中である。PC 上にこれらを装着する場合は図 2 に示すように、最大 2 枚の DDR2 スロット上の子基板と、PCI スロット上に装着される親基板の間が、高速シリアルリンクである RocketIO でケーブル接続される。




図 2 PC 用 DIMMnet-3 における基板間接続

親基板は 1U サイズの筐体に収納可能なサイズで実現され、最大 32GB のメモリを装着可能とする。単なるネットワークインターフェースとしてみた場合はこのメモリ容量は異常に大きいが、PC あたりの搭載メモリ容量と不連続アクセスを改善し

た高機能メモリとしてデータベース応用やHPC応用にも利用できるような設計となっている。

CRSに上記親基板を装着する場合は図3に示すように、CRS上のDDR2ベースのSO-DIMMソケットから、パラレルのまま短いケーブルで親基板までSuper Companion ChipのDDR2信号を導くことでホストと親基板の間の接続を行う予定である。




図3 Cell リファレンスセット用 DIMMnet-3 における基板間接続

#### 4. 提案方式

本章ではDIMMnet-3におけるMPIのハードウェア支援として提案または紹介する方式について述べる。ここで提案している方式はDIMMnet-3への実装を念頭には入れているが、ベクトル化と関係ないものは必ずしもDIMMnetの基本構成を前提とする方式ではない。

##### 4.1 遠隔間接書き込み IPUSH

SWoPP'09<sup>6)</sup>において筆者はメッセージ交換の低遅延高バンド幅化を行うために、遠隔間接書き込みおよび遠隔 FIFO 替き込みを提案した。DIMMnet-2においては既にこの機構はIPUSHという名称のハードウェアによって、より洗練された形態の実装がなされた。MPIの2sided通信が送信側から見ると1sided通信で行われ、それがIPUSHではハードの機能で実現されているため、1sidedなRDMA通信とほぼ同等の遅延時間およびバンド幅で、受信側が指定した場所に遠隔書き込みを行ふことができる。

IPUSHでは受信側のNIC上のテーブルへの設定を調整することにより、通信頻度の高い相手からの通信は独立した受信バッファで受信し、それ以外の相手からの通信は共通の受信バッファに受信することもでき、これによって受信バッファ領域の大半が削減と低遅延化の両方が達成される。IPUSHの詳細はSACIS'06<sup>7)</sup>および論文誌ACS-15に掲載されているので参照されたい。

##### 4.2 有限長メッセージ頭部分別 LHS

MPIにおける短いメッセージの遅延短縮と、受信側のシステムバッファ検索コストの短縮によるメッセージ遅延短縮のために、有限長メッセージ頭部分別(LHS: Limited-length Head Separation)を提案する。

有限長メッセージ頭部分別LHSの基本構造を図4に、LHSは「受信側に到着したメッセージの長さが事前に指定された長さ以下の場合は低遅延な高速バッファ(LHバッファ)に保存し、それを超える長さのメッセージを受信した場合は、後半部へのポインタ、または後半部へのポインタと前半部を LH バッファに保存するとともに、後半部を大容量バッファに保存する受信方式」である。




図4 有限長メッセージ頭部分別 LHS の基本構造

LHSによる送信側と受信側がかみ合わない場合の遅延の短縮の様子を図5に示す。メッセージB1,B2,A1,A2という順番で受信側に届き、MPIのシステムバッファにバッファリングされたパケットが、従来は全て高遅延大容量メモリから読み出され退避されていたものが、LHSを用いた場合は全てのエンベ

ロープ部の転送が低遅延なLHバッファから行われるので大幅に高速化する。




図5 LHSによる送信側と受信側がかみ合わない場合の遅延の短縮の様子

ここで大容量バッファは主記憶上のビンディング領域に確保しても良いし、DIMMnet-2のSO-DIMM領域のようなネットワークインターフェース上のオフチップメモリに確保しても良い。よって、原理的にはこの方式はMyrinetなどのファームウェアで実装することも可能である。高速バッファは主にネットワークコントローラLSI上のオンチップメモリを想定し、大容量バッファより低遅延であるが容量は少ない。

現状ではDIMMnet-2上にLHSの基本機能の実装が完了した現状の実装では既により長いメッセージの場合はポイントのみをLHバッファに格納する方式を実装している。DIMMnet-3においてもLHSは実装される予定である。

DIMMnet-2におけるLHSを用いない場合の受信側ノードでの処理は以下のようになっていた。

(1) SO-DIMMからホストへのエンペロープのベクトルロードコマンドVLによる読み出し

(2) ホストでエンペロープのマッチング

(3) SO-DIMMからホストへのポティのベクトルロードコマンドVLによる読み出し

(4) MPIReceive()で指定された領域にコピー

これに対してLHSを用いた場合の受信側ノードでの処理はエンペロープ込みでLHバッファの1エントリ以下のサイズの場合には以下のようになる。

(1) LHバッファからホストへのエントリ(エンペロープ+ポティ)のPIOによる読み出し

(2) ホストでエンペロープのマッチング

(3) MPIReceive()で指定された領域にコピー

このようにホストから直接見えずベクトルロードコマンドを使わなければホストから見える位置にデータが出てこない構成になっているDIMMnet-2の場合が短いメッセージのMPI受信遅延時間が大幅に短縮されることが期待できる。

##### 4.3 頭部取得による後半ブリッヂ HTP

中程度の長さを持つメッセージの遅延短縮とバンド幅向上のため、有限長メッセージ頭部分別と組み合わせて、頭部取得によるメッセージ後半ブリッヂ(HTP: Head-transferring Triggered Prefetching)を提案する。

図4にはHTPを行うための監視部とブリッヂバッファが付いた構成を示している。本方式は、前記のLHSにおいてLHバッファへのホストからのアクセスを監視し、その際にホストにLHバッファから後半部へのポインタ付のエントリが転送されたことを察知として、ホストからの要求に先立ち、後半部を大容量バッファからブリッヂバッファにブリッヂチ

を開始することである。

現状ではDIMMnet-2上にはHTPの機能は実装されていないがDIMMnet-3においては実装される予定である。

##### 4.4 ベクトル化データコピー VCOPY

メッセージ交換におけるノード内のデータコピーは通常ソフトウェアによって行われる。しかし、ソフトウェアによるコピーはCPU時間の浪費、主記憶バンド幅の浪費により、結果として処理と通信の並行実効の阻害を伴うとともに、CPU内部のキャッシュの汚染による副作用も伴う。

そこで、上記のような問題の解決手段として、ベクトル化データコピー(VCOPY: Vector Copy)を提案する。本方式はMPIなどのメッセージ交換におけるバッファがベクトル転送命令によってアクセス可能なメモリ領域にある場合、ハードウェアで実装されたベクトル転送命令によってバッファ間のデータコピーを行う方式である。

これによって、ホストが介在しないことや、主記憶バンド幅以上のバンド幅をハードが用いることが可能などによるコピー自体の高速化に伴う通信遅延の低下が実現されるとともに、メッセージのバッファ間コピーを行う際のCPU時間の浪費や、主記憶バンド幅の浪費を排除し、その間のCPUによる処理の並行実行可能性を高める。

例えばDIMMnet-2やDIMMnet-3のようにホストの主記憶とDIMMnet上の大容量オンボードメモリが全く別のバン

ド幅でアクセス可能な構成においては、VCOPYによって受信メッセージのバッファ間コピー中に、ホストCPUはCPU時間や主記憶バンド幅をコピー作業により奪われることなく、主記憶上にあるデータを使った処理を並行実行することができる。現状ではDIMMnet-2上にVCOPYの基本機能の実装が完了した。DIMMnet-3においてもVCOPYは実装される予定である。

#### 4.5 ベクトル化派生データタイプ通信 VDDC

不連続アクセスを伴う派生データタイプ通信の高速化のために、ベクトル化派生データタイプ通信(VDDC: Vectorized Derived Datatype Communication)を提案する。本方式はMPIの派生データタイプ通信における不連続アクセスパターンをハードウェアで実現されるベクトル命令の列に変換し、これによつて派生データタイプ通信を高速化するのである。図6にローカルでキャスターしたデータをリモートのMPIバッファに書き込み、それをリモートでスキャターするような派生データタイプ通信を行う場合の流れを示す。




図6 ベクトル化派生データタイプ通信

本機能は既にDIMMnet-2に実装済みのベクトルコマンドをソフトウェア的に組み合わせることによって実現することができる。現状のDIMMnet-2ではベクトル転送命令において通常のベクトルレジスタの他に、内部のFIFOベクトルレジスタをオペランドとして指定することが可能である。これらのFIFOベクトルレジスタを介してチエイニングされるベクトル転送命令によって柔軟なキャスター処理、スキャター処理を高速に実行することができる。配列の転置を行う際に等間隔ベクトルロードコマンドVLSと連続ベクトルストアコマンドVSをFIFOでチエイニングする例についてはHPCS'06の論文<sup>13)</sup>において提案済みである。DIMMnet-3においても同様のチエイニング機構を実装し、VDDCに基づくMPIが実装される予定である。

#### 4.6 二相メッセージ交換 TPMP

MPIにおける中程度以上のサイズを有するメッセージの遅延短縮とバンド幅向上を目的に、二相メッセージ交換(TPMP: Two Phased Message Passing)を提案する。図7にTPMPの動作の概念図を示す。本方式はある程度以上の長さをもつメッセージを送信側で二分割し、送信側のデータへのポイントアドレスを有するエンベロープを含む前半を前述のLHSなどを用いてEagerプロトコルで受信させつつ、後半をRendezvousプロトコル流に遅延読み出しにより受信側からユーザー受信バッファに取り込むことで、前半の処理と後半の処理をオーバーラップさせ、遅延短縮とバンド幅向上を実現する。

本方式はハードウェア構造としてはIPUSHやLHSがあることが望ましいが、最低限、遅延読み出しまたは遠隔書き込みがあれば実現できる。よつて現状のDIMMnet-2においてソフトウェア的に実装が可能であるが現状では未実装であり、今後DIMMnet-3用のMPIにおいて実装される予定である。




図7 二相メッセージ交換 TPMP の動作の概念図

## 5. 性能評価

本章では、前記の提案方式のうちIPUSH、LHS、VCOPY、VDDCの四つに関して予備的な評価を行うことにより、これらのMPIへの効果を考察する。

### 5.1 評価環境

本章の実験において用いられた評価環境を以下に示す。  
 • CPU : Pentium4 2.6GHz, L2=512KByte  
 • Chipset : VIA VT8751A  
 • Memory : PC-1600 DDR-SDRAM 512MB x1  
 • OS : RedHat8.0(kernel 2.4.27)  
 • Compiler : gcc3.3.5(Compile option:-Wall)  
 • Network: InfiniBand Switch(Voltaire ISR6000)  
 • cable : 2m

### 5.2 IPUSH

#### 5.2.1 測定方法

前述の環境でスイッチを介して2台のノードを接続し、以下の4項目に関するPing-Pongでバンド幅を測定した。なお、(3),(4),(5),(6)については2048Byte以上のデータコピーに関してPrefetch Windowを4枚使用した。

- (1) PUSHによる遠隔SO-DIMM間転送
- (2) IPUSHによる遠隔SO-DIMM間転送
- (3) (1) + 主記憶へのデータのコピー
- (4) (2) + 主記憶へのデータのコピー
- (5) (3)においてコピー先のサイズを固定した場合
- (6) (4)においてコピー先のサイズを固定した場合

#### 5.2.2 結果

結果を図8に示す。(1)と(2),(3)と(4),(5)と(6)はそれほどんど性能の差がない。つまりマッピングの無い単純な2sided通信がIPUSHにより1sided通信であるPUSHとほぼ同等の性能で実行できている。主記憶へのコピーを行った場合、最大 bandwidthがIPUSHで236.8MB/s、PUSHで237.4MB/sとなった。ただ、転送サイズを大きくしていくと、最終的には170MB/s程度で落ちてしまう。この値はSO-DIMM間転送のバンド幅(最大で約680MB/s)に比べるとかなり落ちている。主記憶にコピーする領域のキャッシュ属性はWrite Backとしており、(5)(6)でこの領域のサイズを固定して測定を行った結果、128KB~4MBの範囲で bandwidthは低下しなかった。




図8 PUSHおよびIPUSHのピンポンバンド幅

#### 5.2.3 考察

(5)(6)の結果より、主記憶へのコピーをする際に、メッセージサイズがキャッシュのサイズと同等レベル以上に大きくなるとキャッシュの汚染が進み、リブリースに伴って性能低下が起きていることが判明した。受信側がホストの主記憶であった場合は現状のDIMMnet-2ではホストの主記憶にDMAする機能はないため、メッセージサイズが大きい場合は上記のような問題点が残ることがわかる。しかし、特定の配列のアロケーション位置をSO-DIMM側に指定できる言語との組み合わせで用いられる拡張版のMPIでSO-DIMM側に受信する場合は、VCOPYによるホストを介在しないコピーの効果が期待でき、上記の問題は発生しない。

### 5.3 LHS

#### 5.3.1 測定方法

前述の環境でスイッチを介して2台のノードを接続し、以下の2項目に関する送信側をBOTFを用いてPing-Pongで遅延時間を測定した。

- (1)LHSを用いない場合のMPIを模擬した通信  
送信側がBOTFでLHSを起動しない従来のIPUSHを起

動するヘッダーを有するメッセージを送信し, SO-DIMM 上のバッファに取り込み, ホストからその完了フラグをポーリングして, SO-DIMM 上のバッファからエンベロープをベクトルロードコマンド VL を用いて Prefetch Window 経由でホストが読み取り, そこに記載された長さで再度 VL を用いて Prefetch Window 経由でメッセージのボディ部をホストが読み取り, 主記憶に書き込む。

#### (2)LHS を用いる場合の MPI を模擬した通信

送信側が BOTF で LHS および IPUSH を起動するヘッダーを有するメッセージを送信し, LH バッファからホストへのエントリ(エンベロープ + ボディ)の Programmed I/O による読み出し, メッセージのボディ部を主記憶に書き込む。

#### 5.3.2 結 果

結果を図 9 に示す。LHS を用いると LH バッファよりも小さなボディ部を持つメッセージでは VL コマンドの起動が排除されるため, 60 バイト附近を境に約 650ns の遅延の削減が観測された。これは LH バッファから読み出すのか, SO-DIMM から読み出すのかによる差である。さらに, (2) の遅延時間は (1) の遅延時間よりも 2 回分の VL コマンドの起動が排除されるため, LH バッファよりも小さなボディ部を持つメッセージでは約 3 $\mu$ s, それ以上でも約 2 $\mu$ s の遅延の削減が観測された。




図 9 LHS による通信遅延時間の変化

#### 5.3.3 考 察

LHS は DIMMnet の MPI 実装において最短 MPI 通信遅延の短縮をもたらすことが確実と考えられる。一方、メッセージ到着順序が受信側の想定する順序とは異なる場合でも、エンベロープの受信はアクセス遅延が良い SO-DIMM からではなく、遅延が短い LH バッファから読み出されるため、遅延の悪化を抑制できると考えられるが、その点の確認実験は今後の課題である。

### 5.4 VCOPY

#### 5.4.1 測定 方法

前述の環境で 1 台のノードを用い、以下の 3 項目に関して連続データのコピーのバンド幅を測定した。

- (1) ソフトによるホストの主記憶間 gather 転送
- (2) Window 間移動で部分的にホストを介した SO-DIMM 間 copy
- (3) VCOPY(VL → FIFO → VS の chaining) を用いた SO-DIMM 間 copy

#### 5.4.2 結 果

結果を図 10 に示す。chainig がない状態 (2) ではホスト処理 (1) にやや劣っていたが (3) においてはこれらを大幅に改善し最大 522MB/s のコピーがホストによるデータ移動なしに実行された。




図 10 VCOPY による SO-DIMM 間コピー bandwidth の変化

#### 5.4.3 考 察

DIMMnet-2 の現状の実装状態においては SO-DIMM への bandwidth は 3.2GB/s あるので 1.6GB/s のコピー性能が期待できるのに対して、連続アクセスであるにもかかわらず、最大 522MB/s という結果は実装状態に改善すべきものが残っていることが示唆される結果を得たと見える。現時点での問題点としては、不連続アクセス性能を重視した設計であるため、DDR SDRAM へのバースト長を最小の 2(1 チャネルあたり 16 バイト) に設定され、同じ Row, Bank に対してアクセスする場合 1clock おきにしか Column アドレスを投入できない点、Write Unit と Prefetch Unit が個別に DIMM I/F へのアクセスを制御してため、切り替え時にコマンドの空きが出来る点が挙げられる。

起動状態にあるコマンドが連続系アクセスのみの場合は SO-DIMM I/F がバースト長を 8 または 4 に切り替えるよう改造すれば、連続コピーでの bandwidth 半減は回避できると考えられる。また、DIMMnet-3 では少なくとも周波数は 2 倍になるのでホストからのベクトルコマンド起動時間以外はさらに概ね 2 倍の性能を出すことが予想される。

さらに、この bandwidth でのコピーが SO-DIMM が最終受信場所に指定されている場合にはホストの CPU 時間もメモリ bandwidth が消費せず、ホスト CPU のキャッシュや TLB の汚染も起こさずに実現可能である。この効果に対する評価は今後の課題である。

### 5.5 VDDC

#### 5.5.1 測定 方法

前述の環境で 1 台のノードを用い、以下の 2 項目に関して不連続データの SO-DIMM 間ギヤザー転送および SO-DIMM 間スキャターアクセスの bandwidth を測定した。全てデータのタイプは 8 バイトで、ストライドは 1024 または 1032 と変化させた。

- (1) ソフトによるホストの主記憶間 gather 転送
- (2) Window 間移動で部分的にホストを介した SO-DIMM 間 gather 転送
- (3) VCOPY(VLS → FIFO → VS の chaining) を用いた SO-DIMM 間 gather 転送
- (4) ソフトによるホストの主記憶間 scatter 転送
- (5) Window 間移動で部分的にホストを介した SO-DIMM 間 scatter 転送
- (6) VCOPY(VL → FIFO → VSS の chaining) を用いた SO-DIMM 間 scatter 転送

#### 5.5.2 結 果

(1)~(3) の結果を図 11 に、(4)~(6) の結果を図 12 に示す。ソフトによる主記憶間 gather 転送や scatter 転送はキャッシュライン中の有効データ比率が少なく、ストライドが大きい場合は TLB ミス頻度も高くなるので、著しい性能低下が発生する。これに対して等間隔アクセス系のベクトルコマンドを用いた VCOPY を用いる方法では、約 6.8 倍性能が向上する。このうち chaining は 2 倍程度の効果を示した。




図 11 gather 転送 bandwidth への VLS, VS コマンドおよび chaining の効果

#### 5.5.3 考 察

派生データタイプ通信の送信側あるいは受信側で等間隔の配列を指定している派生データタイプを有する通信を行う場合に、上記の VCOPY による gather 転送や scatter 転送が有効に機能すると考えられる。ただし、性能の絶対値としては現状の実装ではハードウェアを用いている割にはあまり高いものではない。その一つの原因としてはベクトル型スーパーコンピュータの主記憶のように多数のパンクが DIMMnet-2 上には実装できおらず、結果として不連続データへのアクセス bandwidth が十分に上がっていない点などが考えられる。

## 6. 関連研究

短いメッセージの遅延時間の短縮については、QsNET-II や




図 12 scatter 転送バンド幅への VL,VSS コマンドおよび chaining の効果

Infinopath といった商用 PC クラスタ用 NIC においてはいくつかの試みがなされている。QsNET-II の場合は STEN と呼ばれる短いパケット送信専用の送信機構を準備している。この点は DIMMnet-1 や DIMMnet-2 における AOTF や BOTF といった短いパケット送信専用の送信機構を準備する方針と類似している。しかし、本報告で提案している LHS や HTP のような受信側の高速化については、Thread Processor と呼ばれるオンチップ CPU 上のファームウェアにマッチング処理をオフロードしている点以外に特に目立った機構を持っているという報告がない。

Infinopath<sup>12)</sup> は内部構造の詳細が不明であるが、オンチッププロセッサや DMA を排除していると古びておらず、ホスト CPU から MPI の機能本体をオフロードしない点は DIMMnet-2 や DIMMnet-3 と同様である。DIMM スロットではなく Hyper-transport の専用スロットである HTX に装着されることで他の NIC よりも遅延時間の短縮を図っている。しかし、オンボードの大容量メモリは特になく、届いたデータは即座にホストに退避しないとネットワーク側の輻輳を誘発すると思われる。大容量のオンボードメモリを搭載する DIMMnet-2 や DIMMnet-3 とは異なる。このようなアプローチはマルチコア CPU 時代にはやや優勢になってくるものの、通信専用に常時、受信データを主記憶に退避するスレッドが必要になってくるので、CPU 負荷を DIMMnet 以上に上げるとともに、キャッシュの汚染が激しくなると思われる。

派生データタイプによる通信の高速化は、近年、ANL のグループの研究<sup>13)</sup>では、派生データタイプのアクセスパターンによって最適なパッキングのアルゴリズムを選択することで、その性能の改善が図られた。しかし、全てをソフトウェアで処理する方式なのでオーバーヘッドが大きい上、一部のアクセスパターンでは著しい性能低下が残っている。

一方、Ohio 州立大学による Infiniband の Gather/Scatter 機能付 RDMA を用いた MPI の実装<sup>3,4)</sup>がなされ、上記におけるホスト CPU 上のソフト処理を NIC 上の CPU 上で走るファームウェア処理にオフロードしている。しかし、NIC 上の CPU はホスト CPU より一桁周波数が低い上、ストライドあたりのデータの塊のサイズが小さい場合の NIC 上の CPU のキャッシュミス多発の問題の解決にはなっていないものと思われる。

MPI の実装ではないが、Nieplocha らは ARMCI<sup>5)</sup> という等間隔アクセスパターンを定義可能な通信用 API を定義しており、Infiniband で結合されるクラスター上で実装して効果を得ている。ただし、このアプローチは高機能な動作を定義できる API によって閑数の起動回数を削減することによって実現されており、ストライドあたりのデータの塊のサイズが小さい場合のキャッシュミス多発の問題の解決にはなっていないものと思われる。

NIC 上のハードウェアで高速化をはかる試みとしては、富士通による UZURA<sup>14)</sup>での行列転置に特化したコーナーターナーのハードウェアを導入した例が報告されている。この方式は PCI-X バス上のデータ転送を行列転置に限定して最適化をしているのであり、派生データタイプによる通信のごく一部にしか適用できず、応用範囲が狭い。

## 7. まとめ

本報告では現在開発中の高機能ネットワークインターフェース DIMMnet-3 における MPI の高速化支援機能について述べた。既に提案済みの IPUSH に加え、有限長メッセージ頭部分別 (LHS)、頭部取得によるメッセージ後半ブリッヂ (HTP)、ペクトル化データコピー (VCOPY)、ペクトル化派生データタイプ通信 (VDDC)、二相メッセージ交換 (TPMP) のコンセプトを提案した。

ここで紹介または提案される方式群の一部 (IPUSH, LHS, VCOPY) を DDR DIMM slot に装着される DIMMnet-2 プロトタイプ上に実装することでその動作確認を行った。MPI

を実装する際の構成要素の DIMMnet-2 実機上での遅延およびバンド幅の評価結果を示した。マッチングを要する短いメッセージの高速受信機構 LHS を用いると 60 バイト以下のメッセージの場合は約 3μs の遅延短縮が得られた。ソフト処理に対し、ペクトルコマンドによればコピー性能で約 2 倍、スキャナー転送、ギャザーブラッドでは 6.8 倍の性能向上を観測した。これらは DIMMnet 上の MPI における中程度のメッセージ長を有する通信のバンド幅の向上や、派生データタイプ<sup>6)</sup>通信の性能向上に寄与する。

メッセージ到着順序が受信側の想定する順序とは異なった場合の LHS の効果の評価は今後の課題である。DIMMnet-3 の実機の開発を進め、DIMMnet-2 上で現段階では試作できていない HTP や TPMP の実装・評価や、これらの機能を DIMMnet-3 に移植するとともに、それらの機能を用いた MPI の実装を行い、有効性を示すことが今後の課題として挙げられる。

謝辞 本研究は経営戦略的情報通信研究開発促進制度 (SCOPE) の一環として行われたものである。DIMMnet-2 および 3 の開発に関する議論にご参加いただいている慶應義塾大学の西藤郎、浅辺氏、大原氏、伊沢氏、東京理科大学の並木助教授、浜田氏、荒木氏、木立氏、森氏、金井氏、池田氏、立命館大学の国枝教授、萩氏、森山氏、高柳氏、橋田氏、鶴岡氏、和歌山大学の齊藤講師、京都大学の上原助教授、日立 IT 社の上島氏、今城氏、岩田氏、森山氏に感謝いたします。

## 参考文献

- R. Ross, N. Miller, and W. Gropp : "Implementing fast and reusable datatype processing", in Proceedings of the 10th EuroPVM /MPI Conference, pp.404-413 (Sep. 2003)
- S. Byna, W. Gropp, X. Sun, and R. Thakur : "Improving the performance of mpi derived datatypes by optimizing memory-access cost", IEEE International Conference on Cluster Computing (CLUSTER2003), pp.412-419 (Dec. 2003)
- J. Wu, D. K. Panda, and P. Wyckoff : "High Performance Implementation of MPI Derived Datatype Communication over InfiniBand", 18th International Parallel and Distributed Processing Symposium (2004)
- S. P. Kini, J. Liu, J. Wu, P. Wyckoff, and D. K. Panda : "Fast and Scalable Barrier using RDMA and Multicast Mechanisms for InfiniBand-Based Clusters", Euro PVM/MPI Conference, (Sep. 2003)
- J. Nieplocha, V. Tippuraju, M. Krishnan, D.K.Panda : "High Performance Remote Memory Access Communication : The ARMCI Approach", International Journal of High Performance Computing Applications, Vol.20, No.2, pp.233-253
- 田邊, 雄, 木暮, 中條, 北村, 宮代, 宮部, 天野 : "DIMM スロット装着型デバイス DIMMnet-2 の改良方針", 情報処理学会計算機アーキテクチャ研究会, 2005-ARC-164, pp.127-132 (Aug. 2005)
- 田邊, 雄, 木暮, 中條, 天野 : "メモリ周りに制約を有する MPU におけるブリッヂ機能付メモリモジュールの意義", 情報処理学会計算機アーキテクチャ研究会, 2006-ARC-167, pp.13-18 (Feb. 2006)
- 田邊, 山本, 工藤 : "メモリスロットに搭載されるネットワークインターフェース MEMNet" 情報処理学会計算機アーキテクチャ研究会, Vol. 99, No. 67, pp. 73-78, (1999.8)
- 北村, 宮部, 中條, 田邊, 天野 : "メッセージパッキングモデルを支援するパケット受信機構の DIMMnet-2 への実装と評価", 先進的計算基盤システムシンポジウム SACSIS2006, pp.359-366 (May 2006)
- 荒木, 金井, 田邊, 天野, 並木, 中條 : "DIMMnet-2 における通信ライブラリ MPI-2 の実現", 情報処理学会計算機アーキテクチャ研究会, 2006-ARC-167, pp.49-54 (Feb. 2006)
- J. Beecroft, D. Addison, D. Hewson, M. McLaren, D. Roweth, F. Petriani and J. Nieplocha "QsNET II : Defining High Performance Network Design", IEEE MICRO, Vol.25, No.4, pp.34-47 (Jul. 2005)
- D.W.Doerfler "An Analysis of the Pathscale Inc. Infini-band Host Channel Adapter, Infinipath", SANDIA REPORT SAND2005-5199 (Aug. 2005)
- 田邊, 雄, 中條, 並木, 土肥, 北村, 天野 : "ブリッヂ機能を有するメモリモジュールによる等間隔アクセスの高速化", ハイパフォーマンスコンピューティングと計算科学シンポジウム (HPCS2006), pp.55-62 (Jan. 2006)
- 中條, 佐藤, 後藤, 住元, 久門, 石川 : "配列転置データ転送を高速化する 10Gb Ethernet インタフェースカードの設計", 先進的計算基盤システムシンポジウム SACSIS2006, pp.127-134 (May 2006)