

RTL で設計可能な FPGA 回路のための CAD 開発

豊嶋 真帆[†] 佐藤 友暁[†]北星学園大学経済学部経営情報学科[†]

1. はじめに

FPGA (Field-Programmable Gate Array)は機械学習[1]やネットワーク機器[2]など様々な用途に使用されている。FPGA 上の回路は回路設計者がハードウェア記述言語(HDL: Hardware Description Language)を使用し RTL (Register-Transfer Level)で設計できる。HDL で設計された回路を論理合成し、その結果得られた回路情報を FPGA 上の回路を制御するためのメモリに記録することで、設計者の意図した回路は動作する。

FPGA を使用した処理は CPU を使った処理と比較して高速かつ低消費電力である特徴を有する。この理由は FPGA を使った処理は CPU を使った処理と比較してオーバーヘッドが非常に少なく、大量データの並列処理が可能である。加えてパイプライン処理によってスループットの向上を図ることができる。また、FPGA が ASIC (Application Specific Integrated Circuit)より優れている点は、回路の再構成を行うことができることである。

一方、FPGA 上の回路は ASIC 上の回路よりも動作周波数、消費電力、面積の点で劣る問題を有する。この問題は、FPGA 上の回路を再構成可能にするための回路を必要とするために生じる。加えて、従来の FPGA 上の回路の配線制御はトランジスタレベルで行われているため、FPGA 本体の回路開発は RTL で実現できなかった。

これらの問題を解決するために著者らは RTL で設計可能な FPGA の開発を行ってきた[3]。この FPGA は RTL で設計することができるため、ASIC と FPGA の協調設計も可能である[4]。この協調設計によって FPGA が ASIC よりも劣る問題を軽減することができる。この FPGA 上の回路の開発を容易にするために、CAD の開発が不可欠である。本研究では、この FPGA を構成する CB(Connection Block)の CAD ツールアルゴリズムを提案し検証を行う。

2. RTL で設計可能な FPGA

従来の FPGA は配線の制御にトランスファージェットが使用されている。したがって、FPGA の開発にはトランジスタレベルでの開発が不可欠である。そこで、トランスファージェットの代わりに RTL で開発が可能なセクタを使用した FPGA を提案してきた[3]。

この著者らが提案してきた FPGA を図 1 に示す。従来の FPGA と同様に LB (Logic Block)、CB (Connection Block)、SB (switch block)で構成されている。LB は 3 入力 1 出力の LUT とフリップフロップで構成されている。




図 1 RTL で設計可能な FPGA アーキテクチャ




図 2 CB の構成と信号の流れ

図 2 に示す CB と SB はセクタで構成されている。このため、従来の FPGA と異なる経路の選択や制限が生じる。

3. CB の CAD ツールアルゴリズム

図 2 の CB の入出力とセクタの関係を(1)式に定義する。F は接続されていない状況を表し、F の値は回路規模で変化させる。1 は接続されている関係を表す。また、論理合成ツールで得られた遅延時間に置き換えることも可能である。

