

並列 2Dimensional Queue Processor の提案

玄 田 雅 孝[†] Ben A. Abderazek[†] 曾 和 将 容[†]

並列処理に向いている、命令長が短くプログラムサイズが小さい、偽の従属性である逆依存関係と出力依存関係が生じないのでレジスタリネーミングする必要がないなどの性質から、キュープロセッサが研究されている。しかしプログラムによってはサイズの大きなキューやキューに加えランダムアクセスレジスタを要求するということもある。そこでこれらの問題を解消するために複数の Queue を持つプロセッサ Parallel Multi Dimension Queue Processor(MDQ) が提案されている。本論文では現在設計中の MDQ の一つである Parallel 2Dimensional Queue Processor について述べる。

Proposal of the Parallel 2Dimensional Queue Processor

MASATKA GENDA,[†] BEN A. ABDERAZEK[†] and MASAHIRO SOWA[†]

Queue-based processors use a FIFO queue to perform operations. The characteristics of this scheme make queue processors suitable for parallel processing. Instructions implicitly access the queue through pointers located at the head and the tail of the queue. Thus, instructions have no operands making them short. The size of the programs is small and instructions are free of false dependencies. Furthermore, program is generated by a level-order traversal that extracts maximum parallelism. However, some programs require a long queue and random access registers. To solve these problems, we propose the Parallel Multi-Dimensional Queue Processor (MDQ) which features multiple queues. This paper describes the Parallel 2-Dimensional Queue Processor, a subset of MDQ.

1. はじめに

マイクロプロセッサは 1970 年代に初めて製造されて以来、半導体技術やプロセッサのアーキテクチャの発展により、目覚まし勢いで性能を向上させてきた。近年、マイクロプロセッサは PDA、携帯電話、家電製品に代表される組み込み機器などありとあらゆる場所で使用されている。そのような背景もあり低消費電力、小面積でありながら処理能力が高いプロセッサというものが強く望まれており、今もなお多くの研究がなされている。プロセッサの処理能力の向上を達成する上で最も重要な技術の一つとして並列化がある。その代表的なものとしてはスーパースカラプロセッサ¹⁾²⁾ などがあげられる。スーパースカラプロセッサではプログラムの実行時に並列実行可能な命令を抽出し、並列実行している。

既存のスーパースカラプロセッサでは計算の途中結果を格納する中間記憶にランダムアクセスレジスタを用いている。ランダムアクセスレジスタにアクセスするにはレジスタ番号を命令中に明示的に記述する必要

が有る。そのためレジスタ数が増えると命令長が長くなってしまいう問題がある。そのためレジスタ数が不足した場合はレジスタを最利用することで解決する。レジスタを最利用することでレジスタの競合が起き、本来のプログラムには存在しない、偽の従属性である逆従属関係、出力依存関係が生じてしまう。これを解消するためにスーパースカラプロセッサではレジスタを内部で増加させ、レジスタリネーミングを行っている。その結果、並列性を抽出するハードウェアの機構を複雑にし処理能力の向上を難しくしている。

中間記憶に FIFO(First In First Out) のキューを用いたプロセッサであるキュープロセッサについて研究が行われている。我々の研究室ではこれまでにキュープロセッサに存在する 3 種類の計算モデルを明かにし、FPGA による並列キュープロセッサのプロトタイプ実装やコンパイラの開発などを行ってきた³⁾⁴⁾⁵⁾⁷⁾。キュープログラムは並列実行可能な順番に命令が並んでいて(グループ ILP) インオーダー実行で並列性を最大限に引き出せる。

またキューへのアクセスにはヘッド(QH) とテール(QT) に対して行われるので命令中にレジスタ番号を明示的に記述する必要がない。そのため問題の持つ並列性をすべて表現できる。

- 命令長が短いのでプログラムサイズが小さくなる

[†] 電気通信大学 大学院情報システム学研究所
Graduate School of Information Systems, The University of Electro-Communication

- 偽の従属性が生じないのでプログラムの持つ並列性を最大限に抽出できる
- レジスタリネーミングする必要がない
- 並列実行命令の発見が容易
- キュー語数とプログラムに独立性がある

という特徴がある。これまでに消費順序遵守キューコンピューティングモデル, 生産順序遵守キューコンピューティングモデルなどの計算法が提案されており⁶⁾, またキュープロセッサの柔軟性を増すために, キューとレジスタ間での演算を許す QRP 並列キュープロセッサや複数のキューを用意する並列マルチディメンショナルキュープロセッサ MDQ が提案されている⁸⁾。MDQ は柔軟性を兼ね備えた並列キュープロセッサである。MDQ の内 2 個のキューからなるマルチディメンショナルキュープロセッサが最小数のキューを持つ MDQ である。これを我々は並列 Two dimensional queue processor(2DQ)と呼んでいる⁹⁾。2DQ はレジスタという概念をもたず, すべての演算をキューで行う柔軟性のある並列プロセッサである。本論文では生産順序遵守コンピューティングモデルに基づく 2DQ に関してその原理, 命令セット, アーキテクチャについて述べる。

2. 2DQ

キューコンピューティングはキューの先頭(キューヘッド)からデータを取り出し, それに演算を施し, その結果をキューの末尾(キューテール)に格納する計算方法であるので, プログラムに中間結果格納用のレジスタ名が出現しない計算方法である。それゆえ, プログラムは, 偽従属をもたない, プログラムはレジスタ数から独立している(スケラビリティ), 問題の持っている並列性すべてを表現できる(最大並列表現機能), プログラムサイズが半分になるなど(短プログラム長)など多くの特徴を備えている。しかしながら, 実際のプロセッサを実現しようとする, スタックポインタやフレームポインタ, アドレス修飾用レジスタなどどうしてもレジスタを用意する必要性がでてくるし, また, プログラムの書き方によっては長いキュー長を準備する必要も出てくる。

2DQ は二つの QA, QB というキューを持つ並列マルチディメンジョンプロセッサで QA は主に演算用であり, QB はキューとして使うとともに, スタックポインタ SP, フレームポインタ FP, アドレス修飾レジスタ, 一時的なデータ待避用のレジスタとしても用いる。

2DQ ではキューからのデータを読み出す際にヘッドからだけでなく, ヘッドとオフセットを加えた位置のデータが読み出せる。またデータの書き込みにはテールだけでなく, テールとオフセットを加えた位置へ書き込みを行うことができる。但し命令ごとにオフセットが適用可能かが決まっていますべての命令がオフセットを




図1 $y=ab/(a+c)$ を計算する 2DQ のプログラム

使用できるわけではない(例えば二項演算では第二読み出しデータのみオフセットが適用可能)。キューへのアクセスを行うと, QH, QT は更新される。QH, QT の更新方法についての詳細な説明は後の章で述べる。図1は $ab/(a+c)$ の計算をする 2DQ のプログラムである。図1(a)は $y=ab/(a+c)$ を計算する 2DQ のプログラムであり, 同図(b)は実行に伴うキューの変化を示す。"ld B, a"は QB のテール(qtB)に a 番地の内容をロードする命令で, "ld A, b"は QA のテール(qtA)に b 番地の内容をロードする命令である。"mul A, B, A"は QA のキューヘッド(qhA)と QB のキューヘッド(qhB)からデータを取り出しそれに演算を施し, その結果を QA のキューテール(qtA)に書き込む命令である。"add A, B-1, A"は QB のキューヘッドの一つ前のデータを QA のキューヘッドの値を加えあわせその結果を QA のテールに書き込む命令である。"add A, B-1, A"の-1はキューヘッドからの相対位置を示す数値でこれをオフセットと呼んでいる。QT はデータがロードされたとき右に 1 移動し, QH はデータがアクセスされたとき右に 1 移動する。このプログラムでは"ld B, a", "ld A, b", "ld A, c"が同時に実行でき, また, "mul A, B, A", "add A, B-1, A"が同時にできるので, 4 ステップでプログラムの実行が終わる。キュープログラムではこのように同時に実行できる命令は必ず連続して表れること, また問題の持っている並列性のすべてを表現できること, オペランドが必要ないかまたは少量ですむので命令長が短くなるなどの特徴がある。キュープロセッサでは QH や QT の移動を命令で制御することもできる。移動をストップするとオフセット名をレジスタ名のように扱え, キューは実質的にレジスタとほぼ同じ動作をするようになる。この方法でアドレス修飾用レジスタ, スタックポインタなどを実現している。

2.1 キューによるランダムアクセスレジスタの実現

キュープロセッサでは QH や QT の移動を命令で制御することもできる。キューにはストップモードとい

うモードがあり、このモードではQH,QTを更新しない。このモードはキューをレジスタとして使用するために用意されている。キューをランダムアクセスレジスタとして使うにはqhBとqtBを同じ場所へセットする。そしてQBをストップモードへ設定する。qhB,qtBが固定されているのでオフセットがアドレスとなり、ランダムアクセスできる。値のインクリメント、デクリメントをするにはincr命令(ヘッド、テールに共通のオフセットを使用する即値加算命令)を使用する。別のレジスタの値をコピーするための操作にはmove命令(ヘッド、テールにそれぞれ別のオフセットが使用可能な命令)を使用する。こうすることでSPのインクリメント、デクリメント、FPへSPを代入する事が1命令で実行可能となる。図2ではSPは3番地、FPは4番地にあるとし、qhB,qtBを8番地にセットしている。SP=SP+4としたい場合、incr B,-5,4とすればよい。またFP=SPとしたい時はmove B,-4,-5とすればよい。このようにキューを制御することでランダムアクセスレジスタを持たなくてもランダムアクセスレジスタのように使用できる。




図2 QBの使い方

3. 命令セット

2DQの命令セットの命令長はすべて2バイトであり、

- 条件分岐、無条件分岐命令
- ロード、ストア命令
- 算術論理演算命令
- Move命令
- QH,QT操作命令
- NOPなどの特殊命令

の47命令よりなっている。命令長は2バイト固定であるが基本処理単位は4バイトの32ビットである。命令フォーマットを図3に示す。命令フォーマットは図3の(a)~(g)の7種類と特殊命令用フォーマットで計8種類である。この図でopcodeは命令指定部分で6ビット、qはキュー指定部で1から3ビットからなる。offsetは3から7ビット、address指定部は5から10ビットからなる。命令にはaddやjmpなどの命令の他、キュー間のデータ転送を行うmvqqやキューレジスタの制御を行うmsqh、アドレス拡張を行うcovopなどのキュー独自の命令が含まれる。

3.0.1 算術論理演算命令

算術論理演算命令のフォーマットは(e)であり、レ

(a) mvqq	operation(6)	offset0(4)	offset0(4)	q(2)	6/2/4/4	
(b) ld.st	operation(6)	address(5)	offset(3)	q(2)	6/2/3/5	
(c) jmp	operation(6)	address(6)	offset(3)	q	6/1/3/6	
(d) msqh	operation(6)	sn(6)	s(2)	c	q	6/1/2/1/6
(e) add,mul	operation(6)	offset(7)	q(3)		6/3/7	
(f) branch	operation(6)	address or imm(9)		q	6/1/9	
(g)covop,etc	operation(6)	address or function(10)			6/10	

図3 2DQの命令フォーマット

ジスタ指定に3ビット、offset指定に7ビット用意されている。このオフセット部によりQHから127ワード離れた位置を指定できる。たとえばsub A,B,A+4はQBのヘッドの値とQAのヘッドから4つ手前の値を減じ、その結果をQAのテールに格納することを意味する。すなわち(qtA)←(qhB)-(qhA-4)である。

3.0.2 ロード、ストア命令

ロード命令、ストア命令のフォーマットは(b)タイプである。ロード命令ldq q2,ofst,addrは $(qtqw) \leftarrow m[(qh-qofst)+4*addr]$ をあらわす。ここでldqやqhqのqはキューAかBを表し、ofstはオフセット、qhはキューヘッドを表す。qh-qofstで示されるキューの内容に4*addr部を加算してできたアドレスのメモリの内容がメモリから取り出されキューテールに入れられる。qh-qofstにより指定されるキューワードはアドレス修飾用レジスタの役割をしている。ストア命令stqw q,ofst,addrは $m[(qh-qofst)+4*addr] \leftarrow (qh)$ と、キューヘッドの内容を $(qh-qofst)+4*addr$ で表されるメモリアドレスに格納する。

3.0.3 比較命令

比較命令cpr q, uofstは(qhq)と(qhq-uofst)を比較してその結果の大小、等しいをテールqtqに入れる。このシステムでは決まったコンディションコードレジスタを持たず、コンディションコードは演算結果と同じようにキューの1語に入れられる。これにより並列に比較命令が実行できる命令体系となっている。

3.0.4 条件分岐命令、無条件分岐命令

ジャンプ命令jmp uofst,addrは $pc \leftarrow (qhb - ofst) + 2*addr$ のように実質的なレジスタアドレス修飾によりジャンプする。このとき使うキューはQBに固定されている。addr部は6ビットと少ないが、メモリアドレス部はアドレス拡張命令コボップcovop addr1により、16ビットまで拡張できる。このように本命令セットでは命令のaddr部はcovop命令で拡張できる。分岐命令blt q,addrはqhqに格納されているコンディションコードにしたがって、条件分岐する。

3.0.5 Move命令

キュー間でデータを移動する命令mvqq q,ofst,ofsthはキューテールからのオフセットを持った命令でキューヘッド近辺A(qh-qofst)の値をキューテールqtq-ofst

表 1 2DQ の構成

QA,QB のワード長	33 bit
同時命令発行数	4
パイプライン段数	7
命令長	2byte 固定長
整数演算ユニット	4
ロードストアユニット	1
分岐ユニット	1
QA のサイズ	64 word
QB のサイズ	16 word

に移動する命令である。

3.0.6 QH,QT 操作命令

キューヘッドやキューテールなどのキューポインタ移動命令 msqh q1,s,c,sn はキューポインタを自動更新モードにしたりストップモードにしたり、また、任意の数だけ移動させるための命令である。この命令により非常に柔軟なキュー使用が可能になる。

3.0.7 アドレス拡張命令

命令のメモリアドレス指定部は5から10ビットと少なめであるが、ここはアドレス拡張命令コバップ covop addr1 により、10ビット分拡張できる。

4. アーキテクチャ

現在設計中の2DQの構成を表1に示す。2DQは32bitプロセッサで中間記憶にQA,QBの二つの循環キューを持つ。キューのエントリはデータ32bitとデータが利用可能かを示すレディビット1bitの計33bitからなる。そしてQA,QBのサイズはそれぞれ64ワード、16ワードでQH,QTはそれぞれ6bitとする($\log_2(64)$)。キューのポートはそれぞれ読み込みポート数8、書き込みポート数4としている。

2DQのパイプライン構成を図4に示す。各ステージでは

- IFステージ:4命令を一度にメモリから読み込む。
- IDステージ:4命令をデコードする。
- QCU:このステージは並列キューコンピュータ独特のものである。ここではQH,QTを元に各命令のキューへの書き込み、読み込みを行うキューアドレスを生成する。命令実行後のQH,QTの値を計算し、更新する。
- DISPATCH:命令間のデータ依存関係を調べ、依存関係の無い命令を命令ウィンドウへ送る。
- ISSUE:命令ウィンドウの先頭から使用するデータと演算器が用意できている命令を複数個発行する。
- EXE:キューへアクセスしデータを読み込み、実際に計算を行う。
- WB:実行結果をキューへ書き込む。

を行う。レジスタ名が無く、並列実行可能な順序で命令が並ぶというキュープログラムの性質により、2DQのアーキテクチャには

- IDステージの際にレジスタリネーミング機構が必要ない
 - 並列実行できる命令が順番に並んでいる(グループILP)ため、ISSUEステージのインストラクションウィンドウが小さくて良い
 - グループILPによりインオーダー実行で十分なのでリオーダーバッファ機構が必要無い
 - 逆従属関係が存在しないので実行可能命令はデータ従属性だけのチェックで十分である
- という特徴があり、その分だけハードウェア量を削減できる。

4.1 QCU の設計

IFユニット,IDユニット,DISPATCHユニット,ISSUE, EXEユニット,WBユニットは通常のプロセッサのそれらと大きな違いはない。ここではキューユニット特有のQCUユニットについて述べる。QCUユニットは

- キューアドレス生成
- QH,QT更新

モジュールからなるQPC(Queue Pointer Calculation)を4個接続したものである(図5)。QA,QBのQH,QTはQCU内部で管理される。図中のinst_infoは命令の制御信号,qRegAddrはキューへの読み書きを行う為のアドレスである。アドレス生成ではQH,QTを元に命令がデータを読み書きするかを調べ、読み書きが行われる場合は選択されたQH,QTへオフセット値を使い、キューのアドレスを生成する。そしてQH,QTの更新方法によりQH,QTを更新をする。QH,QTの更新は次の章で述べる。更新されたQH,QTは次の命令が使用するQH,QTとなる。




図 5 QCU の構成

4.1.1 QH,QT の更新方法

2DQのQH,QTの更新方法について説明する。キューがストップモードの場合の場合、QH,QTは現在の値を維持する。QHを更新するためのフローチャートを図6に示す。QHの更新は以下の手順で行われる(図6内の番号に対応)。説明のためここでは第一オペランドで選択したキューはQX、第二オペランドで選択したキューはQYとする。




図 4 2DQ のパイプライン

- (1) キューがストップモードだったら現在の値を維持する。そうでなければ2へすすむ。
- (2) 命令がデータを読み込むならば3へそうでなければ4へすすむ。
- (3) 命令が二項演算ならば5へそうでなければ(一項演算の場合)6へすすむ。
- (4) 命令がQH設定命令ならばqhxは即値immとなる。
- (5) 二項演算の読み込むデータが同じならば7へそうでなければ8へすすむ。
- (6) オフセットが0ならばqhx+1そうでなければ現在の値を維持する。
- (7) オフセットが0ならばqhx+2そうでなければqhx+1とする。
- (8) オフセットが0ならば第一オペランド, 第二オペランドで選択した qhx+1, qhy+1 とする。そうでなければ qhx+1 とする。




図 6 QH の更新方法

次に QT を更新するためのフローチャートを図 7 に示す。QT の更新は以下の手順で行われる (図 7 内の番号に対応)。

- (1) キューがストップモードなら現在の QT を維持する。そうでなければ2へすすむ。
- (2) 命令がデータを書き込むならば4へそうでなければ3へすすむ。
- (3) 命令がQT設定命令ならばQTは即値immとなる。
- (4) オフセットが0ならばQT+1そうでなければ現在の値を維持する。




図 7 QT の更新方法

5. まとめ

キュープロセッサはプログラム中にレジスタ名が表れない, 単プログラム長, 並列がすべて含まれている, プログラム長の短い, 大並列実行性能を持った, ハードウェア複雑性の小さいプロセッサとして期待されている。また, 同時実行可能な命令が順番に並んでいる

事から, 簡単な機構で並列性を抽出できることが知られている。2DQではキューを実質的にレジスタのように制御することで, レジスタという概念をなくしたキューという概念だけで中間結果を格納するプロセッサとなっている。2DQにはこれまで培われたキュープロセッサの技術がすべてそそぎこまれており, そ

れだけに実用に近づいたプロセッサであるといえる。本論文では2DQの原理、命令セット、アーキテクチャとQCUについて述べた。実際にハードウェア記述言語のVerilog-HDLを使用してQCUを設計した結果、LogicElement数は約1700、クリティカルパスは80.7[nsec]となった。現在2DQはこの命令セットをこのアーキテクチャをもとに残りの部分をハードウェア記述言語で実装中である。非常に近い将来全貌について紹介できるよう、現在全力をかけて開発を行っている。

参 考 文 献

- [1] Kenneth C. Yeager, "The MIPS R10000 Superscalar Microprocessor", IEEE Micro, v.16 n.2, p.28-40, April 1996
- [2] Subbarao Palacharla, Norman P. Jouppi, J. E. Smith, "Complexity-effective superscalar processors", Proceedings of the 24th annual international symposium on Computer Architecture, p.206-218, June 01-04, 1997, Denver, Colorado, United States
- [3] B. A. Abderazek, M. Arsenji, S. Shigeta, T. Yoshinaga, M. Sowa, "Queue Processor for Novel Queue Computing Paradigm Based on Produced Order Scheme", Proc. of HPC, IEEE Computer systems press, 0-7695-2138-X/04, pp. 169-177, July 2004.
- [4] M. Sowa, et al. "Parallel Queue Processor Architecture Based on Produced Order Computation Model", Journal of Supercomputing, Vol. 32, No. 3, pp. 217-229, June 2005.
- [5] M. Sowa, B. A. Abderazek, S. Shigeta, K. Nikolova, and T. Yoshinaga, "Proposal and Design of a Parallel Queue Processor Architecture (PQP)", 14th IASTED International Conf. on Parallel and Distributed Computing and Systems (PDCS), Cambridge, USA, 2002
- [6] Halcham kutluk, B. A. Abderazek, S. Shigeta, T. Yoshinaga and M. Sowa, "並列キュー計算モデルの基本特性評価", 電子情報通信学会, IEICE信学技報, CPSY2004-15 p. 37-42, (2004-07)
- [7] 石崎賀昭, Pavel Boytchv, 吉永努, 曾和将容, "GCCによるキューコンパイラ開発手法の提案", FIT2005(2005)
- [8] 曾和将容, "マルチディメンショナルキュープロセッサ", 特願 50600277736, 2006年2月14日
- [9] M. Sowa, "Over Queue 2DQ Produced Order Multi-Dimensional Parallel Processor Based on Produced Order Keeping Queue Computing", Sowa Lab. Technical Report SLL060560(2007)