HPCアプリケーションにおける 適応型ハードウェアプリフェッチャの評価

小田嶋 哲哉 $^{1,a)}$ 渡辺 慎吾 1 高木 紀子 1 伊藤 真紀子 1 吉川 隆英 1 本藤 幹 d^1

概要:キャッシュミスを削減し,プログラムの性能を向上させる方法としてデータ・プリフェッチがある. プログラムのアクセスパターンを推測し,自動的にプリフェッチを発行するハードウェアプリフェッチに はいくつかの種類がある.我々は,その中でも Best-Offset Prefetcher (BOP)に注目している.BOPは, SPEC CPU ベンチマークにおいて,固定長の距離でプリフェッチを発行する機構に対して,高い性能を発 揮している.しかし,論文中では HPC アプリケーションにおける性能が示されていない.そこで本稿で は,SPEC CPU ベンチマークだけなく,HPC アプリケーションにおいても BOP が有効に機能するかに ついて,キャッシュミスのアドレストレースを用いた評価を行った.その結果,1次プリフェッチ機構と してストライドプリフェッチ,2次プリフェッチ機構として BOP を搭載したと仮定する環境では,スドラ イドプリフェッチのカバレッジが高く,そこから漏れ出たアドレスには規則性がないため,BOP では有意 な効果が得られないことが推測された.

1. はじめに

近年,プロセッサの演算性能は向上しているが,DRAM などのメインメモリのアクセスレイテンシはほとんど改 善していない.そのアクセスレイテンシを隠蔽するために はデータキャッシュが必要不可欠である.しかし,必要な タイミングにデータがキャッシュに存在していなければ, メモリへのアクセスが発生し,長いアクセスレイテンシに よってアプリケーションの性能が低下してしまう問題があ る.そのため,データ・プリフェッチを用いることで,プ ログラムのデータアクセスパターンを推測し,今後必要と されるデータがキャッシュに存在している確率を上げるこ とで,アプリケーションの性能を向上させることができる. プリフェッチには,アクセスパターンに応じて自動的に データをメモリからキャッシュに挿入するハードウェアプ リフェッチと, コンパイラやプログラマがコード中にプリ フェッチ命令を明示的に追加するソフトウェアプリフェッ チがある.本稿では,その中でもハードウェアプリフェッ チ,特に,Best-Offset Prefetcher [1], [2] (以降,「BOP」と 略す)に注目している.BOPは,過去のプリフェッチ距 離の履歴を用いて,時間とともに変化するアプリケーショ ンの動作に自動的かつ動的に追随するために,最適なプリ フェッチ距離を学習する. 文献 [1], [2] では, 主に SPEC

¹ 富士通株式会社

CPU ベンチマークの性能についてシミュレータを用いた ペーパーマシン上で BOP の評価を行っているが,固定長 の距離でプリフェッチを発行する機構に対して BOP は高 い性能を発揮している.さらに,BOP を実装するために 必要なハードウェアコストが小さいこともメリットの1つ である.しかし,文献には HPC アプリケーションにおけ る性能に関する言及がない.そこで,本稿ではシミュレー タによる詳細な評価を行う前段階として,キャッシュに1 次プリフェッチ機構としてストライドプリフェッチ,2次 プリフェッチ機構として BOP を搭載したと仮定する環境 において,アプリケーションのキャッシュミスアドレスの トレースを用いて,SPEC CPU ベンチマークだけでなく HPC アプリケーションに対しても BOP が有効に機能する かについて評価を行う.

2. データ・プリフェッチ

プリフェッチは,今後利用が予測されるデータを事前に メモリからキャッシュに読み込んでおく動作である.これ によって,データが必要となる度にメモリへアクセスをす るのではなく,より高速なキャッシュへのアクセスを増や すことでアプリケーションの性能向上が期待される.プリ フェッチには,ハードウェアが自動的に今後必要とされる ラインをメモリからキャッシュに挿入するハードウェアプ リフェッチと,コンパイラやプログラマがコード上に明示 的にプリフェッチを行う命令を追加するソフトウェアプ

^{a)} odajima.tetsuya@fujitsu.com

リフェッチがある.特に,メモリアクセスのレイテンシが 大きいハードウェアでは,そのアクセスレイテンシを隠蔽 することがアプリケーションの性能向上には重要であり, ハードウェアプリフェッチの性能はプロセッサの使い勝 手やチューニングの容易さに大きく影響する.本稿では, ハードウェアプリフェッチの技術についてのみ言及する.

2.1 ハードウェアプリフェッチ

ハードウェアプリフェッチには,プリフェッチするアド レスを予測する手法がいくつか存在する.ここでは,代表 的なプリフェッチ手法を紹介する.

ネクストラインプリフェッチ

ネクストラインプリフェッチは,データアクセスが発生 したラインが X であった場合,その次のライン X + 1 を キャッシュに挿入する.この方式では,プリフェッチする ラインを容易に決定することができるため,プリフェッ チャを実装するコストが小さい.一方,プリフェッチを実 行する距離が短いため,アクセスパターンが連続している 状況ではデータが必要なタイミングまでにプリフェッチが 完了しない可能性もある.その場合,プリフェッチが連続 して失敗し,プログラムの性能低下の要因となる. ストリームプリフェッチ

ストリームプリフェッチは、データアクセスが発生した ラインに付随し、そのラインから連続するラインをキャッ シュに挿入する、プリフェッチを開始するアドレスは、デー タアクセスが発生した次のラインだけでなく、いくつかの ラインを飛ばした先から複数のラインをプリフェッチする ことも可能である.このラインを飛ばす距離を調整するこ とで、次のデータアクセスまでにキャッシュにデータが挿 入されている確率を上げることができる、配列に対して、 インクリメンタルにアクセスする場合には有効であるが、 Array of Structure の要素へのアクセスや多次元配列の非 連続方向のアクセスに対応することは困難である.

ストライドプリフェッチ

ストライドプリフェッチは,データアクセスが発生した ラインに対して,直近にアクセスしたアドレスとのストラ イド(差)を計算し,その値を用いて飛び飛びのラインを キャッシュに挿入する.過去のアクセス履歴はテーブルな どに保存されており,現在のアクセスパターンと過去のア クセスパターンに乖離が発生した場合,プリフェッチを止 めることも可能である.プログラムの実行箇所によって, データのアクセスパターンが変わることが多く,そのよう な場合に対して適宜ストライドを計算し,適切な距離に対 するプリフェッチを発行することが可能である.

テンポラルプリフェッチ

これまで紹介してきたプリフェッチでは,ベースとなる アドレスに対して一定の距離を加算(または減算)してプ リフェッチするアドレスを推測してきた.このような方式

@~2022 Information Processing Society of Japan

では,アクセスするアドレスの間隔が不規則であるが,同 じアクセスパターンが何度も繰り返されるときに追随する ことは困難である.テンポラルプリフェッチ [3] は,過去の メモリアクセスパターンから相関関係を抽出することで繰 り返される不規則なアクセスパターンに対してプリフェッ チを発行することができる.

その他

これまで紹介してきたプリフェッチ方式以外にもプリ フェッチ技術が開発されている.A64FX プロセッサでは, ストリームプリフェッチをベースとしたプリフェッチャを 搭載しており,L1D キャッシュにおける1つのキャッシュ アクセスに対して,各キャッシュ階層にそれぞれ適した距 離のプリフェッチを発行する.詳しくは文献[4]の11章を 参照されたい.

2.2 HPC アプリケーションと SPEC CPU ベンチマーク

HPC アプリケーションと SPEC CPU ベンチマークで は、データアクセスパターンに大きな違いがある・HPC ア プリケーションでは、メモリやキャッシュのバンド幅を最 大限活用するためにデータアクセスが連続するようにプロ グラムが記述されていることが多い.このようなアクセス に対しては、アクセスがあったラインに対してメモリアク セスレイテンシを隠蔽できる距離を取ってプリフェッチを 発行すれば、次のデータアクセス時にキャッシュにデータ が挿入されている可能性が十分に高い.一方、SPEC CPU ベンチマークは様々な種類のプログラムが含まれる複合ベ ンチマークである.特に、SPECint ではコンパイラやイン タープリタなど多くの部分でデータアクセスが連続しない 可能性が高いプログラムが含まれている.このようなプロ グラムは非連続なデータ構造と複雑な実効パスを有するた め、ストライドプリフェッチだけでは対応しきれない.

さらに,近年のHPCアプリケーションではC++ライブ ラリやPythonなどのフレームワークで記述されているプ ログラムが増えてきている.このようなプログラムはデー タ構造や実効パスが複雑化しており,従来の比較的単純な プリフェッチだけを採用してしまうと,性能が悪化する可 能性がある.そのため,今後のプロセッサにはプログラム の特徴に応じて柔軟に対応し,かつ,高い精度を有するプ リフェッチ機構が求められる.しかしながら,複雑なプリ フェッチに対応するためには,必要なハードウェアコスト が非常に大きくなってしまい,結果としてコア数が減少す るなどのトレードオフとなることも考慮する必要がある.

3. Best-Offset Prefetcher

本稿では,適応型ハードウェアプリフェッチャである Best-Offset Prefetcher (BOP)のHPC アプリケーション における有効性を評価する.BOP については文献 [1], [2] に詳しいが,ここでは本稿を理解するための最小限の機能



図 1 BOP の構成図. 文献 [2] の Fig.1 から一部引用.

を述べる.

3.1 BOP の概要

BOPは,時間とともに変化するアプリケーションの動 作に適用するように自動的かつ動的にプリフェッチ距離を 設定する機構を有する.最良のプリフェッチ距離を推測す るために,過去のプリフェッチを行った距離の履歴を用い て学習を行う.その後,学習が完了した時点で新たに最良 であろうと思われる距離でプリフェッチを発行するように なる.BOPには,プリフェッチの適時性や精度を改善す るための機構がいくつか導入されているが,本稿では主に BOPが学習可能なアクセスパターンと,そのためのオフ セットリストに注目している.次節では,BOPにおける プリフェッチ距離の学習方法の概略について述べる.

3.2 プリフェッチ距離の学習

BOP の概略図を 図 1 に示す. 図中の D は現在発行し ているプリフェッチ距離を表し, ライン X のリード要求 が L2 キャッシュでミスした場合, ライン X + D のプリ フェッチ要求が L3 キャッシュへ送られる. この D をアプ リケーションの挙動に応じて動的に設定することで, 最良 のプリフェッチが期待される.

BOP における学習の基本概要は, ライン X がアクセス されたときに, 直近にライン X - d へのアクセスがあった 場合, d は潜在的によいプリフェッチ距離であったという 情報を繰り返し積み上げるということである.そして, ラ イン X - d のアドレスをプリフェッチ要求のベースアドレ スとして Recent Requests Table に記録する.そのテーブ ルにライン X - d が存在している場合, ライン X - d + Dに対するプリフェッチ要求が最近に発行され, 完了したと いうことを意味する.したがって, D の代わりに距離 d で プリフェッチ要求が発行されていれば, ライン X に対する プリフェッチであったということが示される. BOP では,図1のBest offset learning にオフセットリ ストとしていくつかの d がストックされており, ライン X への要求がある度に,先述した計算を複数の d に対して実 行する.このとき,d がライン X のプリフェッチとして ヒットしていた場合は,その d を最良なプリフェッチ距離 として重みを加算する.これを適当な回数行った後に,最 も重みが大きい d を次のフェーズで D として設定し,プ リフェッチを発行する.

4. キャッシュミスのアドレストレースによる BOPの有効性評価

本章では,SPEC CPU ベンチマークおよび,HPC アプ リケーションにおける BOP の有効性を検証する.この検 証のために,プロセッサシミュレータ鬼斬 [5],[6] を用い る.シミュレータでの実行結果を用いて,3章の BOP の 学習を模擬した計算を行い,その計算結果を解析してプ リフェッチの有効性を評価する.文献 [1],[2] では,中間 キャッシュである L2 キャッシュへ BOP を適用している が,本稿では適用キャッシュ階層について言及しない.近 年のプロセッサでは各キャッシュ階層にストリームプリ フェッチやストライドプリフェッチを実装することが一般 的であるため,それらと BOP を組み合わせることを前提 としている.なお,本評価ではシミュレータの簡素化のた めに,よりプリフェッチのカバレッジが広いストライドプ リフェッチを採用した.

4.1 評価方法

本評価では,鬼斬シミュレータを用いてキャッシュミス のアドレストレースを取得し,それを用いて BOP の学習 を模擬する.

鬼斬は,東京大学 坂井・五島研究室で開発されている cycle-accurate プロセッサシミュレータである.命令セッ トアーキテクチャは RISC-V [7] をベースとしており,シ ステムコールをエミュレーションするモデルを採用してい る.本評価では鬼斬の一部を修正し,L1D キャッシュに おけるデマンドアクセスミスが発生したアドレス値を出力 させた.ストライドプリフェッチによるミスアクセスはシ ミュレータではプリフェッチミスとして分類され,デマン ドミスには含まれない.これより,ストライドプリフェッ チのカバレッジ外のキャッシュミスのみを取得している.

鬼斬によって得られたデマンドミスアドレス値を使用し, BOPの学習フェーズにおけるオフセットリストの重みを計 算する.図2を用いて,この計算方法の例を示す.鬼斬か ら得られたアドレス値に対して,オレンジ色の枠を設定す る.本稿ではこの枠の範囲を「ウィンド」,ウィンドの最初 のアドレス値を「baseAddr」と定義する.さらに,ウィンド 内において baseAddr に対してラインの差を計算する対象 を「targetAddr」とする.図2の一番上のウィンドを例にす IPSJ SIG Technical Report

cacheL1D(Cache)»	baseAddr 🔰	0000000002cd3aa0
cacheL1D(Cache)»	p0,t0	0000000002cd3b78
cacheL1D(Cache)»	p0,t0	00000000000a80e0
cacheL1D(Cache)»	p0,t0)00000000000a8100
cacheL1D(Cache)»	p0,t0	0000000002cd3c00
cacheL1D(Cache)»	p0,t0	0000000002cd3d10
cacheL1D(Cache)»	p0,t0	0000000002cd3e00
cacheL1D(Cache)»	p0,t0	0000000002cd3f10
cacheL1D(Cache)»	p0,t0	0000000002cd4008
cacheL1D(Cache)»	p0,t0	000000000000000000000000000000000000000
cacheL1D(Cache)»	p0,t0:	10000000002cd4118
cacheL1D(Cache)»	p0,t0:	00000000002cd4238
cacheL1D(Cache)»	p0,t0:	00000000002cd4358
cacheL1D(Cache)»	p0,t0:	0000000002cd4478
cacheL1D(Cache)»	p0,t0:	0000000000091300
cachel 1D(Cache)»	n0 t0:	000000000000000000000000000000000000000

N

図 2 アクセス履歴による BOP の学習方法

表 1_	鬼斬シミュレータのハート	<u>ヾウェアパラメー・</u>	タ
-		1-1-	

項目		
L1D\$	容量	256KB
	Way	4
	プリフェッチャ	ストライド
L2\$	容量	8MB
	Way	16
	プリフェッチャ	ストライド
データ	バスバンド幅	無制限
スレッ	ド数	1

る.baseAddr が 0x2cd3aa0 であり,1つ目の targetAddr は 0x2cd3b78 となる.これらのアドレス値はロード/スト ア命令の実効アドレスであるため,それぞれの値をライ ンサイズ(本評価では64バイト)で割ることでラインサ イズ単位に丸める.ここでは, baseAddrとtargetAddrの 差を「testLine」と定義すると次のような計算式となる: testLine = targetAddr/64 - baseAddr/64. 実際に1つ 目の例を計算してみると testLine = 0x2cd3b78/0d64 - 0d640x2cd3aa0/0d64 = 0d3となり,オフセットリスト中の オフセット:+3のスコアへ重み:1を加算する.次に, targetAddr が1つ下に移動し,同様の計算を行ってオフ セットリストのスコアを更新する.testLineの値が0(つ まり,同じラインでデマンドミスが発生した場合)または オフセットリストに含まれない場合は,リストを更新せず に targetAddr が移動する.これをウィンド内のアドレス 全てに対して計算を行う.本評価では,オフセットリスト は0を除いた-1024~1024として設定する.ウィンドサイ ズの設定は 256, つまり, 1 つの baseAddr に対して 255回 計算を行う.その後,baseAddrが次のアドレス値に移動 し,同様にウィンドも1つだけ移動する.この計算を鬼斬 から得られたデマンドミスアドレスリストの全てに対して 行う・

4.2 評価環境

評価に用いた鬼斬のパラメータは表1に示すとおりであ

る.キャッシュサイズが小さすぎる場合,頻繁にデータの 入れ替わりが発生し,我々が意図していないデマンドミス が BOP 評価のノイズとして出現する可能性が高いため, 本環境では L1D キャッシュサイズを大きく設定している. L1D キャッシュにはストライドプリフェッチャを搭載して おり,前述の通り,ストライドプリフェッチャと BOP の ハイブリッド構成を表現している.

コンパイラ環境として gcc version 8.1.0 を用い, RISC-V 向けのクロスコンパイラとしてビルドした.gcc8.1.0 では RISC-Vの SIMD 拡張命令に対応していないため,本稿の 評価では 64bit スカラで実行する.また,特定のシステム コールを用いることでプログラム中のシミュレーションを 実行する範囲を指定することができる.測定したい部分ま ではエミュレーションモードで実行することで,全体のシ ミュレーション時間を削減することが可能である.一方, エミュレーションはキャッシュやレジスタを考慮した実行 ではないため,シミュレーションが開始した時点ではデー タの初期化に関しては不十分である可能性がある.しか し,それぞれのプログラムは実行時間が十分に長いためこ の影響は最小限であると考えている.

4.3 評価ベンチマーク

本稿の評価には, SPEC CPU 2006 [8] の Integer プロ グラム(SPECint2006)と富岳重点課題アプリカーネル (fs2020-tapp-kernels) [9]を用いる.

SPECint2006 には C および C++で記述されたプログラ ムが 12 本用意されている.SPEC CPU ベンチマークは, 実際のマシンを用いた実行に数時間から数十時間かかる 規模であるため,すべてをシミュレーションで実行するこ とは困難である.そのため,各プログラムの全実行命令数 をエミュレーションモードで測定し,その値を用いて実行 区間を均等に 20 分割する.各開始点までは鬼斬のエミュ レーションモードを用いてスキップし,開始点から 20M 命 令のシミュレーションを行う.これによって,プログラム 実行の偏りによる影響を最小限にし,プログラム全体を平 均的にサンプリングすることができる.

HPC ベンチマークとして,本評価では fs2020-tappkernels を用いた.これは,スーパーコンピュータ「富 岳」におけるターゲットアプリケーションから6アプリの 特徴的なカーネルをまとめたものである.カーネル自体は, A64FX に最適化されたコードとして提供されている.こ れらのカーネルは SPECint2006 とは異なり,シミュレー タを用いた実行においても長くて1日で完了する規模のた め,測定範囲は主カーネル部分全体とした.

4.4 SPECint2006の評価

図 3 に , SPECint2006 のデマンドミス率を示す.縦軸の ミス率は, L1D キャッシュにおけるデマンドミス数を全体



図 3 SPECint2006 : Read Miss Rate (/CommittedInsts) [%]



図 4 429.mcf Sample11 におけるオフセットリストスコア



図 5 471.omnetpp Sample13 におけるオフセットリストスコア

のコミット命令数で割った値を割合として示している.各 棒グラフは,実行したサンプル区間におけるミス率を示し ている.これより,ミス率は429.mcfを除いて概ね3%以 内に収まっていることがわかる.つまり,比較的高機能な ストライドプリフェッチャが搭載され,十分なキャッシュ 容量を備える環境では全体のミス率がかなり低くなる.

このなかから特徴的なプログラムを 2 つ取り上げる. 429.mcf に関してはミス率が 16%を超える区間もある一

表 2 SPECint2006 統計情報

429.mcf	Sample5	Sample11	Sample18
L1D\$ NumPrefetch	1,332	425	394
NumReadAccesses	$32,\!165,\!786$	$36,\!371,\!734$	$35,\!394,\!012$
L1D $\ ReadMissRate$			
(/ComittedInst) [%]	16.55	17.18	16.97
471.omnetpp	Sample9	Sample13	Sample15
471.omnetpp L1D\$ NumPrefetch	Sample9 9,150	Sample13 8,835	Sample15 8,651
471.omnetpp L1D\$ NumPrefetch NumReadAccesses	Sample9 9,150 9,056,259	Sample13 8,835 9,360,362	Sample15 8,651 9,187,499
471.omnetpp L1D\$ NumPrefetch NumReadAccesses L1D\$ ReadMissRate	Sample9 9,150 9,056,259	Sample13 8,835 9,360,362	Sample15 8,651 9,187,499

方で,1%未満の区間も存在しておりプログラム内におけ るデータアクセスの挙動が大きく異なることがわかる. 471.omnetpp に関しては,ミス率は2%以内にとどまって いるが,全測定区間で均一な値を示している.これらのプ ログラムについて,4.1節で示したアクセス履歴による解 析を行う.

表2に,2つのプログラムにおけるミス率が高かった上 位3つのサンプル区間の統計情報をそれぞれ示す.L1D\$ NumPrefetch の値を見ると, 429.mcf では L1D\$のストラ イドプリフェッチャはプリフェッチの発行数がリードア クセス数に対して非常に小さいことから,データアクセ スパターンはランダム性が非常に高いと言える.図 4 に 429.mcfのSample11区間におけるBOPオフセットスコア のヒストグラムを示す.横軸はオフセットリストの値,縦軸 は対応するオフセットのスコアを示す.これより,429.mcf ではオフセットリストに対してまんべんなくスコアが分布 していることがわかる . BOP の特徴から ,特定のオフセッ トのスコアが十分に大きく,その他のオフセットのスコア が十分に小さい時,最も高いプリフェッチ性能を達成でき る.しかし,図4では最もスコアが大きいオフセットは78 であるが,その近辺のオフセットのスコアも十分大きい. オフセット:78におけるスコアを,オフセットリスト内の 総スコアで割ることでリスト内の重みを計算することがで

to ibioic app normon with the			
	NICAM.vi_rhow_solver		
L1D\$ NumPrefetch	9,007,599		
NumReadAccesses	46,827,544		
L1D\$ ReadMissRate			
(/ComittedInst) [%]	0.21		
	QCD.jinv		
L1D\$ NumPrefetch	2,228,243		
NumReadAccesses	127,805,519		
L1D\$ ReadMissRate			
(/ComittedInst) [%]	0.09		

表 3 fs2020-tapp-kernels 統計情報

きるが,これはたかだか0.1%に過ぎない.つまり,BOP が十分に機能するだけのアクセスパターンの特徴を持っていないことを示している.

同様に,表2より,471.omnetppのL1D\$ NumPrefetch は429.mcfと比較すると値は大きく,それにともなって ミス率も低くなっている.2つのプログラムのシミュレー ションを実行した命令数は同数であるため,プリフェッ チ発行数がミス率に影響していることがわかる.しかし, リードアクセス数に対する NumPrefetch の割合は依然と して小さい.図5に471.omnetppのSample13 区間におけ る BOP オフセットスコアのヒストグラムを示す.これよ リ,471.omnetppは429.mcfと比較してばらつき具合が小 さい.図中の最も大きいスコアを持つオフセットは3であ リ,429.mcfと同様に総スコアに対する重みを計算すると 0.6%となる.429.mcfの重みよりは大きいが,同様に BOP が十分に機能するだけのアクセスパターンの特徴を持って いない.

4.5 fs2020-tapp-kernelsの評価

図 6 に,fs2020-tapp-kernelsのデマンドミス率を示す. 縦軸のミス率は,L1D キャッシュにおけるデマンドミス数 を全体のコミット命令数で割った値を割合として示してい る.各棒グラフは,実行した主カーネル部分全体のミス率 を示している.これより,すべてのカーネルにおいてミス 率が 0.25%以下であることがわかる.

表3にfs2020-tapp-kernelsから,NICAM.vi_rhow_solver とQCD.jinvカーネルにおける統計情報を示す.これより, 2つのカーネルでともにNumPrefetchの値が大きいこと がわかる.つまり,多くのアクセスストリームパターンで ストライドプリフェッチャが有効に機能していると言え る.NICAMだけでなく,他種のカーネルでも同様にプリ フェッチ数が多い.この要因として,本評価に用いたHPC カーネルはFujitsu A64FXプロセッサ向けに最適化された コードであることが挙げられる.特に,A64FXではキャッ シュを有効に使用することが性能向上につながることが知 られている.最適化はA64FXのキャッシュにフィットす るようにデータアクセスを制限している.さらに,データ アクセスパターンは SPECint2006 と比較してストライド プリフェッチャには予測しやすいことも影響し, ミス率が 低下したと考えられる.

図 7 に NICAM.vi_rhow_solver における BOP オフセットスコアのヒストグラムを示す.これより,スコアの分布 に規則性があるようにみえる.最も高いスコアを持つオフ セットは4であり,そこから4の倍数であるオフセットが続 いていく.オフセット4の総スコアに対する重みを計算す ると2.4%とSPECint2006と比較して高い値を示している. しかしながら,ミス率はSPECint2006の1/10~1/100と 極めて低い.

図 8 に QCD.jinv における BOP オフセットスコアのヒ ストグラムを示す.最も高いスコアを持つオフセットは 72 である.同時に,上位のスコアを持つオフセットを解析す ると8の倍数であることがわかった.オフセット:72の総 スコアに対する重みを計算すると 0.9%である.

2 つのカーネルの評価より, BOP が十分に機能するだけ のアクセスパターンの特徴を持っていないことが示された.

4.6 考察

SPECint2006 および fs2020-tapp-kernels を用いて BOP のオフセット推測の評価を行った.これらの評価より,共 通する 2 点の結果が得られた.

デマンドミス率の低さ

デマンドミスアドレスのランダム性

文献 [1], [2] では,静的にプリフェッチ距離を設定するプ リフェッチ機構と比較して最大で 30%の性能向上が得られ ている.しかし,ストライドプリフェッチのような比較的 高機能なプリフェッチ機構がある環境では,規則性のある データアクセスパターンはそれらのプリフェッチ機構で検 出されてしまう.そのため,本評価ではほとんどの測定に おいてデマンドミス率が非常に低かったと考えられる.ス トライドプリフェッチによってフィルタリングされたデマ ンドミスのパターンはランダム性が高い.よって,ある評 価空間で得られたプリフェッチ距離に対してプリフェッチ を発行したとしても,そのプリフェッチがミス率の改善に ほとんど寄与しない.

HPC アプリケーションのデータアクセスパターンは SPECint2006 よりも規則性が高いことが知られている. fs2020-tapp-kernels の結果より, すべてのカーネルでデマ ンドミス率が 0.25%以下であることから,ストライドプリ フェッチャによるプリフェッチと比較的大容量のキャッ シュによって大半のデマンドミスが削減されたと考えられ る.1%以下のデマンドミスが発生するアプリケーション に対して BOP を使用したとしても,その中の数%ミスを 改善することができるだけで,カーネル全体のミス率の向 上にはほとんど影響しないことが想定される.

これまでの評価では,ある区間全体またはカーネル全体







図 7 NICAM.vi_rhow_solver におけるオフセットリストスコア



図 8 QCD.jinv におけるオフセットリストスコア

のオフセットスコアのヒストグラムによって BOP の有効 性を検証してきた.しかし,より細かい区間ごとにオフ セットを評価し,それを適用することで区間ごとのデータ アクセスパターンに追随できることが BOP のメリットの 1 つである.この点についても,別途評価が必要であると 考えている.図9に429.mcfの測定区間(20M 命令分)を 10K 命令に分割したオフセットスコアのヒストグラムを示 す.時間軸は左上を先頭に,右方向へ,そして次の行へ続



図 9 429.mcf の時系列順オフセットリストスコア

いている.これより,図4と比較しても評価区間を縮小し てもアクセスパターンのランダム性が高いことには変わり がないことがわかる.確かに,区間ごとに最大のスコアを 持つオフセットは異なっているが,そのオフセットにおけ る重みは非常に小さく,全区間の測定と同様にBOPが十 分に機能するだけのアクセスパターンの特徴を持っていな いことが示された.

これらの評価より,1次プリフェッチ機構のストライド プリフェッチ,2次プリフェッチ機構のBOPを組み合わせ ることを想定すると,BOPを搭載しても十分にプリフェッ チが機能しないことがわかった.これはSPECint2006だ けでなく,fs2020-tapp-kernelsのようなHPCアプリケー ションでも同様の結果であった.

5. おわりに

本稿では, キャッシュに1次プリフェッチ機構としてス トライドプリフェッチ,2次プリフェッチ機構として BOP

を組み合わせた環境における BOP の有効性について, SPECint2006 および fs2020-tapp-kernels を用いて評価を 行った.評価には鬼斬シミュレータを用いて,L1Dキャッ シュにおけるデマンドミスが発生したアドレストレースを 収集し, そのアドレス値をもとに BOP の学習パターンを 模擬した計算を行い,オフセットリストとそのスコアによ るヒストグラム解析を行った.その結果,SPECint2006の 429.mcf 以外のプログラムでは L1D キャッシュデマンドミ ス率が 3.0%以下であり,特に fs2020-tapp-kernels による HPC アプリケーションカーネルの評価ではミス率が 0.25% 以下であった.SPECint2006では,ストライドプリフェッ チャによりフィルタリングされた L1D キャッシュデマン ドミスのアドレスはランダム性が非常に高く, BOP によ るプリフェッチ距離の追随性があったとしても,デマンド ミス数の 0.6%程度しか改善できないという結果であった. fs2020-tapp-kerenels では, SPECint2006 よりもストライ ドプリフェッチによってフィルタリングされたアドレス値 のランダム性は低かったが,そもそものデマンドミス率が 低いため, SPECint2006 同様に BOP によるキャッシュミ ス率の改善によるアプリケーション全体の性能向上に与 える影響は小さいことが想定される.これより,単純にス トライドプリフェッチャを主として BOP を従とした組み 合わせた環境では,SPECint2006およびHPCアプリケー ションにおいて BOP を有効に活用することができないこ とがわかった.

今後は,データアクセスパターンが本質的に高いランダム性を持つアプリケーション,また,これまで評価してきたカーネルには存在しないデータアクセスパターンを持つアプリケーションについて,本稿で行ってきた評価を適用し,BOPに関する考察を深めたいと考えている.

参考文献

- Pierre Michaud. A Best-Offset Prefetcher. The 2nd Data Prefetching Championship (DPC2), 2015.
- [2] Pierre Michaud. Best-offset hardware prefetching. In 2016 IEEE International Symposium on High Performance Computer Architecture (HPCA), pp. 469–480, 2016.
- [3] Wu, Hao and Nathella, Krishnendra and Pusdesris, Joseph and Sunwoo, Dam and Jain, Akanksha and Lin, Calvin. Temporal Prefetching Without the Off-Chip Metadata. In Proceedings of the 52nd Annual IEEE/ACM International Symposium on Microarchitecture, MICRO '52, p. 996–1008, 2019.
- [4] A64FX Microarchitecture Manual. https://raw.githubusercontent.com/fujitsu/ A64FX/master/doc/A64FX_Microarchitecture_ Manual_jp_1.6.pdf.
- [5] 鬼斬プロセッサシミュレータ Wiki. https://github.com/ onikiri/onikiri2/wiki/JP-Home.
- [6] 塩谷亮太,五島正裕,坂井修一.プロセッサ・シミュレータ 「鬼斬弐」の設計と実装.先進的計算基盤システムシンポジ ウム (SACSIS 2009), May 2009.
- [7] RISC-V International. https://riscv.org/.

- [8] SPEC CPU2006 Documentation. https://www.spec. org/cpu2006/Docs/.
- [9] the kernel codes from Priority Issue Target Applications. https://github.com/RIKEN-RCCS/ fs2020-tapp-kernels.