HBM2搭載FPGAのための Addressable Cacheを用いた HPC向けメモリシステムの性能評価

藤田 典久^{1,2} 小林 諒平^{1,2} 山口 佳樹^{2,1} 朴 泰祐^{1,2}

概要:高性能計算の分野で Field Programmable Gate Array (FPGA) が新たなるアクセラレータとして 注目されている.他のアクセラレータと比較して,FPGA は外部メモリ帯域が弱いという弱点があり, HPC における FPGA 利用の障壁のひとつである.最新の高性能 FPGA では,High Bandwidth Memory 2 (HBM2) を搭載する FPGA があり,これを使うことで HPC における FPGA 利用が広がると考えられ る.しかしながら,FPGA は固定機能としてのメモリネットワークやキャッシュを持たず,HBM2 の性能 を発揮できるメモリ回路を別途開発しなければならない問題がある.本稿では,我々が研究開発している HPC 向け HBM2 メモリシステムの実装と性能評価を示す.また,本システムを扱うための API の設計 と実装についても報告を行う.FPGA は自律動作できるアクセラレータであり,本システムを扱う API はこの特徴を活かしたものである.

1. はじめに

Field Programmable Gate Array (FPGA) が新たなるア クセラレータとして注目されている. FPGA のプログラ ムにはハードウェア記述言語 (Hardware Description Language: HDL) が用いられていたた. HDL では, クロッ クサイクルレベルの粒度での記述をするため, FPGA を 利用するにはハードウェアの知識が求められており, 利 用する障壁が高いという問題があった. 近年, 高位合成 (High Level Syntheiss: HLS) と呼ばれる開発環境が発展 しつつあり, FPGA を利用することが容易になりつつあ る. HLS は, ソフトウェアで用いられる言語 (例えば C, C++, OpenCL) を用いてハードウェアの動作を記述する ものであり, FPGA に関する知識がなくとも FPGA を扱 えるようになりつつある.

これまで、FPGA メモリ帯域は他のアクセラレータとく らべて低く、性能のボトルネックとなることが多かった. DDR4 メモリを実装した FPGA ボードが一般的であり、 DDR4-2400 メモリを 4 チャンネル持つ場合 76.8GB/s の帯 域となる. NVIDIA 社の Graphics Processing Unit (GPU) である A100 80GB[1] が 2TB/s のメモリ帯域を持つこと と比べると、約 25 倍の性能差が存在していた.

高性能な FPGA として High Bandwidth Memory 2 (HBM2) を搭載した FPGA チップがベンダーからリリー

スされ始めており,最大で 512GB/s のメモリ帯域を有す る.前述した A100 GPU と比較すると 1/4 のメモリ帯域 でしかないものの,10 倍やそれ以上の帯域差がある状況よ りは改善されている.しかしながら,HBM2 は従来式メモ リとは異なるアーキテクチャを有しており,HBM2 に適し た FPGA メモリシステムが求められている.

本研究の目的は, HPC アプリケーションに適する HBM2 メモリシステムの提案と実装を行うことである. 提案する システムでは, FPGA に内蔵されているメモリを Addressable Cache として用いるそして, HBM2 とキャッシュ間 をクロスバで接続することで, HBM2 が持つ多数のチャン ネルの同時利用とメモリアクセスに対する柔軟性の両立を 狙う.

本稿の貢献は以下の通りである.

- HBM2 搭載 FPGA のためのメモリシステムの提案を 行う
- システムのプロトタイプを FPGA 上に実装し、実際 に計算が行えることを示す
- 本システム向けに設計した API の設計と実装につい て示す

2. 関連研究

FPGA に搭載されている HBM2 を活用する研究として は、従来型のメモリ帯域が必要なアプリケーション [2] に 加えて、ニューラルネットワークに適用した研究 [3], [4] が 知られている.また、本研究会においても [5] の報告があ

¹ 筑波大学 計算科学研究センター

² 筑波大学 システム情報系

る. これらの研究では, 演算回路が特定の HBM2 メモリ Channel に接続されており, それ以外の channel にアクセ スすることはできない.

[6] で Choi らは Xilinx 製 FPGA ボードである Alveo U280 を用いて, Bucket Sort と Merge Sort を実装し, 性能 評価を行った. Vivado HLS で実装した Sorter 部分と彼ら が HBM Connect と呼んでいるメモリネットワークが実装 されている. HBM Connect によって Sorter 回路とメモリ 間が接続されており, Sorter 回路が全ての HBM2 Channel にアクセスできる. ボード開発環境の制限により, ボード にある HBM2 の半分でしか性能評価ができていないもの の, 理論ピークの 9 割程度の性能が達成されている. 性 能の代償として, HBM Connect を構成するために回路リ ソースを消費しており, その分アプリケーションのために 使える回路リソースが減っている.

本稿で提案するシステムは,HBM2を外部メモリとして 用いることを前提としており,HBM2が持つ数十のメモ リチャンネルを前提として設計を行う.また,アプリケー ションと HBM2 メモリを直接接続するのではなく,間に メモリネットワークおよび FPGA に内蔵されているメモ リをキャッシュとして配置するところに本研究の新規性が ある.このようなメモリシステムを実装することで,性能 とアプリケーションの自由度のバランスがとれた実装が行 えるものと考えている.

3. これまでの研究

本研究会において, 我々は Intel FPGA における HBM2 のメモリシステムおよび性能評価に関する報告を行っ た [7], [8], [9]. [7] は, Intel FPGA における HBM2 の性能 評価を行った報告である. ここでは, FPGA に搭載されて いる HBM2 コントローラを直接制御するマイクロベンチ マークを FPGA 上に実装し, HBM2 の基本的な性能につ いて評価した. メモリコントローラの動作周波数が仕様上 の最大値より低くしか動作できていない問題があったもの の, 動作周波数に応じた想定通りの性能が得られることが わかった. しかしながら, HBM2 が持つ多数のメモリチャ ンネルを並列に扱うことが, FPGA で HBM2 を利用する 際の大きな問題であることを明らかにした.

[8], [9] では,より実用的なメモリシステムの実現を目指 し,DMA コントローラやクロスバを組み込んだメモリシ ステムを提案し,そのプロトタイプ実装を示した.この実 装では,FPGA が持つ 32 のメモリチャンネルうち,2 チャ ンネル (全体の 1/16)しか実装できておらず,全チャンネ ルに対する実装が課題として残った.また,性能面では 71.0%の効率しか得られず,システム全体の最適化,特に ホストからの制御について最適化が十分に行えていなかっ た.本稿では,これら先行研究を踏まえ,[8],[9] で実装し たシステムをさらに改善・発展させたものを示す.特に,



どのように FPGA に対して指示を与えるのか, API の設計と実装について示す.

4. Intel FPGA における HBM2 の構造

Intel FPGA における HBM2 については,我々の先行研究 [7] で既に報告している.したがって,内容の重複を避けるため,本稿ではその中でも重要な部分について述べるにとどめる.詳細な構造や,メモリ単体としての性能について興味がある方は [7] を参照して頂きたい.

図 1 に Intel Stratix 10 MX FPGA における HBM2 の アーキテクチャを示す. 2 つの HBM2 ダイが接続され,容 量は 8GB (4GBx2) もしくは 16GB (8GBx2) であり,メモ リ帯域 (Aggregated) は最大で 512GB/s に達する. HBM2 は,遅いメモリを多数並列に駆動することで高い性能を実 現している. 図 1 からわかるように,1 チャンネルあたり 16GB/s の帯域しかなく,数チャンネルだけ利用するので あれば,DDR4 のような従来式のメモリを用いた方が帯域 が高い.したがって,多数のメモリチャンネルを並列に駆 動することが求められる.

FPGA では、固定機能としての高性能なキャッシュやイ ンターコネクトといったメモリシステムは存在せず、必要 に応じて FPGA 内に回路として実装しなければならない. HPC アプリケーションをターゲットとして考えると、実 プリケーションにおいてはメモリアクセスは複雑であり、 ある程度の自由度があるメモリシステムは必須であると考 える. FPGA で CPU などと同様の回路を構築することは もちろん可能であるが、複雑なシステムは回路リソースを 多く必要とする.本来、回路リソースはすべて演算に使い たいところであるため、メモリシステムにすべてのリソー スを割り当てられる訳ではない.したがって、我々は性能 とコストのバランスをとったメモリシステムを FPGA に 実装する必要があると考えている.

5. 提案するメモリシステム

5.1 概要

本稿で提案するメモリシステムの基本的な設計思想 は [8], [9] のものをベースとしている. 図 1 で示した様に, Intel FPGA は最大で 32 個の HBM2 メモリチャンネルを 持つ. それらのメモリチャンネルとアプリケーションを直 接説した場合,複雑なアプリケーションでそれらを効率よ く扱うプログラミングは非常に困難であり,事実上不可能 であると我々は考えている. 加えて, HBM2 は DRAM で あるため,ページを跨ぐランダムアクセスでは高い性能を 発揮しづらい.

以上の理由から, 我々は Block RAM (BRAM)をキャッ シュとして HBM2 とアプリケーションの間に配置するの が良い実装方針であると考えている. BRAM は FPGA に 内蔵されているメモリであり,広帯域・低レイテンシでア クセスが可能であるが,内蔵であるがゆえに容量が限られ ている. BRAM をキャッシュとして使うことで,HBM2 と BRAM 間の転送はバルク転送となり,ある程度の塊で データ転送を行えるようになり性能低下を避けられる.ま た,BRAM であれば,高速にランダムアクセス可能であ るため,アプリケーションの実装が容易になる.

一般的にキャッシュと言うと、ハードウェアで自動で制 御される実装が多い.しかしながら、FPGA でそのよう な実装を行うと、本来演算で使うべきハードウェアリソー スをキャッシュシステムで消費してしまう.したがって、 HBM2 と BRAM キャッシュ間のデータ転送はプログラマ が手動で指定する方式をとる.この方式は、プログラミン グコストが増加するという問題があるが、アクセラレータ を利用してプログラムを記述する場合、CPU とアクセラ レータ間のデータ転送を手動で記述することは一般的であ る.したがって、データ転送を手動で管理するプログラミ ングモデルの考え方は受け入れられていると考えている.

5.2 ハードウェア構成

図2にメモリシステムの概要図を示す.ただし、本シス テムは開発中のため、現時点では8メモリチャンネル分し か実装ができていない.そのため、残りの3メモリグルー プは実装予定として、図2では点線で示す.今後、点線で 示された領域にも左下と同様の構造を追加する予定である.

本システムは, PCI Express (PCIe) IP, Local Store (LS), HBM2 Memory Controller, Crossbar から構成され, 8つ の HBM2 メモリチャンネルを 1 グループとして扱う. グ ループ分け設計を行う理由は,クロスバの回路コストが $O(n^2)$ であるためポート数を増やすことが難しいことと, HBM2 と FPGA 内部ファブリックの間の接続が 8x4 に分 けられているためである.そして,メモリグループ間は全



図 2: 提案メモリシステムの概要図.

体を司る全体クロスバによって接続される.また,ホスト と FPGA 間の通信を担う PCIe バスから来る通信も,全体 クロスバに接続され,それぞれのメモリグループに転送さ れていく.

本システムの大部分は Chisel[10] で記述されている. Chisel は Scala 上に構築される Domain Specific Language (DSL) であり, Verilog HDL と同等の RTL の抽象度で記 述する. Chisel によって生成された Verilog HDL を Intel 社が提供する FPGA 開発環境を用いて回路合成を行う. ただし, 非同期な動作が必要な箇所や Intel が提供する IP を用いる箇所は Chisel での記述は向かないため, Verilog HDL で直接記述している.

5.3 クロスバ

図 2 は概要を示した図であり, LS と HBM 間にあるクロ スバは 17 ポートを持つように見える. しかしながら, その ような多ポートのクロスバを実装することは現実的ではな いため,実際の構成は**図 3** にあるように,9 ポートクロス バを 2 台として実装されている. なお,図において,赤矢 印は Crossbar 1 への接続を,黒矢印は Crossbar 2 への接 続をそれぞれ表す. この場合,LS → HBM, HBM → LS 間はフル帯域を有するが,LS 同士や HBM 同士の直接通信 は行えず,全体クロスバ経由となり帯域が制限される.し



図 3: クロスバの構成.赤矢印は Crossbar 1 に対する,黒 矢印は Crossbar 2 に対する接続を表す.

かしながら,LS同士や HBM 同士の通信における転送性 能は重要ではなく,制御用パケットが流れる程度であり, 性能上のボトルネックにはならない.

本システムのクロスバは 613bit のバス幅を持つ (101bit のヘッダ部+512bit のデータ部). Virtual Output Queue (VOQ)を実装しており、異なる宛先への通信は、混雑状況 に応じて追い越しが可能である.また、スケジューリング アルゴリズムとして DRRM[11] を用いるが,動作周波数 を高めるために、スケジューリングは2サイクルかかる実 装としている.あるサイクルで開通した経路は,次のサイ クルでも必ず通信できる.送るデータが1サイクル分しか ない場合でも必ず同じ経路が選択されるため、通信パター ンによっては通信効率が低下する.しかしながら、本シス テムでは主にバースト転送を扱うため、スケジューリング に2サイクルかかることの性能に対する影響は小さいと 考える. クロスバのスケジューリングアルゴリズムは多数 提案されており、他に PIM[12], iSLIP[13], EDRRM[14], Combined Parallel Round Robin Arbiter[15] などが知られ ている. アルゴリズムの複雑さが低く高い動作周波数でも 利用できることと、入力間の公平性を担保できることから DRRM を用いる.

5.4 LS の構成

図 2 において "LS" と表されているコンポーネントの 詳細を図 4 に示す.それぞれの LS には,キャッシュ用 BRAM だけでなく,制御用のコンポーネントも実装され ている.各 LS には,128KB のキャッシュメモリ,Direct Memory Access Controller (DMAC) が 2基,RISC-V[16] コアが搭載されている.また,キャッシュメモリはアプリ ケーションカーネルとも接続され,アプリケーションから のアクセスも行える.

DMAC は 2 基あるがメモリアクセスの方向が固定され ており,それぞれ LS \rightarrow HBM と HBM \rightarrow LS 方向専用で ある. 2 つの DMAC はそれぞれ独立しており,同時に動 作することができる.



LS に実装されている RISC-V のコアはシステム制御に 用いる.ただし,このコアは RV32I で定義される命令のう ち必要な一部のみを実装したものであり,RISC-V の仕様 に完全に準拠したものではない.また,このコアはあくま で制御用であり,これ自体に演算性能は求めないため,2 サイクルに1回のみ命令が実行される設計とし,リソース の節約をしている.

本システムでは,この RISC-V コアを用いて,システム 全体の制御を行う.LS ⇔ HBM のデータ転送に加えて, カーネルの起動に関する制御も RISC-V が担う.本システ ムでは,FPGA の動作は RISC-V のコードとして表現され る.したがって,柔軟な動作を FPGA にさせることがで き,デバイス上での繰り返しや分岐を実現できることが本 システムの大きな特徴である.なお,このシステムを扱う API は 6 章で述べる.

6. 制御用 API の設計と実装

6.1 概要

高性能計算の分野においては、CUDA や OpenCL がア クセラレータの制御用 API としてよく用いられる. これ らの API では、アクセラレータはホスト CPU から PCIe などのバスを通じて制御される動作モデルが用いられる. 言い換えると、アクセラレータは単体で動作することはで きず、常に CPU からの指示を受けて演算やデータ転送な どの動作を行うものである.一方、FPGA はその再構成可 能な点を活かして、自律動作できるアクセラレータにする ことも可能である.

本システムでは、5章で述べたように、データを FPGA 内にあるバッファ領域 (LS) に転送し、その上で演算を行 う. LS には FPGA 内にある BRAM を用いるため高い性 能を得られるが、容量に限りがあり、大きな計算を行う際 は小さな複数の計算ステップに分解して行う必要がある. HBM2 の動作周波数と BRAM 容量から計算すると、メモ

情報処理学会研究報告

IPSJ SIG Technical Report

リバンド幅な計算を行う際は部分計算1ステップにかけら れる時間は約20µsとなる.加えて,転送時間を隠蔽するた めにデータ転送と演算をオーバーラップしダブルバッファ リングを行うと考えると,1ステップあたり約10µsの時間 となる.ホスト CPUから10µs 間隔で PCIe バスを通して 各ステップの動作に関する制御を行うことは非現実的であ る.よって,本システムでは FPGA が細粒度かつ自律的 に動作できるように設計開発を行う.

6.2 RISC-V コアを用いたシステム制御

本システムでは, FPGA 内に実装された RISC-V コアが 演算やデータ転送の制御を行う. この RISC-V コアが実行 するコードは,ホストで実行されている専用の C++ API を通じて RISC-V コードを実行時に生成する. そして,生 成したコードを RISC-V コアの命令メモリに転送して実行 する.

本システムでは、メモリデータ転送と演算をオーバー ラップしてレイテンシやオーバーヘッドを隠蔽するために、 ダブルバッファリングを行うことを前提としている.ダブ ルバッファリングの動作記述を容易にするために、CUDA における cudaStream のような実行形態を採用している. 各コントローラコアは最大で 2 つの Stream を実行するこ とができる.同時に動作する Stream は 1 つのみであるが、 DMAC の動作完了やカーネルの実行完了時に発生する割 り込みを用いて実行する Stream を切り替えられる.

6.3 RISC-V コード生成

データ転送や制御に関する記述は、ホスト CPU で実行 されるコードに記述されている (図 5-(1)). これらの記述 は、ホスト CPU ではなく、FPGA 側で実行されなければ ならない. そのため、ホスト用コード上にある FPGA で 実行されるべき API 呼び出しを構文木として抽象化し、中 間形式である Single Static Assignment (SSA) 形式を通じ て、最終的に RISC-V コードを生成する.

Abstract Syntax Tree (AST) を生成には、C++の Expression Template (ET) と呼ばれるテクニックを用いる (図 5-(2)). ET の処理には、Boost C++ Library[17] に含 まれている Boost.YAP library[18] を用いる. Boost.YAP は C++の Operator Overload を用いて AST を生成するた めのライブラリであり、木の情報を型として保持できる. また、構築した AST を評価 (eval) するためのインターフェ イスも持つ.

次に, ET を用いて生成した AST を SSA 形式に変換する (図 5-(3)). 次段階で SSA の最適化のために LibFirm[19] を用いるため, LibFirm の SSA 構築用 API を用いて SSA を構築する.本システム専用の一部処理は, LibFirm の カスタム命令として実装を行い, SSA 形式に含めている. Control Flow Graph (CFG),依存関係解析, CFG に基づ



図 5: API を用いた RISC-V コード生成の流れ.

く ϕ 関数の挿入, Dead Code Elimination (DCE), 定数 fold, 整数積とビットシフト変換といった SSA 形式上で行 う最適化を LibFirm を用いて適用する (図 5-(4)).

最後に、SSA 形式から RISC-V の命令を生成する (図 5-(5)). レジスタ割当には [20] のアルゴリズムを用いる. CFG から作られた Dominator Tree (支配木) の Perfect Elimination Order (PEO) の順序でレジスタを割り当てる. Dominator Tree は LibFirm を用いて求めることができる. なお、本システムにある RISC-V コアは、データ用メモリ を持たずレジスタスピルが行えない. したがって、レジス タが不足した場合はエラーとする.

6.4 シミュレーション環境

一般的に, FPGA の回路合成には長い時間を要する. Intel Stratix 10 FPGA の全体を使う複雑な回路では 24 時 間を超えることもある. これではデバッグが困難であるた め, FPGA のシステムを開発する際は Register Transfer Level (RTL) のシミュレータを用いることが一般的である. また,シミュレータであれば, FPGA 内部の信号変化をロ グとして保存することができるため,デバッグが容易であ る. FPGA 実機では情報収集手段が限られデバッグが困難 である.

本システムでは、Verilator を用いたシミュレーションを サポートしている. Verilator は Verilog HDL で書かれた ハードウェアを C++でモデル化し、CPU 上で実行できる ようにするソフトウェアである. Verilator で変換された C++モデルは非常に高速に動作し、C++であることから 既存のコードに組み込むことが容易でにできる. ただし、 Verilator は FPGA ベンダーが提供するライブラリを扱う ことができないため、高位合成で生成された Verilog HDL コードが扱えない. そのため、将来的には Model SIM な どの RTL シミュレータをサポートする予定である.

本システム用の API は実機環境でもシミュレータ環境で も同じものが使えるように設計を行う. CPU が FPGA と 通信する際に使うプロトコルは PCIe バス経由の Memory Mapped I/O (MMIO) のみであり, PCIe 割り込みは用い ていない. したがって,図6にあるように MMIO アクセ スを抽象化し,実機環境とシミュレータ環境を実行時のオ



図 6: ソフトウェアスタックの階層構造.

CPU	Intel Xeon E5-2690 v4 \times 2
CPU Memory	DDR4 2400 MHz 64 GB
	$(8 \text{ GB} \times 8)$
Infiniband	Mellanox ConnectX-4 EDR
Host OS	CentOS 7.9
Host Compiler	gcc 9.1.0
FPGA	インテル Stratix 10 MX FPGA 開発キット
	(1SM21CHU2F53E1VG)
FPGA	HBM2 16GB
Memory	$(8GB \times 2)$
Quartus Prime	Quartus Prime Pro 20.4.0.72

表	1:	評価環境	(PPX)
X	т.		(I I I I I)

プションで切り替えられるように設計をしている. 実機動 作時は,専用 Kernel Module を通して FPGA の PCIe ア ドレス空間を mmap(2) し MMIO を行う. シミュレータ動 作時は,仮想的に作成した PCIe Transport Leyer Packet (TLP)をシミュレータ上に構築されたハードウェアに対し て送信して MMIO を模擬する.ただし,すべての MMIO アクセスをシミュレーションすると時間がかかりすぎる ため,HBM2 に対するアクセスはハードウェアのシミュ レーションをバイパスし,シミュレータ上に確保している HBM2 を模すメモリ領域へ直接アクセスして高速化するオ プションを有する.

7. 性能評価

7.1 評価環境

本稿では、筑波大学計算科学研究センターで運用中の 実験クラスタ Pre-PACS-X (PPX)を性能評価に用いる. PPX は開発用クラスタであるため、様々な仕様のノード が混在しているが、その中の1ノード(表 1)にインテル Stratix 10 MX FPGA 開発キット [21]を搭載し,性能評価 を行う.開発キットは、1SM21CHU2F53E1VGを搭載し ており、Speedgrade-1のロジック部と、16GBのHBM2を 搭載した MCM となっている. Intel FPGA の HBM2帯域 はチップの Speedgrade によって決まり、Speedgrade-1の 場合、最大で 512GB/s(メモリ動作周波数 1000MHz)ま で対応する.

今回の実験では HBM2 メモリ周波数を 1000MHz, HBM2 FPGA 側の制御ロジックを 400MHz, 他のシステム部分を 250MHz で駆動する. HBM2 のコントローラは固定機能と して実装されているが, FPGA 側にもコントローラとの 通信を行う制御ロジックが実装される. 過去の研究 [7] で, この部分を 500MHz で駆動するには細かいチューニングが 必要なことがわかっているため, HBM2 制御ロジックは 400MHz 動作とする. なお, HBM2 メモリコントローラは 固定機能として実装されているため, 仕様上の最大周波数 である 1000MHz 駆動とする.

Stratix 10 FPGA で 400MHz や 500MHz で動作する回路を設計することは難しく,特に C 言語や OpenCL を用いる高位合成環境では達成困難である. アプリケーションが HBM2 メモリよりも動作周波数が遅い場合でもメモリ帯域を使い切れるように,クロスバのデータ部バス幅は HBM2 のデータ部バス幅 の倍である 512bit にし,かわりに動作周波数を半分にする.本稿では HBM2 コントローラは 400MH 動作としているが,最大動作周波数が 500MHz 駆動であるため,他のシステム部分をその半分の 250MHz 動作とする.

7.2 評価用プログラム

性能評価に用いたプログラムを擬似コードを図7に示 す.ホストがFPGA上の配列に対して乱数を書き込み,そ れをFPGAがビット反転させ,最後にホストで値が正し いか検証するプログラムである.本稿では,メモリシステ ムの性能評価に注目するため,FPGA上で実行されるカー ネル部は Verilog HDL で実装する.高位合成を用いると, 生成されたハードウェアの構造を把握しづらくなり,性能 ボトルネックがどこにあるのかの判断が難しくなる.な お,今後実アプリケーションを本システムで動作させる際 には,Intel HLS Compiler (i++)を用いてアプリケーショ ンカーネルを記述する予定である.i++と HBM2 を組み 合わせて支障なく利用できることは,過去の研究[8]で明 らかにしている.

図 8 に、ホスト側のコードの一部抜粋を示す. この部 分が本研究で提案する API を用いている箇所である. LS あたりのキャッシュメモリサイズが 128KB であるため、 16K 要素 (64KB) を単位として 2 Stream を用いて反復を 行う. ここで、var 型変数や array_view 型変数は FPGA 上の領域を示すハンドルである. var 型変数を用いること で、転送や計算の範囲を示すことができる (16, 28 行目). また、array_view 型変数に対して代入 (19, 26 行目) する ことで、FPGA 上でのデータ転送を記述できる. そして、 stream_for (18 行目) を用いることで、デバイス上での反 復を表現できる. 通常の for 文と同じように動作するが、 stream_for の実態は C プリプロセッサのマクロであるた

情報処理学会研究報告

IPSJ SIG Technical Report

1	<pre>uint32_t data[N];</pre>
2	/* Host */
3	for (int i = 0; i < N; i++) {
4	<pre>data[i] = random();</pre>
5	}
6	
7	/* FPGA */
8	for (int i = 0; i < N; i++) {
9	<pre>data[i] = ~data[i];</pre>
10	}
11	
12	/* Host */
13	for (int i = 0; i < N; i++) {
14	<pre>verify(data[i]);</pre>
15	}

図 7: 実験に使用したプログラムの擬似コード. random() 関数は 32 ビット整数の疑似乱数生成関数, verify() 関数 は引数の値が生成した乱数列と一致しているかを検証する 関数.

表 2: 全体のリソース消費量と FPGA 全リソースに対する 使用率.

ALM	Registers	M20K	DSP
97,602	174,409	1,243	120
13.89%	6.20%	18.15%	3.03%

め,区切り文字は";"ではなく","である.

7.3 リソース消費量

システム全体の FPGA のリソース消費量を表 2 に、そ れの詳細値を表 3 に示す. Adaptive Logic Module (ALM) は論理回路を構成する Look Up Table (LUT) とレジスタ を含むモジュール, M20K は FPGA 内蔵 BRAM, Digital Signal Processor (DSP) は整数乗算器を表す. 表 3 の値は、 Fitter Placement のレポートファイル (.fit.place.rpt) から求めた. ただし、Intel FPGA の合成ソフトウェアは モジュールを跨いだ最適化を行うため、表 3 の値は変動す る可能性があるが、おおまかなリソース消費量を把握する には十分である.

表 2 から FPGA 18%分のリソースを消費していること がわかる.表 3 からわかるように,今回の実験で用いる カーネルは単純なビット演算しか行わないため非常に小さ く,表 2 のリソースのほとんどはメモリシステムで消費 していると考えて良い.最も使われているリソース種別は M20K であるが,18%中キャッシュ用のメモリが 6.54%を 消費している.この分を除くと,ALM が最も使われてい るリソースとなり,メモリの制御系+ネットワークの消費 量で ALM 13.89%消費している.

```
1
   auto ctrl = device->open_control(id);
2
   auto ls = device->open_ls(id);
3
   device_array buffer1 = array_alloc_1d(ls,
        CHUNK BYTE);
   device_array buffer2 = array_alloc_1d(ls,
4
        CHUNK_BYTE);
5
   ctrl->begin_config();
6
7
   for (int s = 0; s < N_STREAMS; s++) {</pre>
8
      define_stream(ctrl, s) {
9
10
        var i;
11
        var start;
        array view<uint32 t> buffer(s == 0 ?
12
            buffer1 : buffer2);
        array_view<uint32_t> data(d_data);
13
14
        i = 0;
15
        start = NOC_LOCAL_STREAM_ID(id, s) *
16
            CHUNK_SIZE;
17
        stream_for(i = 0, i < N_CHUNK / N_WORKERS,</pre>
18
             i = i + 1) {
19
          buffer(0, CHUNK_SIZE) = data(start,
              start + CHUNK_SIZE);
20
21
          if (s == 0) {
22
            kernel(0, 0, LOOP_LEN);
23
          } else {
24
            kernel(LOOP_LEN, LOOP_LEN, LOOP_LEN);
25
          }
26
          data(start, start + CHUNK_SIZE) = buffer
              (O, CHUNK_SIZE);
27
          start = start + N_STREAMS * NOC_GRP_SIZE
28
              (id) * CHUNK_SIZE;
29
       }
     }
30
31
   }
32
33
    ctrl->stream_start_and_sync();
    ctrl->end_config();
34
```

図 8: 本システム用の API を用いたコードの一部.ただ し, N_CHUNK, CHUNK_SIZE はデータ量から求められる定 数, N_WORKERS はシステム全体で何個の Stream が動作す るかを表す定数である.d_data は HBM2 上のメモリを表 すハンドルを表す.

7.4 メモリ転送の不具合

本稿の実装はバグがあり,一部のデータ転送が正常に動 作していないことが判明しており,現在デバッグを行って いる.本実験では,ホストで乱数を用いて初期値を与え, FPGA でビット反転をし,ホストで結果を読み出して比較 している.しかしながら,正常に動作していない場合は, 一部領域が初期値から変化していないことを確認している. 問題が発生した場合は,Writeリクエスト1つに相当す

	ALM		Register		M20K		DSP	
HBM2 Controller	6653.5	0.95%	20829	0.74%	248	3.62%	0	0.00%
Global Crossbar	4323	0.62%	10467	0.37%	62	0.91%	0	0.00%
LS-HBM Crossbar (x2)	44659.7	6.36%	72338	2.57%	280	4.09%	0	0.00%
Kernel (x8)	435.6	0.06%	1017	0.04%	0	0.00%	0	0.00%
LS (x8)	27636.6	3.93%	32124	1.14%	448	6.54%	120	3.03%
MC (x8)	8005.8	1.14%	22891	0.81%	192	2.80%	0	0.00%
PCIe	2251.2	0.32%	4638	0.17%	13	0.19%	0	0.00%
Sys. Mgr. + Perf. Counter	2956.1	0.42%	8185	0.29%	0	0.00%	0	0.00%
others	244.9	0.03%	903	0.03%	0	0.00%	0	0.00%

表 3: FPGA リソース消費量の詳細.



図 9: 性能評価の結果.

る 64byte の領域でデータが初期値から変化していない. したがって,Write リクエストが正しく発行できていない と思われる.LSとパフォーマンスカウンタでは,HBM2 Controller へのリクエスト数と完了レスポンスの数を数え ており,何かしらのリクエストが発行できてることは確 認しており,結果が正しくない場合であっても,書き込み リクエストは HBM2 Controller に届いているとみられる. よって,何らかの不具合によって書き込みリクエストが正 しいアドレスに発行されていないものと推測し,デバッグ を行っている.

なお,64MBの領域にアクセスした場合でも,データ異 常が発生する領域は1~4リクエスト (64 Byte~256 Byte) 程度であり発生率は低い.また,必ず不具合が発生すると いうわけではなく,全結果が問題ないケースも多い.次節 で示す評価結果は,すべての結果が正常に転送された場合 の結果を示す.

7.5 評価結果

メモリ転送性能は各メモリバスに接続したパフォーマン スカウンタを用いて FPGA 側で計測を行う.ホストから 計算開始の命令を受信してから,すべての LS が計算完了 状態になるまでの時間をクロックサイクル単位で計測を行 う. LS は, 自身が発行したすべての Write, Read リクエ ストの完了応答が HBM2 Controller から帰ってきてくる のを待機してから, 完了フラグを立てる. なお, パフォー マンスカウンタは 250MHz で駆動されているため, 4nsの 粒度で計測が行える.

配列サイズを 1MB から 64MB まで変化させたときの性 能評価の結果を図9に示す.ベンチマークプログラムを 10回実行して性能を測定し,エラーバーは 10回の実行中 の最大値・最小値を表し,折れ線は中央値を表す.7.4節 で述べたように,本システムはバグがあり,計算が正しく 行えない場合がある.そのため,10回の実行を1セットと して測定用のシェルスクリプトを作成し,1セット内の10 回全ての実行で問題がないケースを結果として示す.

図 9 より, 配列サイズ 64MB のときが最も性能がよく, 最大で 101.05GB/s の帯域が得らていることがわかる. 理 論ピークが 102.4GB/s (= 400MHz × 256bit × 8) である ため,この結果は 98%の効率に相当する.

8. 考察

キャッシュ用のメモリを除くと、メモリの制御系+ネッ トワークで ALM 13.89%消費している. ほとんどの回路リ ソースはメモリチャンネル数に応じて増えるため、32 チャ ンネルへ実装を拡大することを考えると、ほとんどのリ ソースは4倍になると考えられる. したがって、32 チャン ネル実装時のリソース消費量は55%と見積もれる. 今後、 実用的なアプリケーションを実装することを考えると、い くらメモリ性能を使い切るためとはいえ、半分を超えるリ ソースをメモリネットワークで消費するのは問題があると 考える.

ALM の消費量が多いモジュールはクロスバである. ALM は特に出力データを選択する Multiplexer で消費され る. Multiplexer は基本的かつ必須の機能であるため、こ このリソース消費量を最適化することは難しい. したがっ て、スループットを維持しつつリソース消費量を減らすに は、動作周波数をあげてデータバス幅を減らすしかないと 考えられる.

HBM2 は DRAM の一種であるため, リフレッシュに伴 う停止期間が存在するにもかかわらず, 図 9 より最大で 98%の効率が達成されている. HBM2 Controller IP のド キュメント [22] によると, ハード IP として実装されてい る HBM Controller はメモリクロックの半分の周波数で動 作するとされており, 今回の回路では 500MHz で動作して いる. FPGA 側に実装され, コントローラとデータのやり 取りをする部分は 400MHz で動作しており, 理論ピーク 性能は 400MHz 側のスループットに性能が律速されてい る. しかしながら, リフレッシュ動作は高速で動作してい る HBM コントローラ側で実行されるため, リフレッシュ 動作が隠蔽され, 400MHz 動作の理論ピークに近い性能が 得られていると考えられる.

今回の実験では 1/4 のメモリチャンネルしか用いるこ とができていないが,得られた 101GB/s の帯域は既に従 来型メモリである DDR4 を採用したの FPGA の理論ピー ク性能 (DDR4-2400 × 4ch: 76.8GB/s)を上回っており, HBM2 が非常に高い性能を持っていることを示せている.

9. まとめと今後の課題

本稿では, HBM2 搭載 FPGA のための Addressable Cache を用いたメモリシステムの提案と実装を行った. 本システムでは,FPGA 内蔵メモリを使うため,キャッ シュサイズが小さく細粒度の制御が求められる.この問 題を解決するために、RISC-V コアを制御用 CPU として FPGA に搭載し, 前述した API を用いて RISC-V コード を生成・実行する API の実装を行った. これによって、繰 り返しや分岐を含む処理を FPGA に実行させることが可 能になり、ホストの制御がなくとも複雑な処理を実行でき る.メモリバンド幅を測定するプログラムを用いて提案シ ステムの性能を測定し、最大で 98%の効率が達成できてい ることを示した.しかしながら、7.4節で述べた不具合が 残っており、今後も研究開発を進めていく. 今回は単純な マイクロベンチマークでの性能評価にとどまるが,幅広い ベンチマークやアプリケーションを対象に性能評価を行い たいと考えている.

Intel FPGA の HBM2 は全体で 32 のメモリチャンネル を持つが,現時点では 8 チャンネルに対してしか回路を実 装できておらず,32 チャンネル実装が今後の課題である. しかしながら,8章で考察したように,現状の設計のまま 32 チャンネル分のシステムを実装すると,FPGA リソー スの半分を消費してしまうと予測される.このままでは FPGA に搭載できるアプリケーションの規模が制限されて しまうがめ,動作周波数の最適化を行いクロスバのリソー ス消費量を軽減していくことが今後の課題の一つである.

謝辞 本研究の一部は,「高性能汎用計算機高度利用事 業」における課題「次世代演算通信融合型スーパーコン ピュータの開発」及び,文部科学省研究予算「次世代計算技 術開拓による学際計算科学連携拠点の創出」による.本研究の一部は, JSPS 科研費 21H04869 の助成を受けたものである.また,本研究の一部は,「Intel University Program」を通じてハードウェアおよびソフトウェアの提供を受けており, Intel 社の支援に謝意を表する.

参考文献

- NVIDIA: VIDIA A100 | NVIDIA, https://www. nvidia.com/ja-jp/data-center/a100/.
- [2] Meyer, M., Kenter, T. and Plessl, C.: Evaluating FPGA Accelerator Performance with a Parameterized OpenCL Adaptation of Selected Benchmarks of the HPCChallenge Benchmark Suite, 2020 IEEE/ACM International Workshop on Heterogeneous Highperformance Reconfigurable Computing (H2RC), pp. 10–18 (online), DOI: 10.1109/H2RC51942.2020.00007 (2020).
- [3] Venkataramanaiah, S. K., Suh, H. S., Yin, S., Nurvitadhi, E., Dasu, A., Cao, Y. and Seo, J. S.: FPGA-based Low-Batch Training Accelerator for Modern CNNs Featuring High Bandwidth Memory, 2020 IEEE/ACM International Conference On Computer Aided Design (ICCAD), pp. 1–8 (2020).
- [4] Kuramochi, R. and Nakahara, H.: An FPGA-Based Low-Latency Accelerator for Randomly Wired Neural Networks, 2020 30th International Conference on Field-Programmable Logic and Applications (FPL), pp. 298–303 (online), DOI: 10.1109/FPL50879.2020.00056 (2020).
- [5] 塙 敏博,三木洋平:宇宙物理アプリケーションのためのFPGA 演算オフローディングの検討,研究報告ハイパフォーマンスコンピューティング(HPC),2020-HPC-172 (2019).
- [6] kyu Choi, Y., Chi, Y., Qiao, W., Samardzic, N. and Cong, J.: HBM Connect: High-Performance HLS Interconnect for FPGA HBM, FPGA '21 (2021).
- [7] 藤田典久,小林諒平,山口佳樹,朴 泰祐: HBM2 メモリ を持つ FPGA ボードの性能評価,研究報告ハイパフォーマ ンスコンピューティング (HPC), 2021-HPC-178 (2021).
- [8] 藤田典久、小林諒平、山口佳樹、朴 泰祐: FPGA にお ける HPC アプリケーション向け HBM2 メモリシステム の提案と実装、研究報告ハイパフォーマンスコンピュー ティング(HPC), 2021-HPC-180 (2021).
- [9] Fujita, N., Kobayashi, R., Yamaguchi, Y. and Boku, T.: HBM2 Memory System for HPC Applications on an FPGA, 2021 IEEE International Conference on Cluster Computing (CLUSTER), pp. 783–786 (online), DOI: 10.1109/Cluster48925.2021.00116 (2021).
- [10] Bachrach, J., Vo, H., Richards, B., Lee, Y., Waterman, A., Avižienis, R., Wawrzynek, J. and Asanović, K.: Chisel: Constructing hardware in a Scala embedded language, *DAC Design Automation Conference 2012*, pp. 1212–1221 (online), DOI: 10.1145/2228360.2228584 (2012).
- Chao, J.: Saturn: a terabit packet switch using dual round robin, *IEEE Communications Magazine*, Vol. 38, No. 12, pp. 78–84 (online), DOI: 10.1109/35.888261 (2000).
- [12] Anderson, T. E., Owicki, S. S., Saxe, J. B. and Thacker, C. P.: High-Speed Switch Scheduling for Local-Area Networks, ACM Trans. Comput. Syst., Vol. 11, No. 4, p. 319–352 (online), DOI: 10.1145/161541.161736 (1993).

- [13] McKeown, N.: The iSLIP scheduling algorithm for input-queued switches, *IEEE/ACM Transactions on Networking*, Vol. 7, No. 2, pp. 188–201 (online), DOI: 10.1109/90.769767 (1999).
- [14] Li, Y., Panwar, S. and Chao, H.: The dual round robin matching switch with exhaustive service, Workshop on High Performance Switching and Routing, Merging Optical and IP Technologie, pp. 58–63 (online), DOI: 10.1109/HPSR.2002.1024209 (2002).
- [15] Papaphilippou, P., Meng, J. and Luk, W.: High-Performance FPGA Network Switch Architecture, Proceedings of the 2020 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, FPGA '20, New York, NY, USA, Association for Computing Machinery, p. 76–85 (online), DOI: 10.1145/3373087.3375299 (2020).
- [16] RISC-V International: https://riscv.org/.
- [17] Boost C++ Libraries: https://www.boost.org/.
- [18] Boost.YAP Library: https://www.boost.org/doc/ libs/release/doc/html/yap.html.
- [19] LibFirm: https://pp.ipd.kit.edu/firm/.
- [20] Hack, S., Grund, D. and Goos, G.: Register Allocation for Programs in SSA-Form, *Compiler Construction* (Mycroft, A. and Zeller, A., eds.), Berlin, Heidelberg, Springer Berlin Heidelberg, pp. 247–262 (2006).
- [21] Intel: インテル (R) Stratix(R) 10 MX FPGA 開発 キット, https://www.intel.co.jp/content/www/ jp/ja/programmable/products/boards_and_kits/ dev-kits/altera/kit-s10-mx.html.
- [22] Intel: High Bandwidth Memory (HBM2) Interface Intel® FPGA IP User Guide, https://www.intel. co.jp/content/dam/www/programmable/us/en/pdfs/ literature/ug/ug-20031.pdf.