並列演算を効率化する組込みシステム向けデータ整形機構

間宮 暉之^{1,a)} 山﨑 信行^{1,b)}

概要:近年, AI 等の膨大な演算量のアプリケーションでは, 演算に必要なデータが非連続なメモリアドレスに配置されている場合が多い. これらのアプリケーションでは, 通常のメモリアクセスで効果的に必要なデータのみにアクセスすることが困難であり, 演算当たりのメモリアクセス回数が増える. 演算性能を向上させるために単純に演算器の数のみを増やすというアプローチをとると, 演算密度の低い無駄の多い演算の回数が増加する. 消費電力の観点から演算効率がより重要視される組込みシステムにおいては, この問題は大きな課題となる. この問題に対処するために本論文では, 演算に必要なデータを転送しつつ演算器が 演算しやすいように並び替えを行うデータ整形機構 (DRU: Data Rearrangement Unit)を提案する. 演算 器が演算しやすいように DRU がデータを転送しながら整形することで, メモリアクセス回数を減らしつつ 演算密度を向上させることができ, 従来手法と比較して非常に高効率な並列演算を可能とする. 本論文で は, RMTP SoC[1][2] 上に DRU を設計・実装し, 畳み込み演算のスループットを約 13%の面積増加で最大 で 94 倍まで向上させることに成功した.

キーワード:ニューラルネットワーク,データ並列性,データ整形,組込みシステム

Data Rearrange Unit for Efficient Parallel Data Computation in Embedded System

Akiyuki Mamiya^{1,a)} Nobuyuki Yamasaki^{1,b)}

Abstract: Recently demands for computation intensive applications such as convolutional neural networks (CNNs) have been increasing. In these applications, valid data for computation are allocated in noncontinuous addresses. Therefore, common burst memory access pattern results in a low spatial locality of valid data for computation per access. As a result, just increasing the number of data parallel execution units does not greatly improve in throughput, as computation resource is wasted by computing invalid data. This is especially a problem in embedded systems in which constraints in power consumption provoke a requirement for high computation efficiency. In this paper, we introduce a Data Rearrange Unit (DRU), a hardware unit rearranging computation data to increase spatial locality of valid data. The DRU drastically reduces the main memory access rate and increases computation efficiency by decreasing memory access to reduce power consumption. We demonstrate the effectiveness of our DRU by implementation on the RMTP SoC[1][2] improving convolution throughput on a data parallel execution unit by a maximum of 94times, while only increasing the total cell area by about 13%.

Keywords: neural network, data-parallel, data rearrange, embedded-systems

1. はじめに

近年, パターン認識や AI アプリケーションではニュー

ラルネットワークが利用されている. ニューラルネット ワークのパラメータ数は, 認識プロセスの複雑化に伴いサ イズが拡大傾向にある. その結果, 複数の隠れ層で特徴を 抽出する 畳み込みニューラルネットワーク (CNN) が主流 となっている. CNN の演算は, アプリケーションにおける ニューロン数の爆発的な増加による膨大な計算量に対応す

¹ 慶應義塾大学大学院

^{a)} mamiya@ny.ics.keio.ac.jp

^{b)} yamasaki@ny.ics.keio.ac.jp

IPSJ SIG Technical Report

るために, データ並列性を抽出し, SIMD 器, ベクトル演算 器, GPU 等を用いて並列演算を行うことが主流である.

CNN は全結合層と畳み込み層で構成されている.計算 負荷の最も大きな割合を占めるのは畳み込み層 [3] である ため,畳み込み演算の並列演算の効率が重要である.畳み 込み層では、複数の MAC (Multiply-Accumulate)命令を 並列に実行することでデータ並列性を抽出できる.しかし, 畳み込み演算で必要となる有効データは、メモリ上で連続 しておらず散っている.そのため、1回の演算で並列演算器 ができるだけ多くの有効データを演算できるようにする必 要がある.また、非連続なメモリアドレスへのアクセスは 演算ごとのメモリアクセス回数を肥大化してしまう.これ らの無駄な演算やメモリアクセスは、特に消費電力を重要 視する組込みシステムでは課題となる.ほとんどの組込み システムはバッテリー駆動であるため、過剰な電力使用は システム全体の稼働率低下に繋がる.

これらのメモリアクセスを軽減する手法には、ソフトウェ アとハードウェアのアプローチが存在する.ソフトウェア によるアプローチは、一時的に演算用のデータをメインメ モリ内に割り当てるため、メモリアクセスの電力コストが かかり、膨大なメインメモリ領域を必要とする [4].また、メ インメモリへの大量アクセスによりキャッシュの大部分が 汚染される.ハードウェア手法は、ほとんどが CNN アクセ ラレータに専用の手法 [5][6][7] であるため、汎用的な演算 器へ対応させることは困難である.面積の制限によりメイ ンメモリや演算器の数に制限のある組込みシステムにおい てこれらの手法は、演算のオーバーヘッドの解消に伴い、新 たな面積オーバーヘッドを生んでしまう可能性が高い.

本論文ではまず, ニューラルネットワークにおける有効 データの非連続なメモリ配置について説明する. 次に演算 とメモリアクセスのコストを削減するためのデータ整形機 構 (DRU: Data Rearrangement Unit)を提案する. そして, 複数のニューラルネットワークデータセットを用いて評価 を行う.

本論文の構成は,以下の通りである.2章では,CNNの背 景と有効データのメモリ配置について説明する.3章では, 演算に必要なデータを転送しつつ演算器で演算しやすいよ うに整形する DRU を提案する.4章では,提案手法の評価 を行い,5章では,論文の結論と今後の研究について述べる.

2. 背景

2.1 畳み込みニューラルネットワーク

CNN は入力データの特徴抽出のために, 畳み込み層と 全結合層で構成されている. 畳み込み層は全入力データと 畳み込み演算を行うカーネルを用いることで, 特徴量の抽 出を行う. 図1に示すように CNN 内の各ニューロンは幅, 高さ, チャネルの3次元の要素で構成されている. 各パラ メータを表1に示す.



図1 畳み込みニューラルネットワーク

表 1 CNN パラメータ			
パラメータ	説明		
H_{in}/W_{in}	入力データの高さ/幅		
H_{out}/W_{out}	出力データの高さ/幅		
C_{in}/C_{out}	入力/出力ニューロンのチャネル数		
k_{size}	カーネルサイズ		
S	ストライド		

2.2 非連続アドレス領域へのメモリアクセス

前述した畳み込み層では複数の MAC 演算を行うために, k_{size} を元にして入力データの有効なデータにアクセスを 行う必要がある.メインメモリがキャッシュライン単位で アクセスされるシステムにおいては,キャッシュライン内 の有効なデータが占める割合が高いほどメモリアクセスの 効率がよい. CNN の k_{size} は,小さい値をもつことが多い ため,メモリアクセスの大部分は有効なデータが占めない. また,一度のメモリアクセスでカーネル全ての有効データ にアクセスすることが不可能なため,図2で示すように複 数回のメモリアクセスが必要となる.これらの要素により メモリアクセス回数は増えてしまう.

アクセス回数を削減する手法として, im2col[4] はソフト ウェアによるアプローチとして利用されている. この手法 の重大な欠点は, 一時的にメインメモリ内の大きな割合を 整形されたデータが占めてしまうという点にある. その ため, メインメモリのサイズが限定される組込みシステム においては, この手法は使用が困難である. また, データ キャッシュの汚染も行われてしまう.

ハードウェアによるメモリアクセス改善のアプローチ として,様々な CNN 専用演算器の開発が行われている. SPE[8] では, CNN 内の同値のカーネルニューロンの pruning が行われることで メモリアクセスの回数を減らすこ とに成功している.その他のハードウェアアプローチとし ては, CNN 専用のアクセラレータの開発が行われており, シストリックアレイ [5], spatial architecture[6],複数チッ プ[7] などの多種に渡る.これらのアプローチは CNN 専用 のチップを必要とし,組込みシステムで使用するにはコス トが高く,柔軟性が低い. 情報処理学会研究報告

IPSJ SIG Technical Report





3. 提案手法

3.1 データ整形機構 (DRU)

畳み込み演算ではその特徴から,入力データを含むキャッシュラインは,複数回アクセスされる.例として,図3では,k_{size}が3の時,キャッシュラインの一部分のみが有効であるため同じキャッシュラインは8度もアクセスされる.式1.ではチャネル数*C_{in}*で畳み込み演算にかかるメモリアクセス回数*M*を示す.本論文では,この問題を解決するためにメモリアクセス回数を減らすことのできるDRUを提案する.

$$M = k_{size} \times (W_{in} \times H_{in}) \times C_{in} \tag{1}$$

DRUは、ニューラルネットワークアプリケーション等の 有効データの低い空間的局所性を改善するため、有効デー タが連続アドレスへ再配置されるように整形する.提案 アーキテクチャの DRU は図4で示されるように有効デー タの整形を行うためにメインメモリと同じバスに接続され るハードウェアモジュールである.





DRUは DMAC (Direct Memory Access Controller), DC (Data Composer), DD (Data Decomposer) の3つのサブ ユニットから構成されている. DMAC は、メモリアクセス 回数の改善のために DRU 上に実装される. DRU では初め に、メインメモリ内の畳み込み演算の入力データに対し、 DMAC を用いて、図4の Pre-modified Data DPRF (Dual Port Register File)に演算に必要となる連続データを (不 要データも含めて) バーストメモリアクセスで必要最低限 のクロックサイクルで一度に書き込む. Pre-modified Data



DPRF はワーキングメモリとして使用され,保持できる上 限まで入力データを読み込む. DPRF が空になった場合, 入力データ全体がワーキングメモリ内に取り込まれるまで 自動でバーストメモリアクセスを行う.

次に,サブブロックの DC では, Pre-modified Data DPRF が保持する行列データに対してデータ整形を行う. DC は, 制御レジスタを持ちプロセッサから整形のパラメータを書 き込むことで整形を行う.整形のパラメータとして,入力行 列サイズの W_{in} と H_{in},カーネルサイズの k_{size} を用いる.

データ整形は図5に示すフローで行われる.DMACを 用いて読み込んだキャッシュラインに対して,DCでは Valid Data Selector (VDS)が*k*size に応じて毎クロック最 大で8つの有効データブロックを抽出する.VDSは前のク ロックサイクルで抽出した有効データブロックを格納した アドレスに続くようにオフセットを計算し,有効データが 連続のアドレスに配置されるようにその有効データを詰め ていく.キャッシュラインの読み込みは,入力行列の縦方 向に*k*size 回行われる.この整形プロセスにより,カーネ ルニューロンのサイズに対応し,一度のMAC 演算で並列 演算を行うことのできる密度の高いデータブロックが生成 される.

図 6 に示すように抽出のプロセスはパイプライン化され るように設計している.最大で 8 つの整形データブロック が毎クロック生成され, Post-modified Data DPRF に格納 される.この整形プロセスは,入力行列データ全てに対し て行われるまで続く.VDS は *W*_{in}, *H*_{in} を参照し行列の最 後の要素を抽出したことを判断する.Post-modified Data DPRF に整形データを格納後, DRU は DMAC を介してメ インメモリに整形後データを書き戻すことができる.書き 戻しを行うと、メモリアクセス回数 *M* は式.2 で示すように 1/(1 + *k*_{size}) の回数分だけ削減される.

$$M = \frac{1 + k_{size}}{k_{size}} (W_{in} \times H_{in}) \times C_{in}$$
⁽²⁾



図6 整形のパイプライン化

k_{size}が1よりも大きい場合,整形データのメインメモリ への書き戻しはメモリアクセス回数を削減できる.しかし, 整形データ全てをメインメモリに書き戻す場合,メインメ モリ内の大部分を一時的なストリーミングデータが占めて しまう.そのため本論文では,この問題に対処するために execution unit interface を DRU に設計・実装し,図7に 示すように DRU とプロセッサ内の演算器に専用データパ スを設けることで Post-modified Data DPRF に格納され ている整形後データを演算器に直接転送できるように設計 する.データパスを通る整形後データは,演算器内で事前 に確保されたレジスタに格納される.演算器は,整形デー タとの MAC 演算を転送直後に行うことができるため,メ モリアクセスを行う必要がない.よって,DPRF のサイズ の制限などによるパイプラインのストールがない限り,毎 クロック演算を行うことが可能である.

演算後の結果は, 演算後のデータフローを監視する writeback unit を設けることで切り出すことができる. その後, 専用データパスを介して DRU に演算結果を転送する. こ れらの, 演算器側へのマイナーな変更でメモリアクセス回 数は劇的に改善され, 式.3 で示す回数のみメモリアクセス が必要となる.

$$M = \frac{W_{in} \times H_{in}}{k_{size}} \tag{3}$$

DRUに転送された演算結果は, DD でメインメモリに書 き戻す形に整形される. DMAC のバーストアクセスを最大 限に活用するために, 演算結果はキャッシュライン内の有 効データの密度が最大となるように連続するアドレスに詰 めて配置するように設計する. 演算器から書き戻された演 算済データは, オフセットを割り当てられ, Post-exec Data DPRF 内に書き戻される. DD に整形済みのデータが存在 すれば, それらのデータは DRU の DMAC を用いてバース トアクセスでメインメモリに書き戻される.

専用データパスを用いた DRU は,パイプライン化され るため演算と整形を同クロックサイクルで行うことが可能 である. 演算データをメインメモリから演算器に転送する 必要がないため、データ整形の効率はソフトウェアのアプ ローチと比較して各段に上昇している. この演算器との専 用データパスを有する DRU は, 演算器側の少量の変更の みで演算効率を劇的に改善することが可能となる.



 \boxtimes 7 Execution Unit Interface

4. 評価

4.1 対象プロセッサ

本論文において, DRU は図 8 に示す Space Responsive Multithreaded Processor (SRMTP) SoC[2] の 256bit 幅の メモリバス上に設計・実装する.SRMTP は宇宙機での使 用をメインターゲットとした、分散リアルタイム処理用組 込み SoC である. SRMTP はリアルタイム処理用プロセッ サとして 8-way 優先度付き SMT プロセッサの RMTPU を集積している. 宇宙機などの分散リアルタイムシステム の制御では、タスクを優先度順に時間制約内に実行するリ アルタイム実行を行う必要があり、RMTPUは8つの優先 度付きスレッドを優先度順に実行することで、 リアルタイ ム実行を可能としている. また, リアルタイム実行の妨げ となるコンテキストスイッチにかかる時間をコンテキスト キャッシュというコンテキスト情報 (PC, GPR, FPR) を 保持する専用キャッシュを用いることで大幅に削減してい る. また, RMTP の別バージョンである D-RMTP は [1], ヒューマノイドロボットの制御等に用いられている.

RMTPU の各ユニットのパラメータを表 2 に示す. RMTPU はデータレベル並列性を抽出する演算器とし てベクトルユニットを実装している.評価では,DRUの execution unit interface の対象演算ユニットはこのベクト ル演算器が用いられている.ベクトル演算を行う際には,最 大512 エントリを保持可能なベクトルレジスタを各スレッ ドで行う演算のデータ幅に応じて予約する.また,RMTPU のベクトルユニットは,複数のベクトル演算命令をあたか も一つのベクトル演算命令であるかのように扱うことので きる複合演算命令の機能を有している.複合演算命令は,複 数のベクトル演算命令を複合演算命令がッファに格納する ことで使用する.バッファされた命令は、ベクトル演算器 用の専用命令で発行される.本論文の評価では,MAC命令 を複数回実行するため,複合演算命令の機能を使用するこ とで,ベクトル演算時の命令フェッチを行う回数を削減し IPSJ SIG Technical Report

ている.

本評価では、前述した専用命令を用いずに複合演算バッファ内の命令を発行可能にするコントロール信号を追加する.こらのコントロール信号は、DRUから整形後データの転送を検知するとアクティブになる.このマイナーな変更により、DRUとベクトルユニット間での整形と演算をパイプライン化することができる.具体的にはまず、DRU内で有効データの整形とPost-modified Data DPRFへの格納が並列に行われる.整形が行われたデータは、ベクトル演算器へ転送され、同クロックサイクルで並列に実行される.この際、複合演算命令の機能を用いることで各演算命令のフェッチレイテンシが1クロックサイクルとなり、演算の実行フローを効率化している.



図 8 SRMTP ブロック図

表 2 RMTPU パラメータ			
アクティブスレッド数	8		
キャッシュスレッド数	32		
命令フェッチ数	8		
同時命令発行数	4		
同時命令完了数	4		
整数レジスタ数	32 bit \times 32 entry \times 8 set		
整数リネームレジスタ数	$32bit \times 64$ entry		
浮動少数点レジスタ数	64 bit \times 8 entry \times 8 set		
浮動小数点リネームレジスタ数	$64 \text{bit} \times 64 \text{ entry}$		
整数演算器	4 + 1 (割り算器)		
浮動小数点演算器	2 + 1 (割り算器)		
64bit 整数演算器	1		
整数ベクトル演算器	$1 (8IU \times 2lines)$		
浮動小数点ベクトル演算器	$1 (4 \text{FPU} \times 2 \text{lines})$		
分岐ユニット数	2		
メモリアクセスユニット数	1		

4.2 演算効率と面積評価

性能評価は、Cadence XCELIUM Parallel Simulator を 用いたシミュレーションで行う. ベンチマークとしては、 CNN で主に使用されるイメージセットの CIFAR-10[9], ImageNet[10], SVHN[11] を使用する. 各データセットの画像 は SRMTP SoC の DRAM サイズに合わせて ImageNet は 256×256, SVHN は 32×32 に画像サイズを統一する. 各 ベンチマークでは使用画像数を 10 に統一し、異なる k_{size} で畳み込み演算にかかるクロックサイクル数の評価を行 う. DPRF のサイズは, Pre-modified Data DPRF と Postexec Data DPRF で 4KB に設定する. Post-modifed Data DPRF は, 512B, 1KB, 2KB それぞれのサイズで評価をと る. 図 9, 図 10, 図 11 に CIFAR-10, ImageNet, SVHN そ れぞれで DRU とベクトルユニットを使用する場合とベク トルユニットのみの場合の評価結果を示す. ImageNet の アプローチにおいて k_{size} が 4, バッファサイズが 2KB の 際, スループットは 94 倍まで向上している (図 10 参照).



面積評価として, 論理合成後の各 Post-modified Data DPRF サイズを持つ DRU のセルエリアを SRMTP SoC ののセルエリアと比較し,**表 3**に示す.512B の Postmodified Data DPRF は, SRMTP 全体のセルエリアの約 12.8%のみを占めるため面積オーバーヘッドはそれほど大 きくない.

表 3 DRU セルエリア				
モジュール名	セルエリア (um ²)	DRU の割合		
SRMTP	54,112K	-		
SRMTP + DRU (512B Post- modified Data DPRF)	62,072K	12.8%		
SRMTP + DRU (1KB Post- modified Data DPRF)	62,528K	13.4%		
SRMTP + DRU (2KB Post- modified Data DPRF)	63,398K	14.6%		

4.3 考察

DRU のパフォーマンスは全ての ksize においてベクトル ユニットのみを使用する場合と比較して, 演算スループッ トが大幅に向上している.一方で、ベクトルユニットのみ の評価では、ksize に比例してメモリアクセス回数が増加す るため、実行クロックサイクル数は増えることが確認でき る. DRUを用いた場合,小さめのksizeである3から5の 値では、CIFAR-10, SVHN の小さい画像サイズで平均で 約38倍のスループット向上, ImageNetの大きい画像サイ ズで平均で約74倍のスループット向上となる.大きめの ksize の6と7では、小さい画像サイズでスループット向上 は平均で約 40 倍に向上する. しかし, ImageNet では, ス ループットは平均で約60倍となり向上率が低下する.こ れは画像サイズが大きい場合, DMAC による Pre-modified Data DPRF への読み込みが頻繁に行われるため、パイプ ラインのストールが行われる回数が増えることに起因する と考えられる. また, k_{size} は Post-modified Data DPRF の占有率に影響を与える. Execution unit interface の読み 出し帯域幅は, Post-modified Data DPRF の書き込み帯域 幅の 1/8 であるため, ksize が大きいほど, 頻繁に整形後 データが DPRF を占有してしまう.

Post-modified DRPF の 1KB, 512B へのサイズの縮小 は、2KB と比較して小さい k_{size} では平均で約 1.08 倍、大 きい k_{size} では平均で約 1.16 倍の実行サイクル数の増加と なる. ベクトルユニットのみの評価と比較して、DPRF サ イズの変更に伴う数千クロックサイクルの実行時間の増 加は、平均で約 0.001%のみの実行クロックサイクルの増 加となる. そのためほとんど影響がないと考えることがで き、SRMTP への実装では、DRPF のサイズは 512B へ削 減することが最適であると考えられる. 512B の DPRF で は、SRMTP 全体のセルエリアの約 12.8%のみを占めるた め DRU は比較的シンプルな組込みシステムにおいても実 用可能であると考えられる.

5. 結論と今後の課題

CNN の大部分を占める畳み込み演算では,演算に必要 なデータは非連続なメモリアドレスに配置されるため,並 列演算器では密度の低い行列演算が行われる.無駄な演算 による消費電力の浪費は,バッテリー駆動の組込みシステ ムでは課題となる.

本論文では必要なデータを整形することで,行列演算の 密度を向上させるデータ整形機構 (DRU) を提案する.演 算に必要なデータは連続するメモリアドレスに配置される ため,メモリアクセス回数が削減される. さらに DRU は, 整形と演算を execution unit interface を介することでパイ プライン化を行った.

評価結果より, SRMTP に実装された DRU はベクトル

ユニットのみを用いた場合と比較して, 演算のスループットを最大 94 倍向上することができた.

DRU は SRMTP の約 13%のセルエリアを占め面積オー バーヘッドは組込み用としては許容範囲内と考えられ,様々 な組込みシステムで用いることが可能であると考えられる. 今後の課題として,DRU をスカラユニットやその他の

データ並列演算器 (SIMD 器や GPU 等) で応用を可能と する必要がある.さらに,畳み込み演算だけでなく疎行列 演算など,その他の低密度な演算に対応可能にしていく.

参考文献

- K. Suito, R. Ueda, K. Fujii, T. Kogo, H. Matsutani, and N. Yamasaki. The Dependable Responsive Multithreaded Processor for Distributed Real-Time Systems. *IEEE Micro*, Vol. 32, No. 6, pp. 52–61, December 2012.
- [2] Shota Nakabeppu, Yosuke Ide, Masahiko Takahashi, Yuta Tsukahara, Hiromi Suzuki, Haruki Shishido, and Nobuyuki Yamasaki. Space responsive multithreaded processor (srmtp) for spacecraft control. In 2020 IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS), pp. 1–3, 2020.
- [3] Zichao Yang, Marcin Moczulski, Misha Denil, Nando Freitas, Alex Smola, Le Song, and Ziyu Wang. Deep fried convnets. 12 2014.
- [4] Kumar Chellapilla, Sidd Puri, and Patrice Simard. High Performance Convolutional Neural Networks for Document Processing. In Guy Lorette, editor, *Tenth International Workshop on Frontiers in Handwriting Recognition*, La Baule (France), October 2006. Université de Rennes 1, Suvisoft.
- [5] Lin Li, Jianhao Hu, Qiu Huang, and Wanting Zhou. Bitserial systolic accelerator design for convolution operations in convolutional neural networks. *IEICE Electronics Express*, Vol. 17, pp. 20200308–20200308, 10 2020.
- [6] Yu-Hsin Chen, Tushar Krishna, Joel S. Emer, and Vivienne Sze. Eyeriss: An energy-efficient reconfigurable accelerator for deep convolutional neural networks. *IEEE Journal of Solid-State Circuits*, Vol. 52, No. 1, pp. 127– 138, 2017.
- [7] Yunji Chen, Tao Luo, Shaoli Liu, Shijin Zhang, Liqiang He, Jia Wang, Ling Li, Tianshi Chen, Zhiwei Xu, Ninghui Sun, and Olivier Temam. Dadiannao: A machine-learning supercomputer. In 2014 47th Annual IEEE/ACM International Symposium on Microarchitecture, pp. 609–622, 2014.
- [8] Maurice Yang, Mahmoud Faraj, Assem Hussein, and Vincent Gaudet. Efficient hardware realization of convolutional neural networks using intra-kernel regular pruning. 03 2018.
- [9] Alex Krizhevsky, Vinod Nair, and Geoffrey Hinton. Cifar-10 (canadian institute for advanced research).
- [10] Olga Russakovsky, Jia Deng, Hao Su, Jonathan Krause, Sanjeev Satheesh, Sean Ma, Zhiheng Huang, Andrej Karpathy, Aditya Khosla, Michael Bernstein, Alexander C. Berg, and Li Fei-Fei. ImageNet Large Scale Visual Recognition Challenge. *International Journal of Computer Vision (IJCV)*, Vol. 115, No. 3, pp. 211–252, 2015.
- [11] Yuval Netzer, Tao Wang, Adam Coates, Alessandro Bissacco, Bo Wu, and Andrew Ng. Reading digits in natural images with unsupervised feature learning. *NIPS*, 01 2011.