複雑なデータ構造を持つアプリケーションを対象とした Approximate Memory 適応の検討

穐山 空道^{1,a)} 塩谷 亮太¹

概要: CPU 性能の増加に伴う DRAM アクセスレイテンシの相対的な増大が問題となっており、そのた めデータに低確率でエラーが入ることを許す代わりに低レイテンシでのアクセスが可能な Approximate Memory が着目されている。本技術を用いるためにはアプリケーションの持つデータのうちエラー混入を 許すデータを Approximate Memory 上に、エラー混入を許さないデータを通常のメモリ上に配置する必要 がある。しかし一般にプログラムではエラー混入を許すデータと許さないデータが細粒度に混じって配置 されるため、Approximate Memory 上に効率良く配置することができずなんらかの対策が必要である。例 えば構造体により複数のデータをまとまて扱うアプリケーションでは、エラー混入を許すデータと許さない データが入れ子になってメモリ上に配置され、前者のみを Approximate Memory 上に効率よく配置するこ とは難しい。本稿では、まず SPEC CPU 2017 のソースコードとメモリアクセスパターンを分析し、この ようなケースが実際に存在すること、データ構造を変換し許容されるエラー率が同一なデータを連続領域 に集める手法ではアクセス局所性が低下しうることを示す。また解決法としてソフトウェアとハードウェ アの協調動作によりプログラマの手間を少なく抑えつつアクセス局所性を低下させない手法を検討する。

1. 序論

CPU 性能の継続的な増加に対し、メモリのランダムア クセスレイテンシの相対的な増加が問題となっている。メ モリアクセスがキャッシュミスする際のレイテンシは主に キャッシュミスであることが確定するまでの時間とその後 DRAM にアクセスする時間からなる。そのうち DRAM にアクセスする時間は DRAM 内のキャッシュを外した場 合で最大 30 ns 程度であるが、この時間は 20 年以上ほぼ一 定であり [1,2]、DRAM アクセスレイテンシのコンピュー 夕性能に対する重要性は増大している。

DRAM アクセスレイテンシを削減する技術の一つとし て、Approximate Memory が着目されている。Approximate Memory とはメモリ内のデータにエラーが混入する 確率が上がる代わり高速アクセスを実現するメモリであり、 通常の DRAM のタイミング制約を仕様から意図的に逸脱 させることで実現できる [2-4]。例えば [2] では、DRAM に送信する ACT コマンドの後に待機すべき時間を仕様の 12.5 ns から 7.5 ns に削減しても多くのビットが正しく読 み出せることが示されている。

Approximate Memory を用い意味のある計算をするため

には値が変わっても有意義な結果が得られるデータのみに エラーが入るよう制御する必要があるが、エラー率をビッ トごとに設定することは本質的に難しい。これはメモリの スループット向上のために多くのビットが電気的に同時に 駆動され、タイミングの設定が多くのビットで共有される からである。

前述の制限により、多くの実用プログラムでは Approximate Memory を直接適用することが難しい。例えばグラ フ処理を行うプログラムがノードの評価値と次のノード へのポインタを構造体で管理する場合、ノードの評価値の みにエラーを入れることを許すためには数バイトごとに エラー率を設定する必要がある。本稿では構造体の中にエ ラー混入してもよいデータと混入してはいけないデータが 混在しているアプリケーションを「複雑なデータ構造を持 つアプリケーション」と呼び、このようなアプリケーショ ンについて以下を検証する。

- (1) 複雑なデータ構造を持つアプリケーションが実際にど の程度存在するかをソースコード分析で明らかにする。
- (2)(1)で発見したアプリケーションに対し構造体のメン バ同士のアクセス共起度を計測する。アクセス共起度 とは2つのメンバに対するアクセスの時間的近さを表 す指標である。構造体の配列を各メンバごとの配列に 分離するプログラム変換技術により複雑なデータ構造

東京大学 情報理工学系研究科 創造情報学専攻 Dept. of Creative Informatics, The University of Tokyo
 a) akiyama@ci.i.u-tokyo.ac.jp



図 1 ACT コマンドの動作:読み出す row の WL を enable にし た後 12.5 ns で BL の電圧が Vref+ または Vref- になること が保証される。Approximate Memory ではこれを縮めるこ とでエラー率向上の代わり高速アクセスを達成する。

を持つアプリケーションにも Approximate Memory 適用できるが、アクセス共起度の高いメンバ同士を分 離するとキャッシュミスの増加により性能上不利な ケースがある。そこで実際のアプリケーションでメン バ間のアクセス共起度を計測する。

- (3)アクセス共起度の強いメンバ同士を実際にメモリ上の 離れた位置に配置した場合の性能変化を明らかにす る。アクセス共起度の高いメンバ同士を分離しても、 それぞれのメンバへのアクセスが独立にプリフェッチ できる場合やアクセスが少ない(cold な)メンバとア クセスが多い(hot な)メンバを分離する場合には性 能に影響しない。そこでシミュレータによりプログラ ム構造の変換を再現しこの性能変化を計測する。
- (4) 複雑なデータ構造を持つアプリケーションのアクセス
 共起度を考慮し Approximate Memory を適応可能に
 する手法を予備検討する。

2. 背景

2.1 Approximate Memory の実現方式

Approximate Memory は DRAM の各コマンド発行後に 設定される次のコマンドまでの待ち時間を調整することで 実現できる。DRAM のコマンドとはメモリコントローラ から DRAM に送信される信号であり、ACT、REF、READ な どがある。特定の2つのコマンド間には最低限待つ必要が ある時間や逆に特定の期間内に発行する必要があるなどの タイミング制約が仕様 [5,6] で定まっている。例えば ACT コマンドと READ コマンドの間には最低 tRCD の間隔をあ ける必要があり、2つの REF コマンドは tREF 以上の間隔 をあけてはならない。しかしこの仕様はある程度の余裕を 持って定められており、仕様を破っても多くのメモリセル が正常に動作することが報告されている。例えば [2] では tRCD を削減した場合のエラー率を計測し、[3,4] では REF コマンドの間隔を tREF 以上にしてもエラーが起きない手 法を提案している。

Approximate Memory では前述のタイミング制約を意

図的に破りエラー率向上と引き換えに効率的な動作を実現 する。ここでは DRAM 内のバッファに読み出したいデー タをコピーするために発行する ACT コマンドの動作を例 に Approximate Memory の実現方式を説明する。図1は ACT コマンド実行時の DRAM の内部動作を示す。DRAM 内ではメモリセルと呼ばれるキャパシタが配列状に並び、 ワードライン(WL)とビットライン(BL)で接続されてい る [7]。図の丸はメモリセルを表し、黒丸は電荷がチャージ されていること、白丸は電荷がチャージされていないこと、 灰色の丸は中間状態にあることを示す。図の左側は定常状 態で、全ての BL はリファレンス電圧 (Vref) にリセット されている。ここで ACT コマンドを発行すると、コマンド の引数である読み出し対象の行(row)が選択され、対応 する WL が enable になる。図では上から 2 つ目の row を 選択したものとし、当該 row 内のメモリセルが BL に接続 される。すると接続されたメモリセルの電荷により BLの 電圧が変化し、図の右側のように1を表す電圧 Vref+ま たは 0 を表す電圧 Vref- に達する。またこの時メモリセ ルでは BL への電荷の流出および BL からの電荷の流入が 起こり、各メモリセルの電荷量は不安定(灰色の丸)にな る。その後 BL の電圧を sense amplifier が増幅すること でデータを読み出す。

Approximate Memory は ACT コマンドの後の待ち時間 (tRCD)を削減することでエラー率向上と引き換えに高速 アクセスを実現する。tRCD は DDR3-1600J の仕様 [5] で は 12.5 ns と定義されている^{*1}。しかし既存研究では tRCD を 7.5 ns まで削減してもほとんどのセルで正しい値が読 み出せることが知られている [2]。tRCD を 7.5 ns に削減す ると図 1 の中央のように BL の電圧が Vref+ や Vref-ま で到達せず不安定な値になるため、値が正しく読み出せる ケースと読み出せないケースが発生するが、ACT コマンド を高速に完了できるためメモリの性能が向上する。

2.2 Approximation の粒度

Approximate Memory において異なるエラー率を設定 できる最小のデータ長を「Approximation の粒度」と本稿 では呼ぶ。この粒度は DRAM の row サイズまでしか小さ くできず、一般的に row サイズは 4 KB から 8 KB 程度 であるため Approximation の粒度も 4 KB となる。第 2.1 章に示したようにコマンド間の待ち時間(tRCD など)は DRAM の row ごとに設定される。従って待ち時間を短く することも row ごとにしかできず、Approximation の粒 度は row サイズで制限される。

DRAM の row のサイズを 4 KB よりも小さくすることは性能と回路規模の両面から難しい。性能について、 DRAM の動作速度は CPU が単位時間あたりに要求しう

^{*1} その他の DDR3 や DDR4 の仕様についても近い値である。

るデータ量に対し極めて遅いため、多くのメモリセルを同時に駆動する必要がある。また回路規模についても少数の メモリセルごとに駆動するためには多くのトランジスタが 必要となり現実的ではない。従って Approximation の粒 度を数バイトなどに小さくすることは本質的に難しく、現 実的なオーバーヘッドでは不可能である。

2.3 複雑なデータ構造を持つアプリケーションへの適応

本稿では構造体の中にエラー混入を許すデータとエラー 混入を許さないデータが混在しているアプリケーショ ンを「複雑なデータ構造を持つアプリケーション」と呼 ぶ。例えば図 2 のデータ構造を扱うプログラムにおいて、 struct node のメンバ score は大小を比較しかつ多少の 間違いがあっても許容される、すなわちエラー混入を許す データであるとする。一方 right と left はポインタであ りエラー混入を許さないデータである。このときこのデー タ構造を扱うアプリケーションは複雑なデータ構造を持つ アプリケーションと呼ばれる。

1 struct	node	{
----------	------	---

- 2 struct node *right;
- 3 struct node *left;4 double score:
- 4 double score; 5 } nodes[1024];
- 図 2 複雑なデータ構造の例:エラー混入してもよいデータ(score) とエラー混入してはいけないデータ(right、left)が構造体内 に混在している。

複雑なデータ構造を持つアプリケーションではエラー混 入を許すデータと許さないデータがメモリ上入れ子になる ため、Approximate Memory をそのまま適応することはで きない。図 2 では配列 nodes の指すメモリ領域内にメン バ score とそれ以外が入れ子になっている。従ってエラー 率の設定は各構造体のインスタンスの 0 から 15 バイト目 をエラーなし、16 から 23 バイト目をエラーありとすべき である^{*2}。一方、第 2.2 章で見たように Approximation の 粒度は 4 KB であるためこのような細かなエラー率の設定 をそのまま実現することはできない。

- 3. ソースコード分析
- 3.1 分析方法

本章では複雑なデータ構造に多くのメモリアクセスを 行うアプリケーションが実際に存在すること明らかにす る*³。まずあるアプリケーションの扱うデータの中で最も 多くのキャッシュミスを発生させるものを発見する。次に そのデータの型が C の構造体または C++のクラスであれ ば、そのアプリケーションは「複雑なデータ構造を持つ」 表 1 分析結果: 左からベンチマーク名、LLC ミス率、最も多く キャッシュミスを発生させる命令がアクセスするデータの型、 その型が構造体またはクラスであるかを示す。

ベンチ	LLC	LLC ミスを最も多く	構造体 or
マーク	ミス率	発生させるデータの型	クラスか
deepsjeng	77.5 %	<pre>ttentrty_t[]</pre>	Yes
nab	64.9~%	INT_T[]	No
omnetpp	56.1~%	sVector	Yes
namd	50.4~%	CompAtom[]	Yes
lbm	48.8~%	LBM_Grid (double[])	No
x264	47.3~%	uint8_t[]	No
mcf	43.5 %	arc_t[]	Yes
gcc	36.6~%	-	-
blender	35.0~%	VlakRen[]	Yes
xz	31.6 %	uint8_t[], uint32_t[]	No, No
perlbench	21.4 %	char[]	No

と判断する。最も多くのキャッシュミスを発生させるデー タに着目する理由は、そのようなデータが Approximate Memory の恩恵を受けやすいからである。逆にキャッシュ ヒット率が高くメモリからフェッチすることが少ないデー タは Approximate Memory 上に置く利点が少ないため考 慮しない。また複雑なデータ構造かどうかは定義に拠れば 構造体またはクラスの中にエラー混入を許すデータと許さ ないデータの両方が入っていることを判定基準にすべきで ある。しかし構造体またはクラスのあるメンバがエラー混 入を許すかどうかはアプリケーションの専門家でないと分 からず、また同一のアプリケーションでもユースケースに よって変わりうる。よって本稿ではエラー混入可能かどう かは判断せずメモリがアクセスが多発するデータが構造体 またはクラスであるものを広く扱う。

あるベンチマークの中でキャッシュミスを最も多く発生 させるデータは以下のように発見する。

- (1) パフォーマンスカウンタにより各ベンチマークの LLC ミス率を計測し、20% 以上のものを選定する。キャッ シュミス率が低いベンチマークは Approximate Memory の恩恵を受けにくいため除外する。
- (2) Intel PEBS を用い、各命令ごとにキャッシュミス発 生数の全体に対する割合を計測する。
- (3) 全命令中で最も多くキャッシュミスを発生させている 命令に対し、その命令がアクセスしているソースコー ド上の変数を発見する。

手順(2)で用いる PEBS はパフォーマンスカウンタを全 てハードウェア動作するよう拡張したもので、キャッシュ ミスの発生と記録の間の時間差が少なく命令レベルの計測 が可能である。また手順(3)で任意のバイナリを C/C++ コードに逆アセンブルすることは難しいため、バイナリに 付随したデバッグ情報を参考に人手で分析を行う。

3.2 分析結果

分析結果を表1に示す。対象のベンチマークは SPEC

 $^{^{*2}}$ padding はなく構造体は 24 バイトであるとする。

^{*&}lt;sup>3</sup> 本章は我々の先行研究 [8] と同じ手法を SPEC CPU 2017 に適 用したものである。手法の詳細は [8] を参照のこと。

情報処理学会研究報告

IPSJ SIG Technical Report

```
1 struct {
      double x;
2
3
      double y;
 4 } points[1024];
5
   for(i = 0; i < 1024; i++)
 6
      points[i].x = random(0, 1);
 7
     points[i].y = random(0, 1);
 8
   }
9
10
11 double center_x = 0, center_y = 0;
12 for(i = 0; i<1024; i++) {
     center_x += points[i].x / 1024;
13
     center_y += points[i].y / 1024;
14
15
   }
```

図 3 ランダムに生成した点の幾何学的中心を求めるプログラム: データは構造体の配列で管理される。

CPU 2017 のうち C または C++ で書かれたものとし、入 カデータは最大の refrate を用いた。また実行したマシ ンの CPU は Intel Xeon Silver 4108 で LLC サイズは 11 MiB である。表は左からベンチマーク名、LLC ミス率、 当該ベンチマーク内で最もキャッシュミスを多く発生さ せるデータの型、そのデータ構造が構造体またはクラスで あるかを示す。データ型の [] は配列であることを表し、 omnetpp 以外の全てのベンチマークで LLC ミスを最も多 く発生させるデータは配列である。なお gcc ベンチマー クでは LLC ミスが多くの命令に分散しており特定のデー タが多くのキャッシュミスを発生させていると言えないた め結果を示していない。また xz では 2 つの命令が多くの キャッシュミスをほぼ均等に発生させているため、それぞ れの命令に対応する結果を示す。

表より、キャッシュミス率が 20% 以上である SPEC CPU 2017 ベンチマーク 11 個のうち5 個が複雑なデータ構 造を持つ。該当するベンチマークは deeps jeng、omnetpp、 namd、mcf、blender であり、それぞれチェス AI、離散イ ベントシミューレーション、分子動力学法シミューレー ション、整数最適化問題、画像処理のベンチマークである。 本結果より本稿で対象とする複数なデータ構造を持つプロ グラムが実際に多く存在することが明らかになった。

4. ソースコード変換とアクセス共起度

本章では複雑なデータ構造を持つアプリケーションを 複雑なデータ構造を持たないよう変換する方法を述べ、 Approximate Memory 適応の観点からその手法のデメリッ トを定量的に調査する。

4.1 AoS から SoA への変換

複雑なデータ構造を持つアプリケーションは、AoS(Array of Structures、構造体の配列)から SoA(Structure of Arrays、配列の構造体)への変換により複雑なデータ構造を持たないよう変換できる。これはプログラムの実行結果を変えないままメモリ上のデータ配置を変換するも

```
1
    struct {
      \texttt{double}\ x[1024];
 \mathbf{2}
 3
      double y[1024];
 4
    } points;
 5
    for(i = 0; i<1024; i++) {
 6
      points.x[i] = random(0, 1);
 7
      points.y[i] = random(0, 1);
 8
    }
 9
10
11
    double center_x = 0, center_y = 0;
    for(i = 0; i<1024; i++) {
12
      center_x += points.x[i] / 1024;
13
      center_y += points.y[i] / 1024;
14
15
    }
```

図 4 AoS から SoA への変換例:図 3 のプログラムの実行結果を 変えずにデータ構造を配列の構造体に変換した。

のである。例えば図 3 は点 (x, y) の集合を構造体の配列 points[1024] で管理し、全ての点の中心を求めるプログ ラムである。なお random(0, 1) は 0 以上 1 以下の倍精 度浮動小数点数をランダムに返す。このソースコードを 図 4 のように、すなわち配列 x[1024] と y[1024] の構造 体を points とするよう書き換えると、実行結果を変えな いままデータ構造を AoS から SoA に変換できる。

AoS から SoA への変換は構造体の配列から構造体の各 メンバを取り出して独立した配列にするため、複雑なデー タ構造を持つアプリケーションに Approximate Memory を適用可能にする。図 3 ではそれぞれの構造体のメンバ x と y は入れ子になってメモリ上に配置されるが、図 4 で は構造体内に x[1024] と y[1024] が並んでおり x[1024] と y[1024] はそれぞれ連続したメモリ領域に配置される。 このプログラムに Approximate Memory を適用し x のみ にエラーが混入することを許すケースを考えると、図 3 では x のみを Approximate 領域に配置できないが、図 4 では x が Approximation の粒度より大きい連続領域に集 まっているため配置可能である。

AoS から SoA への変換にはアクセス局所性を悪化させ るケースがあり、Approximate Memory による高速化を 妨げる可能性がある。例えば 図 3 では points[i].x と points[i].y は同じキャッシュラインに乗ることが期待 されるが、図 4 では points.x[i] と points.y[i] はメ モリ上の離れた位置にあるため同じキャッシュラインに乗 らない。この例では i が 1 ずつインクリメントされるた めプリフェッチャの効果によりキャッシュのデマンドミス 数は変わらないが、アクセス順序がランダムであれば図 3 のデータ構造を図 4 のように変換するとデマンドミス数 が 2 倍になると予想される。キャッシュのデマンドミス 数の増加は実行速度の低下に直結し、このような場合には Approximate Memory による高速化アクセスのメリット を打ち消す可能性がある。 IPSJ SIG Technical Report

<pre>分析対象の構造体 struct S { int a; float b; char *c; } オフセット S.a: 0, S.b: 4, S.c: 8 ヒープ上の Sのインスタンス 0x1280000, 0x1280000,</pre>	<pre>Intel PIN の出力 1: 0x1280000, 4 2: 0x1280004, 8 3: 0x7ff1234, 8 4: 0x1280018, 8 5: 0x7fff432, 16 6: 0x1280008, 8 変換 ↓ 1: S.a, 0x1280000 2: S.b, 0x1280000 3: 0x7ff1234, 8 4: S.c, 0x1280010</pre>
0x1280000, 0x1280010, 	3: 0x7ff1234, 8 4: S.c, 0x1280010 5: 0x7fff432, 16 6: S.c, 0x1280000

図 5 メモリトレースの例:S へのアクセスはメンバ名とアクセス先 の S のインスタンスの先頭アドレスのペアに変換する。

4.2 アクセス共起度分析:手法

そこで本稿では、第3章の分析で複数なデータ構造を持 つと判定されたベンチマークについて、複数なデータ構造 内のメンバ同士のアクセス共起度を調査する。ここで構造 体 S の 2 つのメンバ S.a と S.b の「アクセス共起度」を、 S.a へのアクセスが1つ与えられたときそのアクセスから 過去に遡って近い時点に S.b へのアクセスが存在する確率 と定義する。この値は既存の AoS から SoA への変換の研 究 [9,10] において変換により得られる利得を変換前に推定 するために使う手法に基づく。

構造体 S のメンバ間のアクセス共起度を計測するため、 まず対象のベンチマークのメモリトレースを以下のように 取得する。

- Intel PIN を用い、各メモリアクセスについてアクセ スされたアドレスとアクセスサイズを記録する。その アクセスがキャッシュヒットであるかキャッシュミス であるかは考慮しない。
- (2) ベンチマークの実行時情報から、ヒープ上に確保され た S のインスタンスのアドレスを取得する。
- (3) ベンチマークのコンパイル済みバイナリから、Sの各 メンバの先頭からのオフセットを取得する。
- (4) 取得したSのアドレスとオフセットを用い、トレース に含まれるメモリアクセスをアクセスされたSのメン バ名に変換する。またアクセスされたSのインスタン スの先頭アドレスも付与する。Sへのアクセスでない メモリアクセスに対しては何もしない。

トレース取得の例を図 5 に示す。図では S は 3 つのメ ンバ S.a、S.b、S.c を持つ。Intel PIN の出力の各行に対 し、それがどのメンバへのアクセスであるか、またアクセ スされた S のインスタンスの先頭アドレスは何であるかを 各メンバのオフセット情報と S のインスタンスのメモリ上 の位置から判断する。例えば変換後の「S.a, 0x1280000」 (図の 1 行目)は、このアクセスが S.a へのアクセスであ りかつアクセスされた S のインスタンスの先頭アドレスが 0x1280000 であることを表す。



図 6 キューを用いた局所性計算の例

次に取得したトレースを用い S の各メンバ間のアクセス 共起度を計算する。S の任意のメンバ x, y に関し、それ らの間のアクセス共起度 *C_{x,y}* は定義から「ある S.x への アクセスが与えられたとき、そこから過去に遡って近い時 点に S.y へのアクセスがある確率」である。これはトレー スを先頭から順に読み全ての S.x へのアクセスについてそ の前何行かのトレースに S.y へのアクセスがあるかを見 れば計算できる。ただし同じキャッシュラインや同じメン バに複数回アクセスがある場合にはトレースに複数の行が あってもその間にキャッシュの状態は変わらないため、そ の効果を考慮する必要がある。

 $C_{x,y}$ の具体的な計算手順を述べる。まず S の全てのメ ンバ x, y (x != y) について、 $C_{x,y} = 0$ とする。次にト レースを先頭から順に読み込む。読み込んだ行が S へのア クセスではない場合、読み込んだ行をキューの先頭に入れ る。キューの長さが閾値を越えた場合、キューの中に読み 込んだ行と同じキャッシュラインへのアクセスがあればそ れを削除し、なければキューの末尾の要素を削除する。読 み込んだ行が S のメンバ (S.x とする) へのアクセスなと き、次を実行する。以下では図 6 を用い説明する。

- (1) キューに S.x へのアクセスでありかつアクセスされ た S の先頭アドレスが読み込んだ行と同一のものが あれば、そのキュー内での位置を N とする (ただし キューの先頭を 0 番目とする)。そのようなアクセス がないとき $N = \infty$ とする。図では読み込んだ行がア クセスしているのは S.a、アクセスされた S の先頭ア ドレスは 0x1280000 であり、それと同じアクセスは N = 5 の位置にある。
- (2) S.x 以外の全てのメンバ S.y について、キューに S.y へのアクセスでありかつアクセスされた S の先頭ア ドレスが読み込んだ行と同一のものがあれば、その キューの先頭からの位置を n_y とする。そのようなア クセスが存在しないとき $n_y = \infty$ とする。図ではア クセスされた S の先頭アドレスが 0x1280000 である ような S.b へのアクセスと S.c へのアクセスがあり、 $n_b = 4$ 、 $n_c = 7$ である。
- (3) S.x 以外の全てのメンバ S.y について、 n_y が閾値 T以下かつ N 未満ならば、 $C_{x,y}$ をインクリメントす る。いま T = 256 とすると、 $n_b < N$ かつ $n_b < T$ な

IPSJ SIG Technical Report



は x 軸のメンバにアクセスがあった時に過去の近い時点に y 軸のメンバにアクセスが あった確率を表す。

ので $C_{a,b}$ はインクリメントされ、一方 $n_c > N$ なの で $C_{a,c}$ はインクリメントされない。

(4) 読み込んだ行をキューの先頭に入れる。キューの長さ が閾値を越えているとき、キュー内に S.x へのアクセ スでありかつアクセスされた S の先頭アドレスが読み 込んだ行と同一のものがあれば(すなわち $N \neq \infty$ な らば)それを削除する。そのようなアクセスがないと きキューの末尾の要素を削除する。

以上をトレースの全ての行に対して実行後 $C_{x,y}$ をトレース内のS.x へのアクセス回数で割れば、 $C_{x,y}$ は x と y のアクセス共起度になる。なお手順(2) で $C_{a,c}$ をインクリメントしない意図は、この位置のS.c へのアクセスはキュー内の5番目のS.a へのアクセスをキューに入れた時にすでに考慮済みだからである。トレース内の同一のアクセスを複数回カウントしないためにキュー内でNより後にあるアクセスは考慮しない。

4.3 局所性分析:結果

図 7 に、第3章で複雑なデータ構造を持つと判断され たアプリケーションにおいてキャッシュミスを多く発生し ている構造体のメンバ間のアクセス共起度を示す。ただし

きず、共起度が計算できないため結果を表示していない。 各軸のラベルは構造体内のメンバ名であり、ヒートマップ の値は横軸のメンバを x、縦軸のメンバを y としたとき の C_{x,y} を表す。構造体のメンバとして配列がある場合に は配列の要素ごとに表示し、構造体のメンバとしてさらに 構造体がある場合にはそのメンバを分割して表示してい る。例えば blender の n[0] は複雑なデータ構造の中に ある n という配列の 0 番目の要素を表し、deepsjeng の buckets[0].hash は複雑なデータ構造の中の buckets と いう構造体の配列の0番目の要素の hash というメンバを 表す。ダッシュ (-) で繋がれたメンバはビットフィール ドであり、a-b-c は各フィールドの名前が a、b、c である ことを表す。ビットフィールドは1バイトをさらに複数の フィールドに分けるが、メモリアクセスの最小単位は1バ イトでありメモリアクセスの観点では各フィールドへのア クセスは区別できない。計算時のキューの長さは 4,096 と し、 $C_{x,y}$ をインクリメントする閾値 T は 256 とした。

omnetpp については1 つのメンバへのアクセスしか検知で

図より、複数なデータ構造を持つプログラムにおいてエ ラー混入を許すデータと許さないデータの間に強いアクセ ス共起度がある場合があることが分かる。例えば mcf の id と cost は 0.8 程度のアクセス共起度を持つ。id はグ ラフの枝を一意に特定する識別子でありエラー混入しては いけないことが予測される。一方 cost はグラフの枝の評 価値であり、このメンバにエラーが混入しても正しい結果 を出力する場合があることは我々の先行研究 [11] で確認済 みである。また blender の v1 から v3 と n[0] から n[2] は互いにアクセス共起度が強い。v1、v2、v3 は他の構造 体を指すポインタであるためエラー混入を許さないデータ であり、一方 n は float の配列であるためある程度のエ ラー混入を許すと予測される。このようなケースでは AoS から SoA での変換によってエラー混入を許すデータと許 さないデータを分離するとキャッシュミスの増加により性 能が悪化する可能性がある。

5. ソースコード変換の性能への影響

5.1 分析の内容と方法

これまでの分析により SPEC CPU 2017 に含まれるベ ンチマークに複雑なデータ構造を持つため Approximate Memory が単純には適応できないものがあること、それら のベンチマークの扱う構造体にアクセス共起度の高いメン バがあることが明らかになった。しかし互いにアクセス共 起度が高い構造体のメンバ同士を AoS から SoA への変 換でメモリ上の離れた位置に配置しても性能に変化がな い、あるいは性能が向上する場合がある。要因として、そ れぞれのメンバのアクセスパターンがプリフェッチャによ リ予測可能な場合、アクセスが少ないメンバとアクセスが 多いメンバが分離されることによるキャッシュヒット率の 向上などがありえる。これら場合にはアクセス共起度の高 いメンバをメモリ上の離れた位置に分離しても問題なく Approximate Memory の恩恵を受けられる。

そこで本章では AoS から SoA への変換を擬似的に実現 することで、この変換によるメモリ配置の変化が性能に与え る影響を調査する。 AoS から SoA の変換は Approximate Memory 以外でもキャッシュヒット率の向上等の目的で 研究されており、様々な既存研究が存在する [9,10]。しか し任意の C/C++ ソースコードを入力として AoS から SoA への変換を適応することは実装上容易ではない。特 に C/C++ ではポインタが任意のアドレスを指せるため、 変換対象の構造体内を指すポインタを発見する points-to analysis [12] が必要となる。

本稿では CPU シミュレータを改変しメモリアクセス命 令のアクセス先アドレスを変換することで、構造体の中 から指定したメンバを離れたメモリ上に配置し AoS から SoA への変換を擬似的に再現する。使用するシミュレータ は gem5 のバージョン 20.0.0.0 である。図 8 にシステム の動作を示す。

(1) ソースコード上で変換対象の構造体(図のS)の配列 がヒープ上に確保される箇所を特定する。

- (2)特定した箇所にプリント文を挿入した後に通常のgem5 上で実行し、ヒープ上の s の配列の先頭アドレスとサ イズを得る。
- (3)得たアドレスとサイズおよびメモリ上の離れた位置に 配置するメンバの情報(図の remap info)を改変し た gem5 に入力として与えベンチマークを実行する。 remap info は各メンバのサイズ(図の size)とそのメ ンバを離れた位置に配置するかを表すブール値(図の remapped)を持つ。
- (4) 改変した gem5 は remap info を元にアドレスを変換 し、S の中の指定されたメンバ(図では v)のみをメモ リ上の離れた位置に配置する。アドレスの変換はロー ドストアキューにリクエストが挿入される際に行う。

実行時情報から得られる S の配列の先頭アドレスは仮想 アドレスである。gem5 ではロードストアキューに挿入さ れるのは仮想アドレスであり、かつロードストアキューより も前に仮想アドレスから物理アドレスへの変換は行われな いためこの方法で問題なく変換できる。また図の Memory layout にあるように S.v をメモリ上の離れた位置に配置 すると同時にそれ以降のメンバを全て前方に移動する。例 えば図では 0x40010 は S.id のアドレスだが、その前にあ る S.v が移動したため 8 バイト前に移動し 0x40008 に変 換される。従って S の配列の 1 番目以降の要素では全ての メンバのアドレスが変更される。

本手法の利点は、実行時に仮想アドレスを変換すること で複雑なソースコード変換を実際に行わずに変換の影響が 見積もれることである。一方で欠点は実際に実行時にメモ リ上で離れた位置に配置するメンバを指定する必要がある 点である。このため全ての組み合わせを試すには2のメン バ数乗の施行回数が必要である。

5.2 分析環境とベンチマーク

表 2 シミュレートされる環境

ISA	x86_64
Issue Width	8 命令
Reorder Buffer	192 エントリー
L1 cache	16 KB + 16 KB, 2 way, 32 MSHRs
L2 cache	256 KB, 8 way, 32 MSHRs

AoS から SoA による擬似的な変換の性能への影響を、 マイクロベンチマークおよび SPEC CPU 2017 を用いて 調査する。マイクロベンチマークは構造体の中に 2 つの long 型(8 バイト)のメンバを持ち、その構造体の配列 にアクセスしメンバの数値の和を求める。擬似的な変換 では 2 つ目のメンバをメモリ上の離れた位置に配置する。 SPEC CPU 2017 では第4章でアクセス共起度を計算し たものの中から mcf、namd、deepsjengを用いる。前述の 通り分離する・しないについて全ての組み合わせを検証す



図 8 擬似的な AoS から SoA への変換の動作:S の各メンバへのアクセスをロードストア キューに入れる手前でアクセス先の仮想アドレスを変換する。

るには 2 のメンバ数乗回の実験が必要になるため、メン バを一つ選びメモリ上の離れた位置に配置する実験をメン バ数分行う。また SPEC CPU 2017 では初期化フェーズ を各命令の機能のみ再現するモード(AtomicSimpleCPU) で実行し、その後キャッシュミス数などの統計情報をリ セットして out-of-order 実行をサイクルレベルでシミュー レーションするモード(DerivO3CPU)に切り替える。デー タセットには第3章と同じく最大のもの(refrate)を用 い、out-of-order 実行に切り替えてから7千億サイクルを シミュレーションする。Out-of-order 実行モードの詳細な パラメータは表2の通りである。

表 3 マイクロベンチマークの結果: sequential は構造体の配列に 先頭から順にアクセスするケース、random はランダム順にア クセスするケースを表す。

		L1 miss	L2 miss
sequential	変換なし	1,050,859	133,326
	変換あり	1,050,715	133,187
random	変換なし	1,049,154	510,237
	変換あり	1,080,613	1,017,823

表3にマイクロベンチマークの結果を示す。表中の sequential は構造体の配列に連続アクセスする場合、random はランダムアクセスする場合を示す。L1 miss は gem5 の 提供する system.cpu.dcache.demand_misses の値、L2 miss は system.l2cache.demand_misses の値である。な お実行時間や IPC は次にアクセスする構造体をランダム に選ぶ処理に時間がかかり大部分を占めると予想されるた め示していない。

5.3 実験結果:マイクロベンチマーク

sequential ではアドレス変換を適応しても L1、L2 とも に miss 数が変わっていない。これは構造体の 2 つのメン バへのアクセスがそれぞれ独立のストリームとしてプリ フェッチできることによると考えられ、このようなケース では複雑なデータ構造を変換して Approximate Memory 上に一部のメンバのみを配置しても性能低下は起こらない と予想される。一方 random ではアドレス変換を適応する と L2 miss が約2倍に増加している。これは変換前では構 造体の1番目のメンバにアクセスすると続く2番目のメン バへのアクセスはキャッシュヒットになるが、変換後では 2 つのメンバへのアクセスがそれぞれキャッシュミスを起 こすためと考えられる。このようなケースでは複雑なデー タ構造を変換して Approximate Memory 上に一部のメン バのみを配置すると性能に影響があると予想される。

5.4 実験結果: SPEC CPU

図 9 から図 11 に、mcf、namd、deepsjeng に対して AoS から SoA への擬似的な変換を適用した際の性能指標を示 す。横軸はメモリ上の離れた位置に配置する構造体のメ ンバを表す。ただし namd と deepsjeng に含まれるビッ トフィールドは見やすさのためメンバ名ではなく bitfields とする。また deepsjeng では複雑なデータ構造の中身自 体が「メンバ数 5 の構造体の配列」であるが、配列の要 素一つ一つを区別せず内側の構造体の 5 つのメンバにつ いて 5 通りの実験を行う。各グラフの y 軸は変換を適用 しない場合の値で正規化されており、値域に応じて異な るスケールを使用する。図の L1 miss は gem5 の提供す る system.cpu.dcache.demand_misses の値、L2 miss は system.l2cache.demand_misses の値、ops は 7 千億サ イクルの間にシミュレートできた micro operation の数で あり、gem5 上では sim_ops の値である。

mcf では cost、nextout、nextin、flow、org_cost を 分離すると L1 miss が増加(最大 9.0 %)し、逆に cost、 tail、head、ident を分離すると L1 miss が減少(最大 -7.6 %)した。しかしいずれの場合にも L2 miss にはほ とんど影響がなく、ops は L1 miss が増えたにもかかわら ず増加しているケース(最大 1.4 %)がある。構造体のあ るメンバを分離するとそれ以外のメンバは元よりも小さ な領域にまとまるため、例えば独立に実行できないキャッ シュミスが減って独立に実行できるキャッシュミス増え た (memory level parallelism が増加した)などの理由が 考えられるが、今回は DRAM を詳細にシミュレートして いないためこれらの分析は今後の課題である。また namd IPSJ SIG Technical Report



図 11 deepsjeng への AoS から SoA への擬似的変換の影響

でも L1 miss が最大 5 % 程度削減されているが、L2 miss や ops にはほとんど影響がない。一方 deepsjeng では L2 miss が全てのケースで約 1.5 倍に増加し、ops も最大 2.6 % 低下した。すなわち deepsjeng では構造体の特定のメ ンバを Approximate Memory 上に置くために AoS から SoA への変換を行うとキャッシュミスの増加により性能が 低下し、Approximate Memory による恩恵が低減あるいは なくなることが予想される。

本実験は Approximate Memory を適用するために AoS から SoA への変換を適用した場合の性能変化を忠実に再 現していると考えられる。この結果が第4章で計算したア クセス共起度から予測できれば、メモリトレースを一回操 作するだけで全てのメンバに対しての実験結果を予測でき ることになる。しかし現状では前者と後者の間に明確な相 関があるとは言えない。本実験で詳細が不明な点(例えば キャッシュミスが増えているにも関わらず高速化するケー スがある理由など)を明らかにすることでメンバ間のアク

1	<pre>typedef struct {</pre>
2	int x;
3	<pre>int y;</pre>
4	} pairs[N];
5	
6	int ans = 0, index = 0;
7	
8	for (i = 0; i < N; i++) {
9	if (fib(pairs[index].x) $\% 2 == 0$)
10	ans $+=$ pairs[index].y;
11	else
12	ans $-=$ pairs[index].y;
13	
14	index = rand() % N;
15	}

図 12 Approximate Memory を単純に適応できないプログラム 例:構造体のメンバ y のみをメモリ上の離れた場所に配置す ると L2 miss が 2 倍になる。

セス共起度から本実験の結果を予測できるようにすること は今後の課題である。

6. 解決手法の検討

本章では本稿で検討してきた課題に対する解決策の検討 内容を述べるが、詳細な実験などは今後の課題である。構 造体内の特定のメンバのみを Approximate Memory 上に 配置することによるキャッシュミスの増加は、通常の実行 時に同一のキャッシュラインに乗る複数のメンバを同時に キャッシュにフェッチすることで解決できると考えられ る。図 12 は構造体の配列にランダムな順にアクセスする プログラムであり、fib(n) は n 番目のフィボナッチする を計算する関数であるとする。このプログラムに AoS か ら SoA への擬似的な変換を適応し、構造体のメンバ y の みをメモリ上で分離すると L2 miss に数が約2倍になる。 しかし何らかの手法により x へのアクセスがあった際に y を同時にメモリからキャッシュにフェッチすることができ れば、fib(...)の計算が終わり y にアクセスする時点で は既に y がキャッシュに乗っておりメモリアクセスレイテ ンシを隠蔽できる。

本手法の実現には次の2点を解決する必要がある。

- (1) どのメンバとどのメンバを同時にフェッチするかを何 らかの方法で決定する
- (2) 実際に2つのメンバの同時フェッチを何らかの方法で 実現する

課題(1)について、あるメンバ x にアクセスした時に別 のメンバ y を同時にフェッチすることの利得は2つのメン バ間のアクセス共起度によって予測できると考えられる。 共起度が弱ければ同時にフェッチしても y の値を使うまで の間にキャッシュから y が追い出されてしまう。逆に共起 度が強すぎると同時にフェッチを開始しても y の値を使う までにフェッチが終わらないためアクセスレイテンシを隠 蔽できない。従ってこの課題を解決するためにはマシンの 特性からどの程度のアクセス共起度であれば同時にフェッ チすべきかを定めることが有効だと考えられる。

課題 (2) について、同時フェッチの実現には以下の 3 通 りの方式が考えられる。

- 完全ソフトウェア方式: AoS から SoA への変換をコンパイラなどで行い、適切な位置に y をプリフェッチ する命令を追加で挿入する。
- 完全ハードウェア方式: AoS から SoA への変換はアドレス変換により擬似的に行い、y を適切な位置でハードウェアが追加の命令なしにプリフェッチする。
- ハイブリッド方式: AoS から SoA への変換はアドレス変換により擬似的に行い、適切な位置に y をプリフェッチする命令を追加で挿入する。

完全ソフトウェア方式では AoS から SoA へのコンパ イラでの変換が必要になるが、これは前述の通りポイン タが任意の位置をさせることから実装上難しい。実際 gcc に実装されていた構造体内のメンバをメモリ上で並び替 える structure reordering 機能は、"not always work correctly" [13] との理由で削除され現在まで再実装されてい ない。また完全ハードウェア方式では追加命令なしにプリ フェッチを行うため、ハードウェア内での整合性をとるた めの制御が必要である。例えば x とそれに対応する y の 両方のアドレスがページフォルトを起こした場合、1 つの 命令に対し例外が 2 つ発出されることになり、そのような 例外のセマンティクスを新たに定義する必要がある。

これに対し、ハイブリッド方式では前述のような困難が 発生しない。ハイブリッド方式では AoS から SoA への変 換は本稿で行うように仮想アドレスを変換すればよく複雑 な処理は不要である。仮想アドレスの変換を実際のハード ウェアで行う際のオーバヘッドについて、回路面積につい てはごく少数の再配置情報を持つのみであるため非常に小 さい。ただし変換にかかる時間がクリティカルパスになら ないかどうかは実際に SPICE シミュレータなどで設計と 検証が必要である。また y をプリフェッチする命令は単に 通常の prefetch 命令を y の変換前のアドレスに対して発 行すれば通常のメモリアクセスと全く同様に y の分離先の アドレスに変換される。またページフォルトについては y をプリフェッチする命令が実際に存在することから通常の ページフォルトと同様に扱えばよく、例外に関してハード ウェアを変更する必要はない。

7. 関連研究

Approximation の粒度に関して考察している研究は我々の知る限り Nguyen ら [14] によるものと我々の既存研究 [8,15] しか存在しない。Nguyen ら [14] は深層学習アプリケーションに限り Approximation の粒度の問題を解決している。浮動小数点数では上位ビットの方がエラーが実際の数値に与える影響が大きいため、ビットごとに異なるエラー率の設定が望ましい。そこでこの研究ではメモリ上

のデータの行方向と列方向を入れ替えることでこれを実現 する。通常の DRAM では連続データは同一の row 内に格 納されるが、提案システムでは連続データは同一の column (図1で縦の方向)に格納される。この手法は浮動小数点 数のビットごとに異なるエラー率の設定を可能とするが、 32 bit の連続するデータを読み出すには 32 の row にアク セスする必要があり、深層学習のように巨大な行列をまと めて読み出すアプリケーションにしか適用できない。また 我々の最初の既存研究 [15] では Approximation の粒度の 問題についてはじめて言及したが、複雑なデータ構造を持 つアプリケーションがどの程度程度存在するかや、ソース コード変換によるメモリ配置の変換については考察してい ない。そこで続く研究 [8] では複雑なデータ構造を持つア プリケーションの存在可能性を SPEC CPU 2006 および グラフ分析アプリケーションを分析することで明らかにし た。本稿はこれらをさらに発展させたものである。

データの特性に応じて異なるエラー率を設定する研究は 広く行われている。Liu ら [16] は メモリセルに電荷をた めなおす操作である REF コマンドの間隔を仕様より長く しエラー率を高める代わりに効率化を達成する。この研 究ではメモリを REF コマンドの間隔が異なる bin に分け プログラマが指定したデータの重要度に応じて格納する bin を決定する。しかし REF コマンドも ACT コマンドと 同様 row 単位でメモリセルを駆動するため、本稿と同じ Approximation の粒度の問題が発生する。Raha ら [17] は これを発展させ、REF コマンドの間隔を広げた際のエラー 特性(エラー率、エラー発生位置など)を計測する*4ことで エラー率の詳細な制御を可能にした。しかし本研究でもコ マンドの間隔は row ごとにしか設定できず、また計測され たエラー率をそのまま使うよりないため Approximation の 粒度の問題は解決できない。また Chen ら [18] は DRAM の bank ごとにエラー率を設定し、データの重要度に応じ 割り当てる bank を変更するメモリコントローラを提案 した。bank は DRAM のチップ内にあるメモリセルのグ ループのことであるが、これは row よりもさらに大きく通 常 256 MB から 1 GB 程度のサイズある。従って bank ご とのエラー率設定では複雑なデータ構造を持つアプリケー ションをそのまま実行することはできない。

謝辞 本研究は、JST、ACT-I、JPMJPR18U1 の支援を 受けたものである。

参考文献

 Hennessy, J. L. and Patterson, D. A.: Computer Architecture, Fourth Edition: A Quantitative Approach, Morgan Kaufmann Publishers Inc., San Francisco, CA,

^{*4} エラー発生は製造ばらつきやベンダーごとの差異に大きく影響されることが知られており、コマンドの間隔が同じでもビットエラー率が同じとは限らない。

USA (2006).

- [2] Chang, K. K., Kashyap, A., Hassan, H., Ghose, S., Hsieh, K., Lee, D., Li, T., Pekhimenko, G., Khan, S. and Mutlu, O.: Understanding Latency Variation in Modern DRAM Chips: Experimental Characterization, Analysis, and Optimization, *International Conference on Measurement and Modeling of Computer Science* (SIGMETRICS), pp. 323–336 (2016).
- [3] Hassan, H., Pekhimenko, G., Vijaykumar, N., Seshadri, V., Lee, D., Ergin, O. and Mutlu, O.: ChargeCache: Reducing DRAM latency by exploiting row access locality, *International Symposium on High Performance Computer Architecture (HPCA)*, pp. 581–593 (2016).
- [4] Zhang, X., Zhang, Y., Childers, B. R. and Yang, J.: Restore truncation for performance improvement in future DRAM systems, *International Symposium on High Performance Computer Architecture (HPCA)*, pp. 543–554 (2016).
- JEDEC SOLID STATE TECHNOLOGY ASSOCIA-TION: JEDEC STANDARD: DDR3 SDRAM Standard, JESD79-3F (2010).
- JEDEC SOLID STATE TECHNOLOGY ASSOCIA-TION: JEDEC STANDARD: DDR4 SDRAM Standard, JESD79-4B (2013).
- [7] Jacob, B., Ng, S. and Wang, D.: Memory Systems: Cache, DRAM, Disk, Morgan Kaufmann Publishers Inc., San Francisco, CA, USA (2007).
- [8] Akiyama, S.: Assessing Impact of Data Partitioning for Approximate Memory in C/C++ Code, *The 10th* Workshop on Systems for Post-Moore Architectures (SPMA), pp. 1 – 7 (2020).
- [9] Ye, L., Lis, M. and Fedorova, A.: A Unifying Abstraction for Data Structure Splicing, *International Symposium* on Memory Systems (MemSys), p. 173–183 (2019).
- [10] Zhong, Y., Orlovich, M., Shen, X. and Ding, C.: Array Regrouping and Structure Splitting Using Whole-Program Reference Affinity, pp. 255 – 266 (2004).
- [11] Akiyama, S.: A Lightweight Method to Evaluate Effect of Approximate Memory with Hardware Performance Monitors, *IEICE Transactions on Information and Systems*, Vol. E102-D, No. 12, pp. 2354–2365 (2019).
- [12] Steensgaard, B.: Points-to Analysis in Almost Linear Time, Symposium on Principles of Programming Languages (POPL), p. 32–41 (1996).
- [13] Free Software Foundation, Inc: GCC 4.8 Release Series Changes, New Features, and Fixes, https://gcc.gnu.org/gcc-4.8/changes.html (2019).
- [14] Nguyen, D. T., Hung, N. H., Kim, H. and Lee, H.-J.: An Approximate Memory Architecture for Energy Saving in Deep Learning Applications, *IEEE Transactions* on Circuits and Systems I: Regular Papers, pp. 1–14 (2020).
- [15] 穐山空道,塩谷亮太: Approximate Memory のデータ分離に起因する性能低下を抑制するプリフェッチ手法,組込み技術とネットワークに関するワークショップ (ETNET 2019), pp. 1 10 (2019).
- [16] Liu, S., Pattabiraman, K., Moscibroda, T. and Zorn, B. G.: Flikker: Saving DRAM Refresh-power Through Critical Data Partitioning, *SIGARCH Comput. Archit. News*, Vol. 39, No. 1, pp. 213–224 (2011).
- [17] Raha, A., Sutar, S., Jayakumar, H. and Raghunathan, V.: Quality Configurable Approximate DRAM, *IEEE Transactions on Computers*, Vol. 66, No. 7, pp. 1172–1187 (2017).
- [18] Chen, Y., Yang, X., Qiao, F., Han, J., Wei, Q. and

Yang, H.: A Multi-accuracy Level Approximate Memory Architecture Based on Data Significance Analysis, *IEEE Computer Society Annual Symposium on VLSI* (*ISVLSI*), pp. 385–390 (2016).