

# 容量効率を意識したソース・タグ値に基づく セグメント化による発行キューのエネルギー削減

森 健一郎<sup>1,a)</sup> 安藤 秀樹<sup>1</sup>

**概要:** 発行キューは電力密度の大きいホット・スポットとして知られている。ホット・スポットは、デバイスの摩耗故障を引き起こし、誤動作やタイミング・エラーを引き起こす。発行キューが大きな電力を消費する原因は、ウェイクアップ論理のタグ比較回路である。この回路は CAM で構成されており、全てのデスティネーション・タグと発行キュー内の全てのソース・タグとの多数の比較を一斉に行うため、非常に大きな電力を消費する。そこで本論文では、CAM の分野で提案されている手法を応用し、タグ比較による消費電力を削減する手法を提案する。本手法では、発行キューを複数のセグメントに分割する。命令は、ソース・タグの下位ビットがセグメント番号と一致するセグメントにディスパッチする。そして、ウェイクアップ時には、デスティネーション・タグの下位ビットが一致するセグメントにあるタグ比較器のみを動作させる。一致しないセグメントの比較器は動作しないため、タグ比較器の動作回数を削減できる。本手法では、命令がディスパッチされるセグメントに空きがない場合、他のセグメントに空きがあってもディスパッチできないためストールする。この結果、発行キューの容量効率が低下するという問題が生じる。この問題は、発行キューの容量効率が重要なプログラムにおいて性能低下を引き起こす。そこで本論文では、容量効率を重視したディスパッチ・アルゴリズムと、タグ比較の積極的な削減を重視したディスパッチ・アルゴリズムを動的に切り替える手法を提案する。本手法は、発行キューの容量効率が重要な場合は容量効率の低下による性能低下を抑制し、そうでない場合は積極的にタグ比較器の動作回数を削減することを可能とする。提案手法を SPEC CPU 2017 を用いて評価を行った。結果、性能低下を最大で 5% 以下 (平均 -1%) に抑えつつ、タグ比較器の動作回数を平均で 85% 削減できることを確認した。

## 1. はじめに

現在のプロセッサは、非常に微細な LSI 技術で製造される。このような LSI の微細化に伴い、デバイスの信頼性低下の問題が深刻になっている [1]。微細化は、経年劣化や摩耗故障を加速し、その結果、タイミング・エラーや誤動作を引き起こし、デバイスの寿命を縮める。経年劣化や摩耗故障は温度に関して指数関数的に加速し [2-4]、温度 10~15 °C の上昇でデバイスの寿命は半分以下になる [5]。

プロセッサ・チップ上には、ホット・スポットと呼ばれる単位面積あたりの電力が大きい場所が存在する。ホット・スポットは、そうでない場所と比べて温度上昇が激しいため、上述した故障を引き起こす確率が高くなる。従って、ホット・スポットを生成する回路の消費電力を低下させる必要がある。

ホット・スポットを生成する回路の 1 つに、発行キューがある。発行キューのサイズはプロセッサの世代が進む

ごとに大きくなっており、より深刻なホット・スポットとなっている。従って、発行キューの電力削減に対する要求は非常に大きい。

発行キューの中で最も電力を消費する回路は、タグ比較の回路である。タグ比較は、発行幅分のデスティネーション・タグとすべてのソース・タグとの間で行われるため、非常に多くの電力を消費する。そこで本論文では、タグ比較器が動作する回数を削減する以下のような手法を提案する。

- 発行キューを複数のセグメントに分割する。命令を発行キューにディスパッチする際、第 1 ソース・タグの下位ビットが  $n$  である命令は、第  $n$  番目のセグメントに書き込む。タグ比較時には、デスティネーション・タグの下位ビットがセグメント番号と一致するセグメントでのみ、第 1 ソース・タグの比較を行う。一致しないセグメントでは比較が行われない。これによりタグ比較回数が削減される。
- 上記の方法では、第 2 ソース・タグの比較回数は削減されない。そこで提案手法ではスワップとサブ・セグ

<sup>1</sup> 名古屋大学大学院工学研究科  
Graduate School of Engineering, Nagoya University  
<sup>a)</sup> mori@ando.nuee.nagoya-u.ac.jp

メントと呼ぶ2つの方法を導入し、第2ソース・タグの比較回数も削減する。スワップは、ディスパッチ時に第1ソース・オペランドがレディで、第2ソース・オペランドがレディでない命令において、第1ソース・タグと第2ソース・タグを格納するフィールドを交換し、第2ソース・タグの下位ビットを用いてディスパッチするセグメントを決定する手法である。サブ・セグメントは、各セグメントを第2ソース・タグにもとづきさらに分割する手法である。

- セグメント化によりディスパッチできるエンタリが制限されるため、発行キューの容量効率が低下し、容量に敏感なプログラムにおいて性能が低下するという問題が存在する。この問題に対応するため、本論文では **SWITCH** という手法を提案する。SWITCH では、容量効率を重視したディスパッチ・アルゴリズムと、タグ比較回数の削減を重視したディスパッチ・アルゴリズムを、容量効率の重要性に応じて切り替えて使用することにより、性能低下を抑制する。

提案手法を SPEC CPU 2017 ベンチマークを用いて評価し、性能低下を最大でも 5% 以下 (平均 -1%) に抑えつつ、タグ比較の回数を平均で 85% 削減できることを確認した。

本論文の残りの構成は次の通りである。まず、2節で発行キューの基本的な事項を説明する。そして、3節で提案手法の基本となるアイデアに関して説明した後、4節で提案手法における第2ソース・タグのタグ比較回数削減方法に関して述べる。その後、5節で提案手法の問題点である発行キューの容量効率の低下に関して説明した後、6節で容量効率の低下に対する対策方法を説明する。7節で評価を行い、8節でまとめる。

## 2. 発行キュー

発行キュー (IQ : Issue Queue) はアウト・オブ・オーダー実行を行うプロセッサにおいて、リネームされた命令を保持し、実行順序をスケジューリングして、機能ユニットへ発行する回路である。本節では、発行キューの動作のうち、本研究において重要な、ディスパッチとウェイクアップに関して説明する。その後、発行キューの電力削減に関する関連研究を紹介する。

### 2.1 発行キューの動作

#### 2.1.1 ディスパッチ

リネームされた命令は、発行キューにエンタリが割り当てられ、命令の情報が格納される。この動作をディスパッチと呼ぶ。ディスパッチの動作は、発行キューの方式により異なる。過去には、プログラム順に命令を並べて格納するシフティング・キュー [6] やサーキュラー・キュー [7] が商用プロセッサで使われたが、近年では、回路の単純化や




図1 ウェイクアップ回路




図2 タグ比較器のCAM回路

電力削減のため空いているエンタリに単純にディスパッチするランダム・キューが使用されている。よって、命令の並びは年齢に関してランダムとなる。

ランダム・キューでは、発行キューの空きエンタリのインデックスを保持するフリー・リストを用意する。ディスパッチ時には、フリー・リストから読み出したインデックスが指す発行キューのエンタリに命令を書き込む。発行キューから命令が発行されエンタリが無効化されると、そのインデックスをフリー・リストへ返す。フリー・リストは FIFO バッファで管理される。

#### 2.1.2 ウェイクアップ

命令が発行されると、その命令のディスティネーション・オペランドのタグと発行キュー内にある全命令のソース・オペランドのタグの比較が行われる。比較が一致した場合には、対応するソース・オペランドのレディ・ビットをセットする。この動作をウェイクアップと呼ぶ。両方のオペランドがレディとなった命令は、依存が解消したため発行可能となる。

図1に、ウェイクアップの回路を示す。図中の  $IW$  は発行幅を、 $IQS$  は発行キューのエンタリ数を表す。ウェイクアップでは、 $IW$  個のディスティネーション・タグ (dtag) が発行キュー内の全命令に放送される。各命令は2つのソース・タグ (stag) を保持しており、放送されたディスティネーション・タグと比較が行われる。いずれかのディスティネーション・タグとソース・タグが一致した場合、

そのソース・オペランドのレディ・ビットがセットされる。2つのレディ・ビットがセットされた命令は発行が可能となるため発行要求が出力される。

図2に発行キューに使用されるタグ比較器のCAM回路を示す。同図は、ソース・タグ1ビット分の比較回路を表す。同図に示すように、高速化のため通常ダイナミック論理によって構成される。比較の動作は、次のように行われる。まず、マッチ線がプリチャージされる。次にデスティネーション・タグが放送され、比較が行われる。タグが不一致であれば、直列に接続された2つのプルダウン・トランジスタが両方ともONとなり、マッチ線がディスチャージされる。タグが一致する場合、マッチ線はHの状態が維持される。比較器はマッチ線のディスチャージ時に電力を消費する。

## 2.2 発行キューの電力削減に関する関連研究

発行キューの電力削減に関する研究を紹介する。Ponomarevらは、リソース要求に応じて発行キューのサイズをリサイズすることにより、消費エネルギーを削減する手法を提案した[8]。

Sembrantらは、クリティカル・パス上にない命令を発行キューとは別のバッファに入れ、ディスパッチを遅延させることによって、性能を低下させずに発行キューのサイズを小さくする手法を提案した[9]。

Ernstらは、発行キューを、2つのソース・オペランドを保持できるキュー、1つのソース・オペランドのみ保持できるキュー、オペランドを保持しないキューの3つに分割し、レディでないソース・オペランドの数に応じていずれかにディスパッチする手法を提案した[10]。この手法では、タグ比較器の数そのものを削減できるため、ウェイクアップの消費電力を削減できる。

PonomarevらとSembrantらの手法は、発行キューのサイズを縮小することによって電力削減を行うアプローチである。Ernstらの手法は、不要な比較器を削除することによって電力削減を行うアプローチである。これらの手法に対し本研究は、発行キューをタグの値によって配置分けし、これによりタグ比較の回数を削減し発行キューの電力削減を行うアプローチである。

## 3. 発行キューのセグメント化

本論文では、発行キューのタグ比較器の動作回数を削減するための手法として、発行キューをセグメント化する手法を提案する。本節では、まず提案手法の概要を説明した後、提案手法におけるウェイクアップとディスパッチに関して詳しく説明する。

### 3.1 提案手法の概要

提案手法の基本アイデアは、大容量CAMの電力削減




図3 セグメント化した発行キュー




図4 提案手法におけるディスパッチエントリの決定回路

に関する研究[11,12]から着想を得ている。この研究において提案されている手法では、CAMを複数のセグメント<sup>\*1</sup>に分割する。各セグメントには下位ビットが同一のデータのみを記録する。そして、比較が行われる際には、比較対象のデータの下位ビットと、記録されているデータの下位ビットが一致するセグメントのみで比較を行う。これによって、比較器が動作する回数を「1/セグメント数」まで削減することができ、消費電力が削減できる。

本手法においても、図3に示すように発行キューを複数のセグメントに分割する。各セグメントには、第1ソース・タグの下位ビットがセグメントの番号と一致する命令をディスパッチする。ウェイクアップ時の第1ソース・タグのタグ比較では、デスティネーション・タグの下位ビットとセグメントの番号が一致するセグメントのみでタグ比較を行う。これによって、第1ソース・タグのタグ比較回数を「1/セグメント数」に削減できる。

提案手法におけるディスパッチとウェイクアップに関して詳しく説明する。

### 3.2 提案手法におけるディスパッチ

ディスパッチする発行キューのエントリを決定する回路を図4に示す。本手法では、フリー・リストをセグメントと同じ数だけ用意する。各フリー・リストは、対応するセグメントの空きエントリのインデックスをFIFOバッファで

<sup>\*1</sup> 文献[11,12]ではバンクと呼ばれている




図 5 提案手法におけるタグ比較回路 (第 0 セグメント)

管理する。各フリー・リストからは発行キューのインデックスが出力され、その中の1つを選択してディスパッチするエントリを決定する。どのフリー・リストからの出力を選択するかは、セグメント選択回路 (図中の segment select logic) によって決定される。

セグメント選択回路の選択アルゴリズムについて説明する。セグメントの選択方法は、ディスパッチ時に第 1 ソース・オペランドがレディであるかによって異なるため、それぞれの場合に関して説明する。

- 第 1 ソース・オペランドがレディでない場合：第 1 ソース・タグの下位ビットと番号が同じセグメントを選択する。選択されたセグメントに空きエントリがある場合、ディスパッチ可能であるため、対応するフリー・リストから読み出したエントリにディスパッチを行う。対応するセグメントに空きがない場合は、セグメントに空きが出るまでディスパッチをストールさせる。
- 第 1 ソース・オペランドがレディである場合：この場合、第 1 ソース・タグの比較は行われなため、どのセグメントにディスパッチしても問題ない。このような場合をセグメント・インディペンデントと呼ぶ。セグメント・インディペンデントの場合、空きエントリのあるセグメントから、ラウンドロビンでディスパッチするセグメントを選択しディスパッチする。

例として、第 1 ソース・オペランドがレディでなく、タグが 15 ( $1111_2$ ) である命令を、図 3 に示す 4 つに分割された発行キューにディスパッチする場合を考える。第 1 ソース・タグの下位 2 ビットが 3 ( $11_2$ ) であるので、この命令は第 3 セグメントにディスパッチされる。

なお、ソース・オペランドを使用しない命令も存在するが、そのような命令はディスパッチ時にソース・オペランドがレディであるものとして扱う。

### 3.3 提案手法におけるウェイクアップ

提案手法におけるウェイクアップでは、ディスティネーション・タグの下位ビットがセグメント番号と一致するセグメントでのみ、第 1 ソース・タグのタグ比較器を動作させ比較を行う。一致しないセグメントはタグ比較器を動作させない。これは、ディスティネーション・タグの下位ビットと番号が一致しないセグメントには、第 1 ソース・タグの下位ビットがディスティネーション・タグの下位ビットと異なる命令しか入っておらず、タグは必ず不一致となるためである。

例として、放送されたディスティネーション・タグが 6 ( $110_2$ ) で、発行キューが図 3 のように 4 つのセグメントに分割されている場合を考える。この場合、下位ビットは 2 ( $10_2$ ) であるため、第 2 セグメントでのみ、第 1 ソース・タグのタグ比較を行う。

なお、第 2 ソース・タグのタグ比較に関しては、セグメントの番号とタグの下位ビットに関係性はないため、すべてのセグメントでタグ比較を行う必要がある。

提案手法におけるタグ比較の回路を図 5 に示す。同図は 4 つのセグメントに分割された発行キューのうち、第 0 セグメントのエントリにおける、第 1 ソース・タグの比較回路を示している。タグ・ビット数は 5 とし、発行幅を  $IW$  とする。

タグ比較の動作を図中の番号を用いて説明する。①放送されるディスティネーション・タグの下位 2 ビットはデ

コーダへ送られる。デコーダはセグメント数だけ信号線を出力する。第  $n$  番目の信号線は、第  $n$  セグメントでのタグ比較が有効であることを示す。つまり、ディスティネーション・タグの下位ビットが  $n$  の場合、 $n$  番目の出力線のみ  $H$  を出力し、残りはすべて  $L$  を出力する。

②AND ゲートによって、デコーダからの信号線が  $H$  の場合にのみ、ディスティネーション・タグの高位ビット及びその反転信号がタグ比較器へ入力される。図 5 に示す回路は第 0 セグメントのタグ比較回路であるため、デコーダの 0 番目の信号線が AND ゲートに入力されている。

デコーダからの信号線が  $H$  の場合、つまり、ディスティネーション・タグの下位ビットとセグメント番号が一致していた場合のみ、比較器に有効なディスティネーション・タグの高位ビットとその反転信号が送られ、ソース・タグの高位ビットと比較が行われる。デコーダからの信号線が  $L$  の場合、ディスティネーション・タグとその反転信号がどちらも  $L$  としてタグ比較器へ入力される。この場合、ディスティネーション・タグとその反転信号に接続されたプルダウン・トランジスタがすべて OFF となるため、マッチ線はディスチャージされず、電力を消費しない。

③タグ比較の結果、タグの高位ビットが一致した場合は、比較器から  $H$  が出力される。

④タグ比較器が  $H$  を出力し、かつデコーダからの信号が  $H$  である場合に、タグ比較は一致となる。

⑤いずれかのディスティネーション・タグがソース・タグと一致した場合に、ソース・オペランドのレディ・ビットがセットされる。

## 4. 第 2 ソース・タグ比較の削減

3 節で述べた手法では、命令の第 2 ソース・タグのタグ比較回数は削減できない。そこで本節では、第 2 ソース・タグの比較回数の削減を可能とするスワップとサブ・セグメントという 2 つの手法を提案する。

### 4.1 スワップ

スワップは、第 1 ソース・タグと第 2 ソース・タグを格納するフィールドを交換し、第 2 ソース・タグの下位ビットをもとにディスパッチするセグメントを決定する手法である。以下で詳しく説明する。

第 1 ソース・オペランドがレディで、第 2 ソース・オペランドがレディでない場合について説明する。この場合、3 節で説明した方法では、命令はセグメント・インディペンデントとしてディスパッチされる。第 1 ソース・オペランドは既にレディであるため、比較は第 2 ソース・タグについてのみ行われるが、第 2 ソース・タグのタグ比較は全てのセグメントで行われるため、タグ比較の回数は削減されない。

そこでこのような場合に、第 1 ソース・タグと第 2 ソー

ス・タグを交換し (スワップ)、第 2 ソース・タグの下位ビットを使用してディスパッチするセグメントを選択する。これにより、3 節で述べたセグメント化の効果でタグ比較回数が削減される。なお、スワップではタグを交換するわけではないので、命令の意味は保持される。

#### 4.1.1 スワップを行う場合のセグメント選択アルゴリズム

セグメント選択回路は、以下に示すアルゴリズムによってディスパッチするセグメントを決定する。

- 両ソース・オペランドともレディでない場合：第 1 ソース・タグでセグメントを選択する。
- 第 1 ソース・オペランドのみレディである場合：スワップを行い、第 2 ソース・タグでセグメントを選択する。
- 第 2 ソース・オペランドのみレディである場合：第 1 ソース・タグでセグメントを選択する。
- 両ソース・オペランドがレディである場合：セグメント・インディペンデントとしてラウンドロビンでセグメントを選択する。

なお、両ソース・オペランドがレディのとき以外で、選択されたセグメントに空きがない場合は、ディスパッチをストールして当該のセグメントに空きが出るまで待ち合わせる。



図 6 サブ・セグメントを実装した発行キュー

### 4.2 サブ・セグメント

サブ・セグメント方式は、第 1 ソース・タグの下位ビットに応じて分割されるセグメントを、第 2 ソース・タグの下位ビットに応じてさらに細かく分割する。第 2 ソース・タグの下位ビットによる分割をサブ・セグメント (S-seg) と呼び、従来の第 1 ソース・タグによる分割をサブ・セグメントに対応してメイン・セグメント (M-seg) と呼ぶこととする。

サブ・セグメントを導入した発行キューの分割を図 6 に示す。黒色の枠で示す各メイン・セグメントを、赤色と青色で示すようにさらにサブ・セグメントに分割する。同図は、メイン・セグメント数が 4、サブ・セグメント数が 2

の場合の例を表している。各セグメントの左には、(M-seg, S-seg) という形式でメイン及びサブ・セグメントの番号を表している。

サブ・セグメント方式について、ディスパッチとウェイクアップの動作をそれぞれ説明する。

#### 4.2.1 サブ・セグメントにおけるディスパッチ

サブ・セグメント方式におけるディスパッチにおいては、フリー・リストを M-seg × S-seg だけ用意する。図 6 に示した例の場合 8 個のフリー・リストが必要となる。

サブ・セグメント方式におけるセグメント選択のアルゴリズムに関して説明する。アルゴリズムはソース・オペランドのレディ状況によって異なるため、以下ですべての場合に関して説明する。説明を簡単にするため、命令  $p5 = p13 + p6$  を、図 6 に示す発行キューにディスパッチする場合について例示する。第 1 ソース・タグが 13 で、第 2 ソース・タグが 6 である。

- 両ソース・オペランドともレディでない場合：第 1 ソース・タグでメイン・セグメントを、第 2 ソース・タグでサブ・セグメントを選択する。例の場合、第 1 ソース・タグ 13 ( $1101_2$ ) の下位ビット 1 ( $01_2$ ) より、メイン・セグメントは 1 となる。また、第 2 ソース・タグ 6 ( $110_2$ ) の下位ビット 0 ( $0_2$ ) より、サブ・セグメントは 0 となる。従って (1, 0) のセグメントを選択する。
- 第 1 ソース・オペランドのみレディである場合：第 2 ソース・タグでサブ・セグメントを選択する。例の場合、第 2 ソース・タグ 6 ( $110_2$ ) の下位ビット 0 ( $0_2$ ) より、サブ・セグメントは 0 となる。第 1 ソース・オペランドは既にレディであるため、メイン・セグメントの制限はない。従って、(0, 0), (1, 0), (2, 0), (3, 0) のいずれかのセグメントをラウンドロビンで選択する。このように、メイン・セグメントの制限がない場合をメイン・セグメント・インディペンデント (M-seg インディペンデント) と呼ぶこととする。
- 第 2 ソース・オペランドのみレディである場合：第 1 ソース・タグでメイン・セグメントを選択する。例の場合、第 1 ソース・タグ 13 ( $1101_2$ ) の下位ビット 1 ( $01_2$ ) より、メイン・セグメントは 1 となる。第 2 ソース・オペランドは既にレディであるため、サブ・セグメントの制限はない。従って、(1, 0) または (1, 1) のいずれかのセグメントをラウンドロビンで選択する。このように、サブ・セグメントの制限がない場合をサブ・セグメント・インディペンデント (S-seg インディペンデント) と呼ぶこととする。
- 両ソース・オペランドがレディである場合：セグメント・インディペンデントとしてラウンドロビンでセグメントを選択する。

#### 4.2.2 サブ・セグメントにおけるウェイクアップ

第 1 ソース・タグの比較は、ディスティネーション・タグの下位ビットがメイン・セグメント番号と一致するセグメントのみで行う。また、第 2 ソース・タグの比較は、ディスティネーション・タグの下位ビットがサブ・セグメント番号と一致するセグメントのみで行う。このような比較により、第 1 ソース・タグだけでなく、第 2 ソース・タグの比較に関しても、「1/サブ・セグメント数」まで削減が可能となる。

#### 4.2.3 サブ・セグメントとスワップの併用

サブ・セグメント方式はスワップと併用することが可能である。併用する場合は、ディスパッチ時に第 1 ソース・オペランドのみレディである場合の選択アルゴリズムを、以下のように変更する。

- 第 1 ソース・オペランドのみレディである場合：スワップを行い、第 2 ソース・タグでメイン・セグメントを選択する。例の場合、第 2 ソース・タグ 6 ( $110_2$ ) の下位ビット 2 ( $10_2$ ) より、メイン・セグメントは 2 となる。第 1 ソース・オペランドは既にレディであるため、S-seg インディペンデントである。従って、(2, 0) または (2, 1) のいずれかのセグメントを選択する。サブ・セグメント方式とスワップを併用することによって、ディスパッチ時に第 1 ソース・オペランドのみレディである命令におけるタグ比較回数の削減が「1/サブ・セグメント数」から「1/メイン・セグメント数」となる。従って、図 6 に示した分割のようにメイン・セグメント数がサブ・セグメント数よりも多い場合に、タグ比較回数をより多く削減できる。




図 7 容量効率が低下する例

## 5. 容量効率の低下

提案手法には発行キューの容量効率が低下するという問題点がある。この問題点は、発行キューの容量効率が重要なプログラムにおいて、性能低下を引き起こす。本節では、容量効率が低下する原因について説明した後、容量効率の低下により性能低下を引き起こすプログラムの特徴に関して説明する。

## 5.1 提案手法による容量効率低下の原因

発行キューの容量効率の低下に関して、図7を用いて説明する。図において、灰色のエントリは命令を保持していることを示している。

図の状態の発行キューに、新たに命令  $p2 = p5 + p6$  をディスパッチする場合を考える。この命令のソース・オペランドは両方レディでないとする。この場合、第1ソース・タグの下位ビットから第1セグメントにディスパッチされることが決定する。しかし、第1セグメントに空きエントリはないため、空きが出るまでディスパッチをストールさせ、待ち合わせを行う必要がある。

このように、命令がディスパッチされるセグメントに空きがない場合、他のセグメントに空きがあってもディスパッチをストールする必要がある。その結果、提案手法ではセグメント化されていない発行キューと比較して容量効率が低下する。

## 5.2 容量効率の低下による性能低下

プログラムには、性能が発行キューの容量に敏感なものとしてないものがある [9, 13, 14]。次の2つの特徴のうちいずれかに当てはまるプログラムでは、性能が発行キューの容量に敏感なため、与えられた発行キューの容量においては、その利用効率が重要である。このため、提案手法による容量効率の低下によって性能が低下する。

- 命令レベル並列性 (ILP: Instruction Level Parallelism) が高いプログラム
- メモリ・レベル並列性 (MLP: Memory Level Parallelism) が高いプログラム

ILPが高いプログラムでは、できるだけ発行キューに命令を多く供給し、より多くの命令を並列に発行できるようにすることで高い性能が得られる。発行キューの容量効率が低下すると、並列に発行できる命令数が減少するため、性能が低下する。

MLPが高いプログラムでは、できるだけ多くのキャッシュ・ミスを実行することにより、メモリ・アクセスのレイテンシが実行時間に与える影響を縮小できる。発行キューの容量効率が低下すると、並列に処理できるメモリ・アクセスが減少するため、性能が低下する。

これらのことから、ILPもしくはMLPが高い場合には、提案手法による容量効率の低下を最小限に抑える工夫が必要となる。

## 6. 容量効率低下への対策: SWITCH 方式

発行キューの容量効率低下による性能低下を抑制する方式として、SWITCHと呼ぶ方式を提案する。SWITCH方式では、次のようにして性能低下を抑制する。

- セグメント選択回路の選択アルゴリズムとして、容量効率は低下するが、タグ比較回数を多く削減できるよ

表1 2つのセグメント選択モードのトレード・オフ

モード	タグ比較回数の削減	容量効率
AGGRESSIVE	○	×
CONSERVATIVE	×	○

うな選択を行う AGGRESSIVE モード と、タグ比較回数の削減率は低下するが、容量効率が大きく低下しないような選択を行う CONSERVATIVE モードの2つを用意する。

- 実行プログラムの ILP 及び MLP を一定のインターバルで監視し、ILP もしくは MLP が高いと判断されたなら次のインターバルでは CONSERVATIVE モードでディスパッチし、そうでないなら AGGRESSIVE モードでディスパッチを行う。

本節では、まず2つのセグメント選択のアルゴリズムに関して説明を行う。その後、ILP 及び MLP の評価方法と、切り替えアルゴリズムに関して説明する。

## 6.1 2つのセグメント選択アルゴリズム

SWITCH 方式では、タグ比較回数の削減重視の AGGRESSIVE モードと、容量効率重視の CONSERVATIVE モードの2つを適切に切り替えて使用する。各モードには、タグ比較回数の削減と容量効率に関して、表1に示すトレード・オフの関係がある。それぞれのセグメントの選択方法に関して説明する。

なお、SWITCH 方式はサブ・セグメント方式と併用が可能であるが、説明を簡単にするため、サブ・セグメントを使用しない場合に関して説明する。サブ・セグメントと SWITCH 方式を併用するような拡張は容易に行うことができる。

### 6.1.1 AGGRESSIVE モード

AGGRESSIVE モードは、4.1節で示した選択アルゴリズムを使用してディスパッチするエントリを決定する。このモードでは、選択されたセグメントに空きがない場合、他のセグメントに空きがあってもディスパッチは行わないため、容量効率が低下する。しかし、セグメント化の利益を最大限利用し、タグ比較回数を大幅に削減できる。

### 6.1.2 CONSERVATIVE モード

AGGRESSIVE モードでは、命令のソース・オペランドが両方レディであり、セグメント・インディペンデントとしてディスパッチできる場合以外では、ソース・タグによって選択されるセグメントに空きがない場合にディスパッチをストールさせる。これに対し、CONSERVATIVE モードでは、以下で説明する工夫を行うことによって、このディスパッチのストールを回避し、容量効率の低下を抑制する。

- 両ソース・オペランドともレディでない場合: AGGRESSIVE モードでは第1ソース・タグの下位

ビットによってセグメントを選択する。選択されたセグメントに空きがない場合、ディスパッチを行わない。これに対して CONSERVATIVE モードでは、第 1 ソース・タグによって選択されたセグメントに空きがない場合には、スワップ\*2してディスパッチを試みる。スワップするため、第 2 ソース・タグにより選択されるセグメントに空きがあればディスパッチが可能となる。

- 第 1 ソース・オペランドのみレディである場合：AGGRESSIVE モードでは、スワップを行い、第 2 ソース・タグでセグメントを選択する。選択されたセグメントに空きがない場合、ディスパッチを行わない。これに対して CONSERVATIVE モードでは、第 2 ソース・タグによって選択されたセグメントに空きがない場合には、スワップをやめてディスパッチする。スワップをやめるため、第 1 ソース・タグによってセグメントが選択されるが、第 1 ソース・オペランドは既にレディであるため、どのセグメントにディスパッチしても良い。従って、セグメント・インディペンデントとしてディスパッチが可能となる。
- 第 2 ソース・オペランドのみレディである場合：AGGRESSIVE モードでは第 1 ソース・タグでセグメントを選択する。選択されたセグメントに空きがない場合、ディスパッチを行わない。これに対して CONSERVATIVE モードでは、第 1 ソース・タグによって選択されたセグメントに空きがない場合には、スワップしてディスパッチする。スワップするため、第 2 ソース・タグによってセグメントが選択されるが、第 2 ソース・オペランドは既にレディであるため、どのセグメントにディスパッチしても良い。従って、セグメント・インディペンデントとしてディスパッチが可能となる。

上述の工夫によって、CONSERVATIVE モードでは、どちらかのソース・オペランドがレディである場合は、必ずディスパッチが可能となる。また、両ソース・オペランドともレディでない場合でも、第 1 ソース・タグにより選択されるセグメントと第 2 ソース・タグにより選択されるセグメントのうち、いずれかのセグメントに空きがあればディスパッチが可能となる。従って、ストールする確率は大きく減少する。

以下に、CONSERVATIVE モードにおけるセグメントの選択アルゴリズムをまとめる。

- 両ソース・オペランドともレディでない場合：第 1 ソース・タグでセグメントを選択する。選択したセグメン

トに空きがない場合、スワップして第 2 ソース・タグをもとにセグメントを決定する。なおも空きがない場合はストールする。

- 第 1 ソース・オペランドのみレディである場合：スワップを行い、第 2 ソース・タグでセグメントを選択する。選択したセグメントに空きがない場合は、スワップをやめて、セグメント・インディペンデントとしてラウンドロビンでセグメントを選択する。
- 第 2 ソース・オペランドのみレディである場合：第 1 ソース・タグでセグメントを選択する。選択したセグメントに空きがない場合はスワップを行い、セグメント・インディペンデントとしてラウンドロビンでセグメントを選択する。
- 両ソース・オペランドがレディである場合：セグメント・インディペンデントとしてラウンドロビンでセグメントを選択する。

### 6.1.3 CONSERVATIVE モードにおけるタグ比較回数の削減

CONSERVATIVE モードでは、AGGRESSIVE モードと比較してタグ比較回数の削減率が低下する可能性がある。この理由について説明する。例として、第 2 ソース・オペランドのみレディである命令をディスパッチする場合について説明する。

CONSERVATIVE モードでは、まず第 1 ソース・タグでセグメントを選択する。選択されたセグメントに空きがあれば、そのセグメントにディスパッチする。この場合、レディでない第 1 ソース・タグが、セグメント化によってタグ比較回数が削減される第 1 ソース・タグのフィールドに書き込まれるため、AGGRESSIVE モードと同様にタグ比較回数が削減される。

第 1 ソース・タグによって選択されたセグメントに空きがなければ、CONSERVATIVE モードではスワップしてセグメント・インディペンデントとしてディスパッチする。この場合、タグ比較回数の削減は行うことができない。これは、既にレディである第 2 ソース・オペランドのタグが、セグメント化によってタグ比較回数を削減できる第 1 ソース・タグのフィールドに書き込まれ、一方で、まだレディでなくタグ比較が行われる第 2 ソース・オペランドのタグが、セグメント化によってタグ比較回数が削減されない第 2 ソース・タグのフィールドに書き込まれるためである。

AGGRESSIVE モードでは、第 1 ソース・タグによって選択されたセグメントに空きがなければ、ストールして空きが出るまで待ち合わせる。このストールにより、容量効率は低下するが、空きが出たあとディスパッチするため、タグ比較回数は削減される。これに対して CONSERVATIVE モードでは、タグ比較回数の削減は行えなくなるが、スワップしてディスパッチすることによってストールを回避し、容量効率の低下を防ぐ。

\*2 4.1 節では、スワップの定義を「第 1 ソース・オペランドのみレディの場合に、第 1 ソース・タグと第 2 ソース・タグを書き込むフィールドを交換する」としていたが、本節以降ではこの定義を拡大し、単に「第 1 ソース・タグと第 2 ソース・タグを書き込むフィールドを交換する」という意味で用いる。

従って、CONSERVATIVE モードは、タグ比較回数の削減をある程度犠牲にして、発行キューの容量効率の低下を抑制するアルゴリズムであるといえる。

## 6.2 モードの切り替え

SWITCH 方式では、AGGRESSIVE と CONSERVATIVE の2つのモードを、実行プログラムの ILP や MLP の量に応じて切り替えて使用する。ここで重要となるのは ILP や MLP の量の評価方法である。本研究では、ILP の評価方法として Issue Stall Rate (ISR) という評価値を使用する。また、MLP の評価方法としては、最終レベル・キャッシュ (LLC: last-level cache) の MPKI (misses per kilo instructions) を使用する。それぞれに関して詳しく説明した後、切り替えアルゴリズムを説明する。

### 6.2.1 Issue Stall Rate (ISR)

ISR は、「インターバルの全サイクルのうち 1 命令も発行されないサイクルの割合」を表す指標である。ILP が高い場合、多くのサイクルで命令が発行されるため、ISR は低い値を示す。一方、ILP が低い場合には、命令が発行されないサイクルが一定の割合で発生するため、ISR は高くなる。

あらかじめ ISR にしきい値を設け、インターバルでの ISR がしきい値を下回った場合に ILP が高いと判断し、そうでなければ低いと判断する。

### 6.2.2 LLC MPKI

LLC MPKI は LLC のキャッシュ・ミスの発生頻度を表す指標である。LLC MPKI があらかじめ定めたしきい値を上回った場合に MLP が高いと判断し、そうでなければ低いと判断する。




図 8 SWITCH 方式におけるディスパッチエントリの決定回路

### 6.2.3 切り替えアルゴリズム

切り替えアルゴリズムは以下に示すとおりである。一定のインターバルにおいて、ISR と LLC MPKI を測定し、ILP および MLP の高低を判断する。ILP または MLP のいずれかが高いと判定された場合、次のインターバルを CONSERVATIVE モードで実行する。ILP と MLP がどちらも低いと判定された場合、次のインターバルを

AGGRESSIVE モードで実行する。

SWITCH 方式におけるディスパッチするエントリの決定回路を図 8 に示す。AGGRESSIVE と CONSERVATIVE の2つの選択アルゴリズムのうち、どちらを利用するかを SWITCH 回路が選択し、その結果に応じてセグメントが選択される。

## 7. 評価

### 7.1 評価環境

評価環境について説明する。性能やタグ比較回数を評価するために、SimpleScalar v.3.0a をベースに作成したシミュレータを使用した。評価で仮定したプロセッサ構成を表 2 に示す。

提案手法の各種パラメータを、表 3 に示す。5% 程度の性能低下と引き換えにできるだけ多くのタグ比較回数削減を達成できるよう、実験によって求めた最適なパラメータである。セグメント数の違いによるタグ比較回数の削減及び性能低下に関しては、7.3.3 節で評価を行う。

測定ベンチマークには、SPEC CPU 2017 ベンチマークのうち、int 系 9 本と fp 系 9 本の計 18 本を使用した。ベンチマークの測定区間は、プログラムの先頭から 16B 命令をスキップした後の 100M 命令である。

表 2 プロセッサの基本構成

Pipeline width	8 instructions wide for each of fetch, decode, issue, and commit
Reorder buffer	300 entries
IQ	128 entries
Load/Store queue	128 entries
Physical registers	300 (int) + 300 (fp)
Branch prediction	16KB Perceptron predictor [15] 2K-set 4-way BTB 10-cycle misprediction penalty
Function unit	4 iALU, 2 iMULT, 3 FPU, 2 LSU
L1 D-cache	32KB, 8-way, 64B line 2-cycle hit latency
L1 I-cache	32KB, 8-way, 64B line 2-cycle hit latency
L2 cache	2MB, 16-way, 64B line 12-cycle hit latency
Main memory	300-cycle latency 8B/cycle bandwidth
Prefetch	stream-based, 32-stream tracked, 16-line distance, 2-line degree, prefetch to L2 cache

### 7.2 評価モデル

- 評価した 4 種類のプロセッサ・モデルを示す。
- **BASE:** 提案手法を用いない基準のモデル




図 9 提案手法によるタグ比較削減




図 10 提案手法による性能低下




図 11 提案手法による容量効率の変化

表 3 提案手法のパラメータ構成

メイン・セグメント数	16
サブ・セグメント数	2
切り替えインターバル	10K instructions
ISR しきい値	15%
LLC MPKI しきい値	2.0

- **SWITCH**: 提案手法において SWITCH 方式によるモード切り替えを行うモデル
- **AGGRESSIVE**: 提案手法において常に AGGRESSIVE モードで実行するモデル
- **CONSERVATIVE**: 提案手法において常に CONSERVATIVE モードで実行するモデル

## 7.3 評価結果

### 7.3.1 タグ比較回数の削減

図 9 に、提案手法の BASE モデルに対するタグ比較回数の割合をベンチマークごとに示す。なお、各棒グラフの上の ILP 及び MLP の表記は、それぞれ、そのベンチマークが ILP または MLP が高いベンチマークであることを示している。ここで、ILP が高いとは BASE モデルでの IPC

が 3.5 以上であることを表し、MLP が高いとは BASE モデルでの LLC MPKI が 2.0 以上であることを表す。

AGGRESSIVE と CONSERVATIVE のタグ比較回数削減に関しては、同図より、いずれのベンチマークにおいても、AGGRESSIVE のほうがタグ比較回数が少ないことがわかる。その差は平均で 10% 程度となっており、AGGRESSIVE モードのタグ比較回数を積極的に削減できるという性質が確認できる。

同図より SWITCH 方式では、平均で BASE モデルの 15% 程度のタグ比較回数となっており、85% の削減を達成している。

SWITCH 方式では、ILP や MLP の高いベンチマークにおいては CONSERVATIVE と同程度のタグ比較回数であるのに対して、そうでないベンチマークにおいては AGGRESSIVE と同程度のタグ比較回数となっていることがわかる。したがって、発行キューの容量効率が重要なベンチマークにおいては、AGGRESSIVE モードを選択して積極的にタグ比較回数の削減が行えていることがわかる。

### 7.3.2 性能低下

図 10 に、BASE に対する提案手法による性能低下をベンチマークごとに示す。同図より、SWITCH 方式による性能低下は最大で 5% 程度であり、多くのベンチマークでは 0% に近く性能はほとんど低下しないということが確認できる。

SWITCH 方式の有効性に関して述べる。同図より、ILP や MLP が高い cactusBSSN や imagick, lbm などのベンチマークにおいて、AGGRESSIVE では大きく性能低下しているのに対して、CONSERVATIVE では性能低下が抑制されていることが分かる。そして SWITCH では、CONSERVATIVE と同程度の性能低下にとどまっている。従って、容量効率が性能にとって重要なプログラムにおいて、SWITCH 方式によって性能低下が抑制できていることが分かる。

図 11 に各モデルでの発行キューの占有率を示す。占有率とは、発行キューの全エントリのうち使用された割合であり、この値が BASE のそれに近いほど容量効率が低下していないことを示す。

同図より、AGGRESSIVE では BASE に対して占有率が大きく低下しているのに対して、CONSERVATIVE では占有率の低下がある程度抑制できていることが分かる。そして、ILP や MLP が高いベンチマークでは SWITCH 方式での占有率が CONSERVATIVE と同程度となっていることが分かる。このことから、SWITCH 方式では、容量効率の性能に対する重要性に応じて適切にモードを選択し、容量効率の低下による性能低下を抑制できている、SWITCH 方式が有効であるとわかる。

図 10 より、いくつかのベンチマークでは性能が向上していることが分かる。この理由に関して説明する。一般にランダム・キュー方式の発行キューには、命令がプログラム順に並んでいないため、最も優先して発行すべき命令の発行が遅れる可能性があるという欠点が存在する。ランダム・キューでは、命令の並びが年齢についてランダムになる一方、選択論理は、下のエントリほど優先して発行命令を選択するため、レディ命令が発行幅以上に存在する発行コンフリクトが生じた場合、誤った優先度で命令を選択することが生じる。提案手法では発行キューの容量効率が低下するため、発行キュー内の命令数が少なくなり、結果的に発行コンフリクトが生じる確率が低下し、問題が生じにくくなり、性能が向上する。

#### 7.3.3 セグメント数に関する評価

図 12 に、メイン・セグメント数とサブ・セグメント数を変化させた場合の、SWITCH 方式での性能低下とタグ比較回数の散佈図を示す。図中の各点にはメイン・セグメント数とサブ・セグメント数を (M-seg, S-seg) という形式で付与している。横軸は最も性能低下が大きかったベンチマークにおける性能低下を示し、縦軸は全ベンチマーク




図 12 セグメント数の違いによるタグ比較回数の削減と性能低下

での平均のタグ比較回数を示す。

同図より、セグメントの総数が増えると、タグ比較回数はより削減されるが、同時に性能低下も大きくなることがわかる。また、セグメントの総数が同じ場合 ((16, 1) と (8, 2) など)、サブ・セグメントを利用するほうが、よりタグ比較回数を削減できていることが分かる。このことから、サブ・セグメント方式は有効であるといえる。

本論文では、性能低下は全てのベンチマークで 5% 以下に抑えるという基準を設定している。従って、図 12 において性能低下が 5% より小さいセグメント数の組み合わせのうち、最もタグ比較回数が削減される (16,2) を最適であると判断した。

## 8. まとめ

LSI の微細化の進展に伴って、経年劣化が加速し摩耗故障が増加する問題が深刻になっている。この故障は、デバイスの温度に関して指数関数的に加速するため、チップ内のホット・スポットの解消が求められている。

発行キューはこのホット・スポットの 1 つとして知られている。この主な原因はウェイクアップ時の多数のタグ比較である。本論文では、ウェイクアップ時のタグ比較回数を削減するために、発行キューをセグメント化、および、それに関わるいくつかの手法を提案した。

提案手法には発行キューの容量効率が低下するという問題点が存在する。この問題点に対して、本論文ではさらに、異なる 2 つのディスパッチ・アルゴリズムを、性能についての容量効率の重要性に応じて切り替えて使用することにより、容量効率の低下による性能低下を抑制する手法を提案した。提案手法を SPEC CPU 2017 を使って評価したところ、性能低下を最大でも 5% 以下 (平均 -1%) に抑えつつ、タグ比較回数を 85% 削減できることを確認した。

謝辞 本研究は、JSPS 科研費 20K11732 の助成を受けたものです。

## 参考文献

- [1] Weste, N. H. E. and Harris, D. M.: *CMOS VLSI Design: A Circuits and Systems Perspective, 4th edition*, Addition Wesley (2010).
- [2] Monsieur, F., Vincent, E., Roy, D., Bruyere, S., Pananakakis, G. and Ghibaudo, G.: Time to Breakdown and Voltage to Breakdown Modeling for Ultra-thin Oxides ( $Tox < 32\text{\AA}$ ), *Proceedings of the 2001 IEEE International Integrated Reliability Workshop*, pp. 20–25 (2001).
- [3] Khan, S. and Hamdioui, S.: Temperature Dependence of NBTI Induced Delay, *Proceedings of the 2010 IEEE 16th International On-Line Testing Symposium*, pp. 15–20 (2010).
- [4] Black, J.: Electromigration—A Brief Survey and Some Recent Results, *IEEE Transactions on Electron Devices*, Vol. ED-16, No. 4, pp. 338–347. (1969).
- [5] Viswanath, R., Wakharkar, V., Watwe, A. and Lebonheur, V.: Thermal Performance Challenges from Silicon to Systems, *Intel Technology Journal*, Vol. 4, No. 3, pp. 1–16 (2000).
- [6] Farrell, J. A. and Fischer, T. C.: Issue Logic for a 600-MHz Out-of-order Execution Microprocessor, *IEEE Journal of Solid-State Circuits*, Vol. 33, No. 5, pp. 707–712 (1998).
- [7] Abella, J., Canal, R. and Gonzalez, A.: Power- and Complexity-aware Issue Queue Designs, *IEEE Micro*, Vol. 23, Issue 5, No. 5 (2003).
- [8] Ponomarev, D., Kucuk, G. and Ghose, K.: Reducing Power Requirements of Instruction Scheduling Through Dynamic Allocation of Multiple Datapath Resources, *Proceedings of the 34th Annual International Symposium on Microarchitecture*, pp. 90–101 (2001).
- [9] Sembrant, A., Carlson, T., Hagersten, E., Black-Shaffer, D., Perais, A., Seznec, A. and Michaud, P.: Long Term Parking (LTP): Criticality-aware Resource Allocation in OOO Processors, *Proceedings of the 48th International Symposium on Microarchitecture*, pp. 334–346 (2015).
- [10] Ernst, D. and Austin, T.: Efficient Dynamic Scheduling Through Tag Elimination, *Proceedings of the 29th Annual International Symposium on Computer Architecture*, pp. 37–46 (2002).
- [11] Motomura, M., Toyoura, J., Hirata, K., Ooka, H., Yamada, H. and Enomoto, T.: A 1.2-million Transistor, 33 MHz, 20-bit Dictionary Search Processor with a 160 kb CAM, *1990 37th IEEE International Conference on Solid-State Circuits*, pp. 90–91 (1990).
- [12] Motomura, M., Toyoura, J., Hirata, K., Ooka, H., Yamada, H. and Enomoto, T.: A 1.2-million Transistor, 33-MHz, 20-b Dictionary Search Processor (DISP) ULSI with a 160-kb CAM, *IEEE Journal of Solid-State Circuits*, Vol. 25, No. 5, pp. 1158–1165 (1990).
- [13] Ando, H.: SWQUE: A Mode Switching Issue Queue with Priority-correcting Circular Queue, *Proceedings of the 52nd Annual International Symposium on Microarchitecture*, pp. 506–518 (2019).
- [14] Kora, Y., Yamaguchi, K. and Ando, H.: MLP-aware Dynamic Instruction Window Resizing for Adaptively Exploiting Both ILP and MLP, *Proceedings of the 46th Annual International Symposium on Microarchitecture*, pp. 37–48 (2013).
- [15] Jimenez, D. A. and Lin, C.: Dynamic Branch Prediction with Perceptrons, *Proceedings of Seventh International Symposium on High-Performance Computer Architecture*, pp. 197–206 (2001).