FPGAによる次世代メモリのエミュレーション機構の試作

広渕 崇宏^{1,a)} 高野 了成¹

概要:DRAM とは異なる新たなメモリデバイスが計算機のメインメモリの一部に搭載されつつある。こ のようなメインメモリに対する新たなシステムソフトウェアの研究が注目されている。メインメモリの性 能特性を擬似的に再現する(エミュレーションする)機構が求められるものの、既存技術ではシステムソ フトウェアの研究に適したものは存在しない。本稿では、FPGA を用いた次世代メモリのエミュレーショ ン機構を提案する。メインメモリの遅延や帯域幅を様々な値に変更しながら、システムソフトウェアをエ ミュレータ上で実行できる。そのような大規模なソフトウェアに対しても十分高速に動作する。異なる種 類のメモリデバイスがメインメモリ内で併存するハイブリッド型メモリシステムの再現も可能にする。一 般的に安価に入手可能な FPGA SoC を用いることで容易に導入可能である。初期的なプロトタイプを実 装し予備的な評価を行った。エミュレータを介したメモリアクセスの最小遅延は 370 ns 程度であった。現 実的な実行時間で大規模なソフトウェアをエミュレータ上で動作できると期待される。提案エミュレータ でメモリの読み込み遅延および書き込み遅延を変更すると、CPU から観測できるメモリの遅延および帯域 幅が正しく変化することを確認した。

1. はじめに

今日の計算機において、メインメモリとして用いられる DRAM は技術的な限界を抱えている。キャパシタを記憶 素子とする DRAM は、その値を維持するために常にリフ レッシュ電力を必要とする。その消費電力は計算機全体の 数割を占めており、さらなる大容量化は難しい。また、製 造プロセスが微細化するにつれてリーク電力の問題が深刻 化しつつあり、高密度化は徐々に困難になりつつある。

そこで、DRAMとは異なる新たな動作原理に基づくメモ リデバイスに注目が集まっている。例えば、2019年4月に 発売された Intel の Optane Data Center Persistent Memory (DCPM) は、抵抗変化する記憶素子を利用したメモリ モジュールであり、メモリモジュール一枚あたり DRAM よりも一桁大きい記憶容量を提供する。従来の DRAM モ ジュール同様に DIMM インタフェースを介して計算機のメ モリバスに接続し、そのメモリ空間を CPU の物理メモリア ドレス空間に直接マップできる。ソフトウェアは CPU の load/store 命令などを利用して Optane DCPM を DRAM 同様に利用できる。

しかし、新たな動作原理に基づくメモリデバイスは、 DRAMとは異なる性能特性を有する。例えば、我々の評価 実験 [1] では、Optane DCPM のランダムアクセスの読み 込み遅延は 374 ns であり、DRAM よりも4 倍程度遅かっ た。また、ライトバックを伴うランダムアクセスの遅延は 391 ns であり、DRAM よりも 4.1 倍程度遅かった。読み 込み帯域幅は、6 枚のメモリモジュールがインタリーブさ れた状態において 37 GB/s であり、DRAM の 3 分の 1 程 度であった。また、ライトバックを伴うメモリアクセスの 帯域幅は 2.9 GB/s であり、DRAM の一割未満であった。 計測方法や計測環境が若干異なるものの、Optane DCPM が DRAM とは異なる性能特性を有することが他からも報 告されている [2], [3]。

DRAM 同様にアクセスできるにもかかわらず DRAM と は異なる性能特性を有するメモリデバイスをシステムソフ トウェアからどのように使いこなすのか、今後研究が盛ん になることが期待される。どのような性能特性を有するメ モリデバイスに対して、どのようなメモリ管理手法が有効 であるのか、明らかにする必要になる。実際に入手できる メモリデバイスのみならず、将来登場するであろうメモリ デバイスの性能特性を想定して、評価実験を行えることが 望ましい。評価実験においては、メモリデバイスの性能特 性を変えながら、ソフトウェアの有効性を定量的に検証で きることも望ましい。

しかしながら、メモリデバイスの性能特性を擬似的に再 現する既存機構は、システムソフトウェアの研究に用いる ためには不十分である。比較的大規模なソフトウェアであ るシステムソフトウェアを、エミュレータ上で評価実験に

¹ 国立研究開発法人 產業技術総合研究所

^{a)} t.hirofuchi@aist.go.jp

IPSJ SIG Technical Report

支障を来さない現実的な速度で実行できる必要がある。今 後主流になるであろうハイブリッド型のメインメモリを想 定して、異なる性能特性を有するメモリデバイスが併存す るメインメモリを再現可能なものが求められる。評価実験 に広く用いることが可能な導入の容易さを備えることも必 要である。

そこで、本稿では、FPGA を用いた次世代メモリのエ ミュレーション機構を提案する。DRAM とは異なる性能 特性を有するメインメモリを擬似的に再現可能にする。シ ステムソフトウェアをエミュレータ上で実行可能し、その ような大規模なソフトウェアであっても十分高速に動作す る。異なる種類のメモリデバイスがメインメモリ内で併存 するハイブリッド型メモリシステムの再現も可能にする。 一般的に安価に入手可能な FPGA SoC を用いることで容 易に導入可能である。

本稿の構成は以下の通りである。2節では、既存のシミュ レーションおよびエミュレーション手法を概観し、新たな メモリエミュレーション手法の必要性を述べる。3節で要 求事項をまとめ、4節で提案機構を紹介する。5節でプロ トタイプの初期的な評価実験を述べる。6節で関連研究に ふれ、7節で本稿をまとめる。

2. 背景

DRAM とは異なるメモリデバイスがメインメモリの一部 に搭載されつつある。従来とは異なるメモリ構成および性 能特性を有するメインメモリを管理する手法の研究が重要 になる。例えば、メインメモリとして搭載された、CPUの load/store 命令でアクセスできる (byte-addressable な) 不 揮発性メモリを対象としたファイルシステムの提案 [4], [5] や、同様のメモリを NUMA ノードとして管理する手法の 提案がある [6]。byte-addressable な不揮発性メモリに対し て、突然の電源遮断時にも不整合が生じることがないよう 安全にメモリオブジェクトを割り当てて管理するライブ ラリの提案 [7] やプログラミングインタフェース [8] があ る。また、我々は、DRAM と DRAM とは異なる性能特 性を持つメモリデバイスが併存するメインメモリを想定し て、メモリマッピングを動的に最適化するハイパーバイザ (RAMinate[9], [10])を提案している。メモリアクセスが 頻出するメモリページを判別し、より高速なメモリデバイ ス(一般には DRAM)に再配置する。ハイパーバイザと して実装することで、ゲストオペレーティングシステムを 一切改変する必要がない。

しかしながら、メモリデバイスの性能特性を擬似的に再 現する既存機構は、このようなシステムソフトウェアの研 究に用いるためには不十分である。

プロセッサシミュレータ (例えば gem5[11]) およびそれと 併せて用いられるメモリシミュレータ (例えば NVMain[12]) は、計算機アーキテクチャに焦点を当てた研究においては 有効であるものの、システムソフトウェアのような大規 模なソフトウェアに焦点を当てた研究には適用が難しい。 ハードウェアの細部をシミュレーションするため膨大な実 行時間が必要になる。

PIN などの binary instrumentation 手法は、プログラム の CPU 命令列を逐次分析・翻訳しながら実行するため、 対象とするプログラムの性能低下が生じる。カーネル空間 も含めたオペレーティングシステム全体を対象とすること は一般的には想定されていない。

対象プログラムの性能低下が軽微な手法として、従来の DRAM を搭載した計算機を用いつつ、DRAM よりもアク セス遅延が大きいメモリデバイスをメインメモリに用いた 場合を想定して、対象プログラムの実行速度をわざと遅く する機構が提案されている。プロセッサのパフォーマンス カウンタから取得できる情報を用いて、LLC ミス(すな わちメインメモリアクセス)に伴う CPU のストールサイ クル数をリアルタイムに計測し、想定するメモリデバイス のアクセス遅延を考慮して、実行プログラムの CPU 時間 割り当てを減少させる。例えば、我々の提案する手法 [13] は、CPU のライトバック処理を監視することで、読み書 き遅延が異なるメモリデバイスをエミュレーションした場 合であっても高い精度で実行プログラムの挙動を再現でき る点で、先行研究(Quartz [14])よりも優位性がある。比 較的導入が容易である反面、パフォーマンスカウンタから 取得できる情報は限られるため、エミュレーション可能な メモリ構成は限られる。DRAM に加えて Optane DCPM を物理アドレスにマップした場合のように、物理アドレス 領域のメモリの性能特性が一様ではない状況を再現するこ とは困難である。また、評価結果を多面的に検証するため には、このエミュレーション手法を用いた評価実験に加え て、異なる手法に基づく評価実験も併せて行うことが望ま しい。

3. 要求事項

以上を踏まえて、我々が求めるエミュレーション機構に 対する要件を整理すると以下のようになる。

- DRAM とは異なる性能特性を持つ byte-addressable なメインメモリを擬似的に再現し、その読み書き遅延 などのパラメタを任意の値に設定できること。
- オペレーティングシステムなどのシステムソフトウェ ア全体をエミュレータで動作させることが可能であり、 そのような大規模かつ複雑なソフトウェアを対象に現 実的な速度でエミュレーションを提供できること。
- 異なる種類のメモリデバイスがメインメモリ内で併存 するハイブリッド型メモリシステムの再現が可能であ ること。

一方、メモリデバイスの不揮発性に関しては、当面エ ミュレーション機構の対象外とし、遅延や帯域幅の再現に 情報処理学会研究報告

IPSJ SIG Technical Report



図1 提案機構の概要

焦点を当てる。

4. 提案機構

そこで、本稿では、FPGA を用いた次世代メモリのエ ミュレーション機構を提案する。DRAM とは異なる性能 特性を有するメインメモリを擬似的に再現可能にする。シ ステムソフトウェアをエミュレータ上で実行可能にし、そ のような大規模なソフトウェアを対象としても十分高速に 動作する。従来のソフトウェアによるエミュレーション手 法で難しかったハイブリッド型メモリシステムの再現も可 能にする。一般的に安価に入手可能な FPGA SoC を用い ることで容易に導入可能である。

提案機構の概要を図1に示す。FPGA SoCとは、CPU とFPGA がワンチップにパッケージ化されたものであり、 CPU ではオペレーティングシステムなどのソフトウェア を動作させつつ、FPGA をプログラムすることで様々な機 能をハードウェアで実装することが可能である。CPU は load/store 命令などを用いて CPU 側に接続された DRAM にアクセスできる。提案機構においては、CPU が、FPGA 上でプログラムされたエミュレーションモジュールを介し て、FPGA 側に接続された DRAM にもアクセスできるよ う設計した。FPGA 側に接続された DRAM も CPU の物 理アドレス空間にマップされており、load/store 命令など を用いてアクセスできる。

エミュレーションモジュールにおいては、遅延の挿入や 帯域幅の制限などを行って、DRAM とは異なる性能特性を 有するメモリの挙動を再現する。ハイブリッド型のメイン メモリを想定して、メモリアクセス要求のアドレスに応じ て、異なる遅延を挿入することなども可能である^{*1}。CPU コアは、CPU 側に接続された DRAM および FPGA 側に 接続された DRAM に対して CPU キャッシュを介して接 続する。特段の言及がない限り CPU キャッシュが機能す るように設定した。

提案機構の仕組み上、想定するメモリデバイスの遅延や 帯域幅の値そのものをエミュレータ上で再現することが難 しい場合がある。その場合であっても、提案機構を用いれ ば遅延や帯域幅が変わった場合の影響を相対的に評価する ことが可能である。

現在、Xilinx 社製の FPGA SoC 開発ボードである Zyng Ultrascale+ ZCU104 を用いて、初期的なプロトタイプを 実装中である。これまでにエミュレーションモジュールに おいては遅延の挿入機能のみを実装した。CPU とエミュ レーションモジュール間は AXI バスを通じて接続されてい る。またエミュレーションモジュールとメモリコントロー ラ(MIG) 間も AXI バスを通じて接続されている。エミュ レーションモジュールは、両 AXI バス間でデータを透過 的に転送するとともに、必要に応じてデータ転送を指定の クロック数だけ遅らせる。AXI バスは5つの通信チャネル から構成されており、通信を開始するマスター側とそれを 受けるスレーブ側とが接続されている。エミュレーション モジュールから見ると、CPU がマスターに相当し、メモリ コントローラがスレーブに相当する。スレーブからの読み 込みデータを転送するチャネル(R チャネル)とスレーブ に対する書き込みの成否をスレーブから通知するチャネル (Bチャネル)に対して、それぞれ遅延の挿入機能を実装し た。FIFO キュー内にてチャネル内を通過するメッセージ を一定時間遅延させる。一度に複数のメモリアクセス要求 が発行された場合に備えて、非同期的な転送に対応する。

5. 予備評価

実装中のプロトタイプを用いて予備的な評価を行った。 評価実験は暫定的なものであり、開発の進捗とともに結果 が変わる可能性がある。開発ボードに対して ARM 64bit 版 Linux の実行環境を構築した。オペレーティングシス テムに対して CPU 側に接続された DRAM をメインメモ リとして認識させた。FPGA 側に接続された DRAM はメ インメモリとしては認識されていないものの、メモリ空間 の物理アドレスにはマップされている。ユーザランドで動 作する計測プログラムは、物理アドレスへの直接的なアク セスを提供するデバイスファイル/dev/mem を利用して、 FPGA 側のメモリを読み書きした。一般的に Linux カー ネルはメインメモリとして認識している物理アドレス以外 の領域については、CPU キャッシュを無効にする。Linux カーネルを改変し、FPGA 側 DRAM の物理アドレス領域 について、CPU キャッシュの有効と無効を切り替えられ るようにした。

本実験で利用する CPU は ARM Cortex-A53 の 4 コア構 成である。CPU キャッシュは CPU コアごとの L1 キャッ シュが 32 KB および CPU コアで共有する L2 キャッシュ が 1MB 存在する。

5.1 FPGA 側 DRAM の基本性能(遅延)

FPGA 側 DRAM の基本性能を調査すべく、CPU から FPGA 側に接続された DRAM にアクセスする際の遅延お よび帯域幅を計測した。この実験ではエミュレータで遅延

^{*1} また、本稿では議論しないものの、メインメモリのビット化けを 再現することも可能である。



図2 ランダムアクセスにおけるメモリアクセス遅延。横軸はバッファサイズ。左側より順に CPU 側 DRAM、FPGA 側 DRAM、FPGA 側 DRAM(ただし CPU キャッシュが無 効)のグラフ。RO は読み込み動作のみを行うプログラムによるメモリアクセス遅延の計 測値、WB は書き込み動作も伴うプログラムによるメモリアクセス遅延の計測値を示す。

は付加しない。計測プログラムは我々が開発したものを用 いた [1], [13]。

遅延の計測プログラムは、CPU のプリフェッチや Outof-order 実行による影響を抑えるため、ランダムなアドレ スにジャンプするリンクリストを生成・追跡する。読み込 み遅延を計測する動作は次のようになる。

- (1)メモリ上に確保したバッファを64バイトのキャッシュ
 ラインサイズごとに分割する。これをキャッシュラインオブジェクトと呼ぶ。
- (2)各キャッシュラインオブジェクトの先頭8バイトに、 リンクリストにおける次のキャッシュラインオブジェ クトへのポインタを埋め込む。ただし、次のキャッ シュラインオブジェクトはランダムな距離だけ離れた 場所のキャッシュラインオブジェクトとする。
- (3) リンクリストを先頭から末尾まで追跡し、その所要時間より遅延を見積もる。

メインメモリへのライトバックを伴う遅延を計測する場合 は、リンクリストを追跡する際に、各キャッシュラインオ ブジェクトの先頭 8-15 バイト目に任意の値を書き込むこ とで、CPU のキャッシュ管理においてキャッシュライン を modified 状態にする。

図 2にその実験結果を載せる。確保するバッファのサイ ズを変更した。CPU 側 DRAM、FPGA 側 DRAM、CPU キャッシュを無効にした場合の FPGA 側 DRAM につい てそれぞれ計測した。CPU の LLC が 1 MB であるため、 バッファサイズをそれ以上に増やした場合にメモリへのア クセス遅延を計測できる。バッファサイズを 8MB とした 時に、CPU 側 DRAM は約 155 ns、FPGA 側 DRAM は 約 370 ns であった。FPGA 側 DRAM は FPGA の回路を 経由するため遅延の増加はやむえない。メインメモリのエ ミュレータとして、FPGA 側 DRAM をメインメモリとし て見立ててシステムソフトウェアを動作させた場合、CPU 側 DRAM を用いるよりも性能は低下するものの、十分現 実的な時間で評価実験を行えると期待する。 なお、必要に応じて CPU キャッシュを無効にできること も併せて確認した。図 2 の右側のグラフが示すように、書 き込みを伴うメモリアクセス遅延は増加した。これは、リ ンクリストのポインタを参照するために生じたメモリから の読み込みと、データのメモリへの書き出しが逐次 FPGA 側 DRAM に対して行われたためである。

5.2 FPGA 側 DRAM の基本性能(帯域幅)

メモリ帯域幅の計測プログラムは、それぞれシーケンシャ ルアクセスを行う複数のワーカプロセスを起動する。各 ワーカプロセスはそれぞれ対象とするメモリ上に 100 MB の領域を確保し、シーケンシャルアクセスを行う。CPU は 4 コアであるため、最大 4 つのワーカプロセスを起動した。 実験結果を図 3 に示す。CPU 側 DRAM の場合、読み込 み動作のみの帯域幅は最大約 7 GB/s、ライトバックを伴 う帯域幅が約 2.9 GB/s であった。一方、FPGA 側 DRAM の場合、帯域幅はいずれも 0.8 GB/s 程度であった。CPU 側 DRAM よりは帯域幅が低下するものの、システムソフ トウェアの動作上は支障がないことが期待される。

一般に、modified 状態となったキャッシュラインのメイ ンメモリへのライトバックは、CPU の動作とは非同期に行 われるため、CPU からその動作を観測することは難しい。 遅延の計測においては、読み込み動作のみのメモリアクセ ス遅延もライトバックを伴うメモリアクセス遅延もほぼ同 じ値であった。しかし、帯域幅の計測においては、CPU 側 DRAM の場合に、メインメモリへの書き込み処理の速度 を上回る速度で、CPU のライトバック処理が生じたため、 ライトバックを伴うメモリアクセスの帯域が読み込み動作 のみの帯域幅よりも低下している。

FPGA 側 DRAM に対して CPU キャッシュを無効にす ると、読み込み帯域幅は減少した。これはプリフェッチが なされないことによるものと推測する。







図4 エミュレータで付加した遅延と計測したメモリアクセス遅延の関係。ランダムアクセス。 左側のグラフは読み込み処理に対して遅延を挿入した場合、右側のグラフは書き込み処 理に対して遅延を挿入した場合。

5.3 遅延のエミュレーション

同じ計測プログラムを用いて、エミュレータの FIFO キューで挿入した遅延と実際に CPU で計測されるランダ ムアクセス遅延の関係を調査した。FPGA 側 DRAM の読 み込み処理(AXI バスの R チャンル)に対する遅延の挿 入および書き込み処理(AXI バスの B チャネル)に対する 遅延の挿入をいずれか一方ずつ行った。ランダムアクセス のバッファサイズは 8 MB に設定した。実験結果を図 4 に 示す。

DRAM からの読み込み処理に遅延を挿入した場合、読 み込み動作のみのメモリアクセス遅延およびライトバック を伴うメモリアクセス遅延いずれも線形に増加した。計測 値から求められる傾きは 3.3 ns/cycle であり、これはこの AXI バスの駆動速度は 300 MHz と合致する。DRAM への 書き込み処理に遅延を挿入した場合、読み込み動作のみの メモリアクセス遅延は増加しなかった。ライトバックを伴 うメモリアクセス遅延は、挿入した遅延が 80 ns までは増 加しなかったものの、その後は線形に増加した。挿入する 遅延が増加すると、メインメモリへの書き込み処理が CPU のライトバック動作に間に合わなくなったためである。ま た、図 5 に示すように、CPU で観測されるメモリアクセ ス帯域幅もエミュレータで挿入した遅延に応じて変化する ことを確認した。

以上、エミュレータで挿入した読み込み遅延ないし書き 込み遅延に応じて、CPUで観測されるメモリアクセス遅延 が正しく増加することを確認した。それに応じてメモリア クセス帯域幅も減少することを確認した。今後は、エミュ レータの FIFO キューを一定時間内に通過するメッセージ 数を制限することで、帯域幅を明示的に絞ることも可能に する予定である。

6. 関連研究

FPGA SoC を用いたメインメモリのエミュレータに関 する研究を概観する。いずれも FPGA 側に接続された DRAM への遅延を増加させることで DRAM とは異なる メモリデバイスの遅延を再現する。

[15] では、FPGA 側に接続された DRAM の制御タイミ ング (例えば ACTIVATE 処理をしてから READ/WRITE 処理を行うまでの時間である tRCD など)を意図的に増や すことでメモリアクセス遅延を増加させる。興味深い手法 ではあるものの、増加させるとはいえ慎重な扱いが求めら れる DRAM の制御タイミングを意図的に調整することは、





動作の安定性に支障を来すのではないかと我々は懸念して いる。また、帯域幅の制限などの発展的なエミュレーショ ンを実装するためには、DRAMの制御タイミングの調整の みでは対応が難しく、我々の手法のようにメモリへのデー タを転送する途中にエミュレーションを行うモジュールを 実装する方がよいのではと考える。

[16]では、CPUから FPGA 側のメモリデバイスに通じ るバスの途中に遅延を挿入する機構を設けている。AXIバ スの読み込みアドレスを転送するチャネル (AR チャネル) よび書き込みアドレスを転送するチャネル (AW チャネル) において、転送が完了したことをスレーブ側から通知する 信号 (ARREADY ないし AWREADY のアサート)の伝 搬を一定期間遅延させる。アドレス転送用のチャネルに遅 延を挿入した理由は明らかではない。一方、我々の手法で は、読み込みデータチャネルおよび書き込み成否通知チャ ネルのメッセージを一定期間 FIFO キュー内にて遅延させ ている。複数のメモリアクセス要求が同時に発行される場 合を想定して、アドレスおよびデータチャネルいずれも非 同期的な転送を可能とする。

7. おわりに

FPGA を用いた次世代メインメモリのエミュレーション 機構を提案した。DRAM とは異なる性能特性を有するメ インメモリを擬似的に再現可能にする。初期的なプロトタ イプを実装し予備的な評価を行った。エミュレータを介し たメモリアクセスの最小遅延は 370 ns 程度であった。現 実的な速度でシステムソフトウェアをエミュレータ上で動 作できると期待される。提案エミュレータでメモリの読み 込み遅延および書き込み遅延を変更すると、CPU から観 測できるメモリの遅延および帯域が正しく変化することを 確認した。今後は提案機構の開発を引き続き進めるととも に、エミュレーション機能に関して詳細な評価実験を行う 予定である。

謝辞 本研究は科研費 19H01108 の助成を受けた。

参考文献

- Hirofuchi, T. and Takano, R.: The Preliminary Evaluation of a Hypervisor-based Virtualization Mechanism for Intel Optane DC Persistent Memory Module, *CoRR*, Vol. abs/1907.12014 (online), available from (http://arxiv.org/abs/1907.12014) (2019).
- [2] Izraelevitz, J., Yang, J., Zhang, L., Kim, J., Liu, X., Memaripour, A., Soh, Y. J., Wang, Z., Xu, Y., Dulloor, S. R., Zhao, J. and Swanson, S.: Basic Performance Measurements of the Intel Optane DC Persistent Memory Module, *CoRR*, Vol. abs/1903.05714 (online), available from (http://arxiv.org/abs/1903.05714) (2019).
- [3] van Renen, A., Vogel, L., Leis, V., Neumann, T. and Kemper, A.: Persistent Memory I/O Primitives, *CoRR*, Vol. abs/1904.01614 (online), available from (http://arxiv.org/abs/1904.01614) (2019).
- [4] Condit, J., Nightingale, E. B., Frost, C., Ipek, E., Lee, B., Burger, D. and Coetzee, D.: Better I/O Through Byte-addressable, Persistent Memory, *Proceedings of the* ACM SIGOPS 22nd Symposium on Operating Systems Principles, ACM, pp. 133–146 (2009).
- [5] Dulloor, S. R., Kumar, S., Keshavamurthy, A., Lantz, P., Reddy, D., Sankaran, R. and Jackson, J.: System Software for Persistent Memory, *Proceedings of the Ninth European Conference on Computer Systems*, ACM, pp. 15:1–15:15 (2014).
- [6] Kannan, S., Gavrilovska, A. and Schwan, K.: pVM: Persistent Virtual Memory for Efficient Capacity Scaling and Object Storage, *Proceedings of the Eleventh European Conference on Computer Systems*, ACM, pp. 13:1– 13:16 (2016).
- [7] Coburn, J., Caulfield, A. M., Akel, A., Grupp, L. M., Gupta, R. K., Jhala, R. and Swanson, S.: NV-Heaps: Making Persistent Objects Fast and Safe with Nextgeneration, Non-volatile Memories, *Proceedings of the Sixteenth International Conference on Architectural Support for Programming Languages and Operating Systems*, ACM, pp. 105–118 (2011).
- [8] Volos, H., Tack, A. J. and Swift, M. M.: Mnemosyne: Lightweight Persistent Memory, Proceedings of the Sixteenth International Conference on Architectural Support for Programming Languages and Operating Systems, ACM, pp. 91–104 (2011).
- Hirofuchi, T.: Hypervisor-based Virtualization for Hybrid Main Memory Systems, https://github.com/ takahiro-hirofuchi/raminate.
- [10] Hirofuchi, T. and Takano, R.: RAMinate: Hypervisorbased Virtualization for Hybrid Main Memory Systems,

Vol.2019-HPC-171 No.2 2019/9/20

Proceedings of the Seventh ACM Symposium on Cloud Computing, SoCC '16, New York, NY, USA, ACM, pp. 112–125 (online), DOI: 10.1145/2987550.2987570 (2016).

- [11] Binkert, N., Beckmann, B., Black, G., Reinhardt, S. K., Saidi, A., Basu, A., Hestness, J., Hower, D. R., Krishna, T., Sardashti, S., Sen, R., Sewell, K., Shoaib, M., Vaish, N., Hill, M. D. and Wood, D. A.: The Gem5 Simulator, *SIGARCH Computer Architecture News*, Vol. 39, No. 2, pp. 1–7 (2011).
- [12] Poremba, M., Zhang, T. and Xie, Y.: NVMain 2.0: A User-Friendly Memory Simulator to Model (Non-)Volatile Memory Systems, *IEEE Computer Architecture Letters*, Vol. 14, No. 2, pp. 140–143 (online), DOI: 10.1109/LCA.2015.2402435 (2015).
- [13] Koshiba, A., Hirofuchi, T., Takano, R. and Namiki, M.: A Software-based NVM Emulator Supporting Read/Write Asymmetric Latencies, *To appear* in *IEICE Transactions on Information and Sys*tems, Vol. E102-D, No. 12 (online), available from (https://arxiv.org/abs/1908.02135) (2019).
- [14] Volos, H., Magalhaes, G., Cherkasova, L. and Li, J.: Quartz: A Lightweight Performance Emulator for Persistent Memory Software, *Proceedings of the 16th Annual Middleware Conference*, Middleware '15, New York, NY, USA, ACM, pp. 37–49 (2015).
- [15] 大森 侑,木村啓二:不揮発性メインメモリエミュレー タの評価,研究報告組込みシステム (EMB),情報処理学 会,pp. 1-8 (2019).
- [16] Lee, T., Kim, D., Park, H., Yoo, S. and Lee, S.: FPGAbased prototyping systems for emerging memory technologies, 2014 25nd IEEE International Symposium on Rapid System Prototyping, pp. 115–120 (online), DOI: 10.1109/RSP.2014.6966901 (2014).