# バンドギャップ基準電源回路を対象とした BIST 手法の評価

猪岡柚香<sup>†1</sup> 橘昌良<sup>†1</sup>

本論文では BGR (Band-Gap Reference) 回路に対する MOSFET のオープンやショートなどの致命的な故障を検出する BIST 手法の概要と実測による評価について述べる.提案した 0.18µmCMOS テクノロジで設計したオンチップ BIST 手法は,外部テスト信号を使用し,カタストロフィック故障の検出を行う.論理素子からなるテスト応答解析器で BGR 回路内から3つのテストポイントを取り,期待される正常値と比較し,得られたテスト結果をデジタル信号として出 力する.シミュレーションでは,8.8%の低い面積オーバヘッドで92.4%の高い故障検出率が得られた.

## **Evaluation of BIST Scheme for Band Gap Reference Circuit**

YUKA INOOKA<sup>†1</sup> MASAYOSHI TACHIBANA<sup>†1</sup>

This paper presents a Built-In Self-Test (BIST) scheme for detecting catastrophic faults of a MOSFET in the bandgap reference circuit and evaluation of this scheme. The proposed on-chip BIST scheme in 0.18-µm CMOS technology has offered catastrophic faults detection with external test signal. Output response analyzer composed of logical components compares expected voltages and observed voltages on three test-points in bandgap reference which is improved for test operation outputs the test result as a digital signal. The demonstrations show that fault coverage and area overhead are 92.4% and 8.8%, respectively.

## 1. はじめに

近年の製造技術の向上に伴い,回路素子の製造コストは 減少傾向にある.その一方で,LSI (Large Scale Integration) の集積度の増加と微細化が進むことにより,テストコスト は上昇し,大きな課題となっている.その要因としては, チップ内の回路規模の増加により,LSIの可制御性や可観 測性が悪くなることが挙げられる.そこで,一般に可制御 性や可観測性の改善するためにテスト容易化設計(DFT: Design For Testability)を用いる.そのDFTの代表的な手法 の一つが組み込み自己テスト(BIST: Built-In Self-Test)で ある.しかし,アナログLSIを対象としたBISTには多く の課題が存在するため,実用化例は未だ少ない.

そこで本研究では、ミックストシグナル LSI でよく用い られる参照電源電圧回路の一つである BGR (Band-Gap Reference)回路内の MOSFET のカタストロフィック故障の 検出をおこなう BIST の設計を目的とした. BGR 回路を テスト対象回路 (CUT: Circuit Under Test) とした提案 BIST では、パラメトリック故障の検出はできず、カタストロフ ィック故障のみしか検出ができない. しかし、この提案 BIST をパラメトリック故障の検出をおこなうオフチップ テスト工程の前に用いると、未然にカタストロフィック故 障が検出されたチップを排除し、オフチップテスト工程に 回されるチップ数を減少させることができる.これにより、 テストコストの削減を狙った.

## 2. バンドギャップ基準電源回路

図 1 に示した BGR 回路を設計し, CUT として用いた. BGR 回路は,バンドギャップ基準電源回路とも呼ばれ,一 般に A-D コンバータ等の集積回路に広く用いられている. 基準電源回路とは,温度環境の変化や製造プロセス,電源 電圧の変動によらず,一定の電圧が出力される回路である [1].



図 1 提案 BGR 回路

スタートアップ回路[2]と BGR コアによって構成されて いる. BGR 回路には、M1、M2 に電流が流れている状態、 流れていない状態の 2 つの動作状態がある. スタートアッ プ回路は、M1、M2 に電流が流れている状態で BGR を動 作させるために付加している. 電源電圧が立ち上がり始め ると、トランジスタ MS4 がオン状態になって電流を流し、 M1、M2 に電流が流れ始める. これによりオペアンプが起 動し BGR 回路が通常動作する. さらに電源電圧が上昇し、 カレントミラーMS1、MS2 に流れる電流が増加すると、抵 抗 Rs にかかる電圧が上昇し、MS4 がオフ状態になる.

BGR コアは図 2 に示すような構成となっている.動作

†1 高知工科大学

Kochi University of Technology.

原理としては,BJT とオペアンプにより正の温度依存性 PTAT と負の温度依存性 CTAT が足しあわされた電流が生 成される.しかし,この電流は抵抗の温度特性を持ってい るため,出力の抵抗で抵抗の温度依存性をキャンセルし, 温度に依存しない出力電圧が生成される.



図 2 BGR コア

また、低電圧で動作しながらも高い利得を得られるよう、 M1、M2、M3のカレントミラーにオペアンプを接続し、レ ギュレーテッド・カスコード構成とした.出力段には、素 子ばらつき等の影響を抑え、参照電圧の安定を保証するた め、ソース、ドレインおよびボディを電源電圧 VDD に接 続した M4 を M2 と M3 のゲートに挿入した [3].オペアン プは、1 段目を差動増幅回路、2 段目をソース接地増幅回路 とし、組み合わせることで利得を高くした.なお、1 段目 の差動増幅回路と2 段目のソース接地増幅回路の間に 3pF の位相補償用キャパシタ Cc を接続した.バイアス回路は 自己バイアスの構成とし、電源電圧の変動の影響を受けに くくした.

## 3. 故障検出手法の検討

## 3.1 故障付加シミュレーション

#### 3.1.1 MOSFET の故障付加モデル

シミュレーションにおける BIST 手法の検討および検証 では、MOSFET の端子を単純にオープンさせると、シミュ レータがエラーを出してしまうため、図 3 に示す故障モデ ル[4]を用いた.

ショート故障は、MOSFET のゲート、ドレイン、ソース のそれぞれの端子間に 10Ω の小さい値の抵抗を接続する ことでモデリングしており、オープン故障は、100MΩの大 きい値の抵抗と 10fF の小さい容量のキャパシタを並列接 続したものをゲート、ドレイン、ソースのそれぞれの端子 に挿入することでモデリングいる.それぞれの故障は、(a) GDS (Gate-Drain Short)、(b) GSS (Gate-Source Short)、(c) DSS (Drain-Source Short)、(d) DO (Drain Open)、(e) SO

(Source Open), (f) GO (Gate Open) である. この6通り の故障モデルを, スタートアップ回路も含む BGR 回路の 19 個の MOSFET にそれぞれ付加してシミュレーションを おこなった.



3.1.2 故障付加シミュレーション結果

故障検出方法の検討における,図1の提案 BGR 回路に 図3の6通りの故障を付加したシミュレーションから得ら れた出力電圧 Vour を図4に示す.なお,従来の回路構成 でゲートとソースが接続されている MOSFET (MS1, MS4, MA2, MA3, MA8)の GDS および出力電圧を安定させる ために挿入した M4の DSS, DO, SO, GO については,故 障を付加しても回路構成が故障なしの場合と同じであるた め,故障検出の対象外とした.0.01s 刻みで 0~10s まで変 化させた Vour は図からも分かるように,正常値1.0V から 大きく外れた値と正常値1.0V 付近の値の大きく2つに分 けられる結果が得られることが分かった.そのうち正常値 付近を示す故障は表1に示した通りであり,スタートアッ プ回路もしくはオペアンプを構成する MOSFET の多くが 正常値に近い値を出力することが分かった.



図 4 故障付加シミュレーション結果

表 1 1.0V 付近を出力した故障

故障	MOSFET
GO	M1~M3,MS1~MS4,MA1~MA11
DO	MS1,MS3,MA1,MA2,MA3,MA4,MA5,MA10
SO	MS1,MS3,MA1,MA2,MA4
GDS	MA1,MA4,MA5,MA9,MA10
GSS	MS3,MS4
DSS	MS1,MA5,MS4

#### 3.2 故障検出手順の検討

故障シミュレーションの結果から故障検出手法の検討 をおこなった.正常値から大きく外れる故障は,ウィンド ウコンパレータと呼ばれる回路を使うことで,故障判別が できると考えた.ウィンドウコンパレータは図5に示すよ うな回路構成をしており,入力電圧が指定された電圧範囲 内に入った場合に High を出力する.



図 5 ウィンドウコンパレータの回路構成



図 6 ウィンドウコンパレータの入出力特性

ウィンドウコンパレータは図 6 に示すような入出力 特性を持っており, High を出力する入力電圧範囲は 4 つ のインバータのパラメータ(W/L)を調整することで変更 可能である.入力電圧範囲を正常値 1.0V 付近に設定するこ とで,正常値 1.0V から大きく外れた値が出力される故障の 検出が可能となる[5].しかし,故障があっても正常値を出 力する故障については,別の手法を用いて検出する必要が ある.

#### 4. 提案 BIST

#### 4.1 BIST 回路の構成と故障検出手順

提案 BIST 回路の回路構成を図 7 に示す. 提案 BIST で は、外部の信号で制御できるスイッチ S1 と S2 を作動する ことで通常動作モードとテストモードを切り替ることがで きる. この際,スイッチ S1 と S2 が同時に ON, OFF とな ることはなく,S1 が ON の時に通常動作モード,S2 が ON のときにテストモードとなる.なお,提案 BIST 回路で用 いたすべてのスイッチは図 8 に示すトランスミッション ゲートを用いた.

テストモードでの故障検出手順を以下に示す.

 オペアンプの入力 Vin-である MA6 のゲートとスタート アップ回路が接続されている箇所を切断する.

2. MA6 のゲートに切断する前の同じ値の電圧 0.7V をテス ト入力発生器から入力する.

3.テスト信号を 0.7V から 0V へ,外部からのテスト制御信 号によって切り替える.

4. 信号切り替え前後で BGR 回路の出力 Vour と CUT の故

障に敏感な2箇所のノードVAとVBを正常値とテスト応答 解析器により比較する.

5. それらの比較によりテスト結果 Vpr がデジタル信号の High/Low で出力され, CUT の故障の有無を判断する.





#### 4.2 テスト入力発生機能を持つスタートアップ回路

設計したテスト入力発生機能を持つスタートアップ回路 の回路構成を図 9に、回路パラメータを表 2に示す.スタ ートアップ回路は電源電圧 VDD が立ち上がるときにのみ 動作し、VDD が安定したときには BGR から独立した状態 となるため、スタートアップ回路内にテスト入力発生器を 組み込むことができる.これにより高密度集積が可能で、 スタートアップ回路とテスト入力発生器を分けて実装した ときよりも占有面積を減らすことができる[6].

通常動作モードではテスト入力制御信号  $V_{TSC}$  を Low に することでスイッチを ON とし、MS5 を OFF とする. その 後、 $V_{TS}$ は BGR と切り離されているため、スタートアップ 回路は通常動作をする. 一方、テストモードでは  $V_{TSC}$  を High に切り替えると MS5 が ON となり、グランドと接続 するため  $V_{TS}$ を OV に設定する.



図 9 テスト入力発生機能を持つスタートアップ回路

A Z 近采 COI の回昭ハノハーク	表:	2 提	案 CUT	の回路	パラ	メー	タ
---------------------	----	-----	-------	-----	----	----	---

回路パラン	マータ	値	並列数
	MS1, MS3	2.7µm/540nm	1
	MS2	2.7µm/540nm	2
スタートアップ回路	MS4	2.7µm/1.08µm	2
	MS5	2µm/180nm	1
	RS	180kΩ	
	M1,M2,M3	2μm/2μm	1
	M4	5µm/10µm	2
BGR 回路	R1	11kΩ	
	R2	112kΩ	
	R3	90kΩ	
	MA1,MA2	$2.7\mu m/2\mu m$	2
	MA3,MA4	2.7µm/2µm	1
	MA5,MA8,MA9	3.6µm/2µm	1
オペアンプ	MA6,MA7	5.4µm/2µm	1
	MA10	5.4µm/2µm	2
	MA11	10.8um/2u	2
	Cc	3pF	

#### 4.3 テスト応答解析器

図 10 に本研究で設計したテスト応答解析器の回路構成, 表 3 に回路パラメータを示す. CUT から取り出す 3 つの ノードは 3 つのウィンドウコンパレータ WC1, WC2, WC3 に入力され,故障判別ができるようにした. それぞれのウ ィンドウコンパレータが High を出力する入力電圧の範囲 は正常値 0.7V, 1.35V, 1.0V に合わせ, 0.63~0.81V, 1.26 ~1.38V, 0.92~1.10V に設計した.

テスト応答解析器の動作としては、まず VTs が 0V とな る前に VAと VBそれぞれの判別結果の AND を取る. さら に、その結果と VOUT との判別結果から AND をとり、そ の結果をサンプリング信号 VSAM で DFF にホールドしてお く.そして、INV 構成のシンプルコンパレータにより、VTS が 0V となった後の Vour を正常値と比較する. 最後に、シ ンプルコンパレータによる判別結果と DFF によりホール ドされていた判別結果を NAND ゲートに入力することで テスト結果 VPF が出力される. CUT の故障の有無は、VTS を 0V にしたときの出力 VPF を観測することで判断でき、 故障がある場合は VPF が High、ない場合は Low となる.



図 10 テスト応答解析器

表 3 テスト応答解析器の回路パラメータ

回路	各パラメータ		値	並列数
	INV11,	pMOS	8µm/300nm	6
	INV12	nMOS	1μm/1.3μm	1
	INV13,	pMOS	10µm/180nm	10
	INV14	nMOS	250nm/6µm	1
	INV21,	pMOS	4µm/200nm	5
	INV22	nMOS	7µm/200nm	10
	INV23,	pMOS	3.34µm/200nm	5
テスト応答	INV24	nMOS	4µm/200nm	2
解析器	INV31,	pMOS	4µm/300nm	4
	INV32	nMOS	2.3µm/400nm	2
	INV33,	pMOS	6µm/300nm	10
	INV34	nMOS	3µm/400nm	1
	Simple	pMOS	6µm/180nm	1
	Comparator	nMOS	2µm/180nm	1
	Other pMOS		4.4µm/200nm	1
	Other nMOS		2.2µm/200nm	1
コノーエ	all pMOS		4µm/180nm	1
ヘイツブ	all nMOS		2µm/180nm	1

## 5. 提案回路の評価

#### 5.1 BGR 回路の測定結果

提案 BGR 回路のレイアウトパターンを図 11 に示す. 面 積はどちらも 181.28µm×241.16µm, BIST 回路の面積オー バヘッドは 8.8%となった.



図 11 提案 BGR 回路および BIST 回路のレイアウト

図 12, 図 13 にオリジナル BGR 回路と BIST を付加した BGR 回路 (通常動作モード)の電源電圧特性の測定結果を示す。なお,0.05V 刻みで 0V~2.5V まで電源電圧を変化させ、出力電圧を測定した. 黒色の実線で示すグラフがシミュレーション値、その他の点線で示すグラフが実測値である.電源電圧が 1.8V の時の出力電圧は表 4 に示す.オリジナル BGR 回路の出力電圧は、平均値が 1.10V,最大値が 1.1451V,最小値が 1.0621V となった.一方、BIST を付加した BGR 回路は平均値が 1.0919V,最大値が 1.1230V,最小値 1.0708V であった.これより、チップごとに製造ばらつきはあるものの、BIST 付加による出力電圧の大きな変

化はなく, BIST が BGR 回路への負荷になっていないこと がわかった.しかし,テスト応答解析器の入力電圧の範囲 からは外れているチップが多いため,BIST での故障検出は 難しいと考えられる.





図 13 BIST を付加した BGR 回路の電源電圧特性

	出力電圧[V](@VDD=1.8V)			
	オリジナル BGR	BIST 回路付加 BGR		
sim	1.0055	1.0055		
Chip1	1.1198	1.0838		
Chip2	1.0928	1.123		
Chip3	1.1078	1.0851		
Chip4	1.0621	1.0861		
Chip5	1.0999	1.0708		
Chip6	1.1451	1.0923		
Chip7	1.1011	1.1133		
Chip8	1.0992	1.0809		

表 4 BGR 回路の出力電圧の測定結果

#### 5.2 BIST 回路の測定結果

提案 BIST 回路の故障検出率の検証のため、プログラム 言語 perl で作成した故障付加スクリプトを用い BGR に自 動で故障を付加し HSPICE でシミュレーションをおこなっ た. 故障の有無による出力信号 Vpr の変化および外部制御 信号を図 14 に示す. (a) が故障なしの場合,(b) が故障あ り (MA11 の DSS) の場合であり、テスト制御信号 Vrsc が High になるタイミングで Vpr が High か Low になることで 判別ができるようになっている.



シミュレーションで故障検出時の動作検証をおこなった 結果を図 15 に示す. 故障検出率は 92.4%となり, スター トアップ回路の MOSFET を故障検出対象外とした場合は 97.6%となった. この結果より, シミュレーションでは故障 検出が概ね出来ていることが分かった.



図 15 シミュレーションでの動作検証結果

次に,実測での BIST の評価結果を報告する.実装した チップには故障を付加しない BGR 回路と M3 の GDS, MA1 の GSS, M2 の DSS, MA5 の DO, MA8 の SO, MA10 と MA11 の GO という 7 通りの故障を付加し,実測をおこな った.しかし,結果は故障の有無に関わらず,テスト結果 V<sub>PF</sub> はすべてのチップで,通常動作モードとテストモード ともに High となり, BIST は故障判別ができないことが分 かった.これから, CUT からのノード電圧もしくはテスト 応答解析器に問題があることが考えられる.

#### 5.3 テスト応答解析器の測定結果

テスト応答解析器の動作検討のため,BIST を付加した BGR 回路からは切り離した単体の回路で評価をおこなっ た.なお,搭載したウィンドウコンパレータそれぞれの出 力から電圧も確認できるようにノード端子を用意した.表 5 にテスト応答解析器に搭載されたウィンドウコンパレー タの実測結果を,図 16 にシンプルコンパレータの実測結 果を示す. なお,0.02V 刻みで 0V から1.8V まで入力電圧 を変化させ,出力電圧を測定した.黒色の実線で示すグラ フがシミュレーション値,その他の点線で示すグラフが実 測値である.

ウィンドウコンパレータについては、3 つすべての入力 電圧範囲がシミュレーション値とずれてしまった.そのた め、CUTから取り出しているノード電圧の正常値が素子ば らつき等で変動した場合に対応できないことが考えられる. WC1とWC2はそれぞれ正常値が0.7Vと1.35Vであるた め、実測での入力電圧範囲では故障判別の信頼性が低い. また、WC3では前述の通りBGR回路の出力電圧が1.1Vを 超えているものもあるため、現状では故障判別ができない と考えられる.

シンプルコンパレータに関しては、実測値がシミュレー ション値よりも閾値が 0.2V 程度低くなったが、実用上問題 はないと考えられる. Chip7 はチップ端子の故障が生じた ため、評価の対象外とした.

表 5 ウィンドウコンパレータの測定結果

	入力電圧範囲[ <b>V</b> ]			
	WC1	WC2	WC3	
sim	0.63-0.81	1.26-1.38	0.92-1.10	
Chip1	0.70-0.76	1.22-1.36	0.92-1.06	
Chip2	0.70-0.76	1.22-1.36	0.92-1.06	
Chip3	0.70-0.76	1.22-1.36	0.94-1.06	
Chip4	0.70-0.78	1.22-1.38	0.94-1.08	
Chip5	0.70-0.76	1.22-1.38	0.94-1.06	
Chip6	0.70-0.78	1.22-1.36	0.92-1.06	
Chip7	0.70-0.78	1.22-1.36	0.92-1.06	
Chip8	0.70-0.78	1.22-1.36	0.94-1.08	
Chip9	0.70-0.78	1.22-1.36	0.92-1.06	
Chip10	0.70-0.78	1.22-1.36	0.92-1.06	





得られた結果をもとに入力電圧範囲内外でそれぞれ電 圧を外部から入力し、通常動作モードとテストモードで動 作させた.その際、全ての入力が入力電圧範囲内に入って いなければ、テストモードでの Vprの値は Low にならず、 設計したテスト応答解析器は故障判別ができていることが この結果からウィンドウコンパレータやシンプルコンパ レータの入力電圧範囲については改善の必要があるが,テ スト応答解析器の動作には問題がないことが分かった.得 られた結果から素子ばらつきは影響が少なく実用上問題は ないと考えられるため,インバータの W/L 比を調節する必 要があるだろう.また,従来のウィンドウコンパレータよ りも範囲を広くとり,テスト応答解析器の入力となるノー ドも安定した故障検出をおこなえる箇所を選択するべきで あると考えられる.

## 6. まとめ

BGR 回路および BIST 回路を設計し, チップに実装し評価をおこなった. BIST 回路内のテスト応答解析器は,入力 電圧範囲の電圧であれば故障判別が可能であり,正しい動 作をすることが分かった.しかし,BGR 回路の出力が素子 ばらつき等によりシミュレーションにおける正常値 1.0V から大きくずれたため,実測値での BIST 回路は故障判別 ができなかった. 今後は CUT である BGR 回路およびテス ト応答解析器の再設計をおこなっていく.

#### 謝辞

本研究はJSPS科研費 18K11222 の補助を受け,東京 大学大規模集積システム設計教育研究センターを通し,日 本ケイデンス株式会社,シノプシス株式会社およびメンタ ー株式会社の協力で行われたものである.本チップ試作は 東京大学大規模集積システム設計教育研究センターを通し てローム(株)および凸版印刷(株)の協力で行われたも のである.

#### 参考文献

1) 谷口研二: CMOS アナログ回路入門, CQ 出版, pp.117 (2005)

2) Na Sun, Robert Sobot: A Low-Power Low-Voltage Bandgap Reference in CMOS, Electrical and Computer Engineering (CCECE), May 2010

3) R. Jacob Baker: CMOS Circuit Design, Layout, and Simulation 3rd Edition, IEEE Press, pp.750-751, (2010)

4) Wimol San-Um, Tachibana Masayoshi: A Compact On-Chip Testing Scheme for Analog-Mixed Signal Systems Using Two-Step AC and DC Fault Signature Characterization, 15th Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI), Okinawa, JAPAN (2009)

5) Yuan Jun, Tachibana Masayoshi: A BIST scheme for operational amplifier by checking the stable output of transient response, 20th European Conference on Circuit Theory and Design (ECCTD), Linkoping, SWEDEN (2011)

6) Takuya Bando, Masayoshi Tachibana: A BIST Scheme Detecting Catastrophic Faults of MOSFETs in Bandgap Reference with Self-Biased Operational Amplifier, 19th Workshop on Synthesis and System Integration of Mixed Information Technologies (SASIMI), Yilan, TAIWAN (2015)