オンチップの高分解能周波数発振器を用いた可変周波数動作によ る実回路のディレイ測定手法

島村光太郎[†] 池田尚弘[†]

半導体の微細化の進行に伴い、経年速度劣化による回路の遅延時間増大量が拡大し、製造されたチップの信頼性を脅 かす要因となっている。経年速度劣化による遅延時間増大量は、回路構成とワークロードに依存することが報告され ているが、いずれもシミュレーションに基づくものであり、実回路で現実的なワークロードに依存することが報告され ているが、いずれもシミュレーションに基づくものであり、実回路の劣化量の回路構成とワークロード依存性を 測定可能な精度を実現する実回路のディレイ測定手法を提案する。提案手法では、オンチップの発振器が高分解能の 可変周波数クロックを内部回路に供給する。内部回路はクリティカルパスを活性化するテストパターンを実行し、実 行結果が不正とならない最大の動作周波数を求める。求めた最大動作周波数からクリティカルパスのディレイを計算 する。発振器の出力を逓倍することでクロック周期の分解能を向上し、周波数補正カウンタで発振器の周波数のばら つきを補正する。提案手法を 65nm 低消費電力プロセスのテストチップに実装して評価した。可変周波数発振器はス タンダードセルのみを使用して構成し、特別な最適化を行うことなく自動配置配線を行った。提案手法の面積オーバ ヘッドはランダム論理の 0.09%となった。

Real Circuit Delay Measurement Method by Variable Frequency Operation with On-Chip Fine Resolution Oscillator

Kotaro Shimamura[†] Naohiro Ikeda[†]

With the progress of semiconductor process miniaturization, delay degradation by aging increases and threatens the reliability of fabricated chips. The amount of delay degradation is known to be circuit and workload dependent, but previous evaluations are based on simulations, and delay degradation measurement of real circuit under realistic workload has not been reported yet. This paper proposes real circuit delay measurement method, which achieves enough accuracy to measure circuit and workload dependent delay degradation. In the proposed method, on-chip oscillator supplies fine resolution variable frequency clock to internal circuit. Internal circuit execute test pattern to activate critical paths at various frequency and determine the maximum frequency at which correct results can be obtained. The maximum frequency corresponds to the delay of the critical paths activated by the test pattern. Clock multiplication improves delay resolution, and calibration counter calibrates the variation of the oscillator. The proposed method has been implemented on a 65nm low power process test chip. Variable frequency oscillator utilizes only standard cells and is designed with automatic layout flow without any timing tuning. The area overhead of the proposed method is 0.09% of the total random logic.

1. はじめに

半導体の微細化の進行とともに、HCI (Hot Carrier Injection)、NBTI (Negative Bias Temperature Instability)、PBTI (Positive Bias Temperature Instability)といった経年速度劣 化によるディレイ増加量が増大する傾向にある。製造され たチップの信頼性を確保するためには、経年速度劣化によ るディレイ増加量を把握し、誤動作が発生しない様に適切 なマージンを確保する必要がある。経年速度劣化によるデ ィレイ増加量は回路構成と回路で実行するワークロードに 依存することが知られている 1)2)3)。しかしながら、既存 の評価結果は基本的な回路の測定結果に基づいて構築した 劣化モデルを使用したシミュレーションによるものである。 筆者の知る限り、実回路で現実的なワークロードを実行し て経年速度劣化量を測定した例は報告されていない。

本論文は、実回路で現実的なワークロードを実行した時の経年速度劣化量を測定するために必要な精度を実現する

実回路のディレイ測定手法を提案することを目的とする。 経年速度劣化によるディレイ増加量は平均的には数%程度 であると報告されている 1)2)3)。従って、経年速度劣化に よるディレイ増加量を測定するためには、1.0%未満の誤差 でディレイを測定する必要がある。

回路のディレイを測定する方法としては多数の既存手法 が提案されている。クリティカルパスレプリカ 4)5)は、ク リティカルパスと温度や電源電圧依存性が類似の回路で、 クリティカルパスのディレイを推定するのに使用される。 しかしながら、クリティカルパスレプリカは経年速度劣化 量に影響を与えるトランジスタのオン確率やスイッチング 確率がクリティカルパスとは異なっており、クリティカル パスの経年速度劣化量に関する情報を得ることは困難であ る。

タイミングエラー予測センサ 6)7)8)はクリティカルパス の終点の FF (Flip-Flop) にセンサを設置する。しかしなが ら、これらのセンサは回路のディレイがしきい値を超えた かどうかを検出するだけであり、高い分解能でディレイを 測定することはできない。

^{†(}株)日立製作所

Hitachi, Ltd.

DART 9)は、チップの出荷検査に使用する BIST (Built-In Self-Test) 用の回路を使用してディレイを測定する。入力 を生成するクロックエッジと出力をモニタするクロックエ ッジの間隔を徐々に短くし、出力が不正とならない最短の 間隔を求める。この最短間隔が回路のディレイに相当する。 DART によって実回路のディレイ測定を実現可能であるが、 対象回路はランダム論理のみであり、メモリを含む回路に 適用することは困難である。メモリアクセスの経路が最大 のクリティカルパスとなるケースは多く、メモリを含む回 路のディレイを測定できることが好ましい。

メモリを含む回路のディレイを測定できる様にするため、 提案手法ではオンチップの発振器が可変周波数のクロック を内部回路に供給する。内部回路を可変周波数で動作させ る手法に関しては多くの手法が提案されている 10)11)が、 これらは性能と消費電力のトレードオフを最適化すること を目的としているため、周波数の分解能が経年速度劣化量 の測定には不足している。また、プロセス、電源電圧、温 度(PVT)に起因する周波数誤差を補正する手段も考慮が 必要である。提案手法では、高分解能の可変周波数発振器 (VFO)をチップ上に設け、これを使用して内部回路を可 変周波数で動作させる。また、クロック周波数の逓倍化や カウンタを用いた周波数補正手法によって測定精度を向上 させる。

以下、2章で提案するディレイ測定手法、3章で高精度 化手法、4章でテストチップの評価結果を述べる。

2. 実回路のディレイ測定手法

2.1 可変周波数動作

図1に実回路の可変動作周波数動作の概念図を示す。 VFO は周波数設定を格納するレジスタを内蔵しており、 VFO の出力の周波数はこの設定値によって制御される。 VFO は経年速度劣化量の測定に必要な分解能と、測定対象 の回路全体のディレイ値をカバーする周波数範囲を備えて いる必要がある。PVT に起因する周波数誤差は外部で補正 するため、VFO 内部には補正回路は不要である。VFO の構 成例についいては後述する。

マルチプレクサ(MUX)は入力クロックとVFOの出力 のいずれかを選択してクロック生成回路に出力する。入力 クロックは固定周波数であり、PVTが worstの条件でもク ロック生成回路や内部回路が正しく動作する周波数を選定 する。入力クロックの周波数精度はディレイ測定精度に直 接影響するため、水晶発振子などの高精度なクロック源か らクロックを入力するのが好ましい。

クロック生成回路は内部回路へのクロックを生成する。 最新のマイクロプロセッサは多くの場合、CPUと周辺機能 で異なる周波数のクロックを使用する 5)10)。クロック生成 回路はこの様な複数の周波数を生成する回路を意図してい る。後術する通り、クロック生成回路での周波数逓倍率が 高ければ高いほど、ディレイ測定の精度が向上する。

図2は実回路のディレイ測定の概念図である。VFOの周 波数が向上するとクロック周期が短くなる。図1の MUX でVFOの出力を選択した場合、低い周波数では内部回路は 正しく動作するが、高い周波数では内部回路で誤動作が発 生する。誤動作の発生しない最大の周波数が、その動作で 活性化される最悪クリティカルパスのディレイ値に相当す る。特定のパスのディレイを測定するためには、そのパス が活性化され、かつ、活性化されるクリティカルパスの中 でディレイが最大でなければならない。このことが提案手 法の制限事項となる可能性がある。この問題に対応する手 法に関しては後述する。



MUX: multiplexer

図1 実回路の可変周波数動作







Measurement 2.2 テストパターンの実行

回路のディレイを測定するためには、内部回路を様々な 周波数で動作させる必要がある。回路のディレイを測定す るための処理フローの例を図3に示す。まず最初に、VFO の周波数設定値をS1としてVFOの出力を選択する。この 状態で、内部回路がテストパターンを実行し、結果をメモ リに書き込む。テストパターンは、複数の測定対象のクリ ティカルパスを活性化させる複数のテストケースを含む。 次に、入力クロックを選択し、メモリに格納されたテスト パターンの実行結果を読み出して、結果が正しいかどうか を判定する。入力クロックを選択している状態では内部回 路は常に正しく動作するため、実行結果の正誤を誤って判 定することはない。この2つのステップをVFOの周波数設 定値S2,... Sn に対して繰り返す。VFOの設定値(S1,S2,..., Sn)は、全てのテストケースが正しく動作する周波数から、 全てのテストケースで誤動作が発生する周波数までをカバーする様に選択する。その後、テストケース毎に結果が不 正とならない最大の周波数を決定する。

テストパターンの例を表1に示す。テストパターンは内 部回路の機能に依存するが、表1にはマイクロプロセッサ のテストパターンの例を示した。通常マイクロプロセッサ は複数の機能ブロック、例えば、整数乗算器、整数シフタ、 浮動小数点加算器、浮動小数点乗算器、などを内蔵してい る。多くの場合、これらの機能ブロックは互いに独立であ る。例えば、整数乗算器を動作させる命令は他の機能ブロ ックは動作させない。そこで、整数乗算器のみを動作させ るテストケースを作成すれば、他の機能ブロックのクリテ ィカルパスの影響を受けずに整数乗算器のクリティカルパ スのディレイを測定することが可能である。また、整数乗 算器の内部に複数のクリティカルパスが存在する場合も考 えられる。その場合、個々のクリティカルパスを活性化さ せる入力パターンを使用した複数のテストケースを作成す ることも考えられる。

また、マイクロプロセッサではメモリをアクセスする経 路が最悪のクリティカルパスとなるケースも多い。複数の メモリマットを内蔵している場合は、個々のメモリマット をアクセスするテストケースをそれそれ作成すれば、マッ ト毎のディレイを測定することが可能である。また、同一 のマット内でもアドレス毎にディレイ値が異なる可能性も ある。異なるアドレスへのアクセスを別々のテストケース として作成すれば、アドレス毎のディレイの違いを測定す ることも可能である。



S1, S2, ..., Sn: VFO Frequency Setting

図3 クロック選択方法

Figure 3 Clock Selection Method

表1 テストパターンの例

Table 1	Exampl	le of	Test	Pattern
---------	--------	-------	------	---------

Category	Test Case	
Integer	Multiplication	
	Shift	
Floating Point	Addition	
	Multiplication	
Memory	SRAM mat variation	
	Address variation (inside mat)	

2.3 ハングアップへの対処

前述した通り、各テストケースで活性化されるクリティ カルパスのうち最悪のパスが正しく動作する最大周波数を 決めるため、それ以外のパスのディレイは測定することが できない。それに加えて、内部回路がマイクロプロセッサ の場合、命令フェッチや命令デコードなどの命令実行を担 う基本回路が最悪のクリティカルパスであった場合、CPU がハングアップ(あるいは暴走)する可能性がある。ハン グアップが発生しなかったとしても、意図した機能ブロッ クが動作しない可能性がある。内部回路がマイクロプロセ ッサでなかった場合も同様である。

この問題に対しては、いくつかの対処方法が考えられる。 なお、以下において基本制御回路とは、機能ブロックに所 定の動作をさせるために必要な制御回路のことを指す。 (a)ウォッチドック機能の設置

ハングアップが発生すると、図3に示した処理フローを 完了することができず、周波数の測定が全くできなくなっ てしまう。そこで、ハングアップを検出して基本制御回路 を正常状態に戻す機能を設けてこの問題に対処する手法が 考えられる。マイクロプロセッサの周辺機能として良く用 いられるウォッチドックタイマ(一定期間にタイマがクリ アされなかった場合、マイクロプロセッサにリセットをか ける)がこの用途に使用できる。これによって、図3の処 理フローを継続することができる。基本制御回路より高速 な回路のディレイは測定できないが、基本制御回路より低 速な回路のディレイは測定可能なことが保証される。

(b) 基本制御回路のタイミングマージンの拡大

基本制御回路のディレイ値が小さいほど、測定可能なデ ィレイの幅が大きくなる。そこで、基本制御回路のタイミ ングマージンを拡大し、ディレイを測定したい回路より高 速に動作させる手法が考えられる。タイミングマージンの 拡大によって基本制御回路の面積が増大する可能性がある ため、面積オーバヘッドと測定可能回路の拡大のトレード オフを検討する必要がある。

(c) タイミングエラー予測センサ

タイミングエラー予測センサ 6)7)8)は、回路の誤動作が 発生するより低い周波数でタイミングエラーを検出するこ とが可能である。このセンサをディレイを測定したいパス の終点の FF に設置することで、より低い周波数でそのパ スのディレイを測定することが可能となる。この手法はセ ンサの設置により面積オーバヘッドが発生するのと、セン サによってディレイ測定誤差が拡大するというデメリット があるが、測定したいパスを確実に測定できる点がメリッ トである。

2.4 経年速度劣化量測定への適用

図4に、現実的なワークロードを実行した状態での実回 路の経年速度劣化量の測定方法の例を示す。図4(a)に 示した通り、図3の処理フローによる内部回路のディレイ 測定を一定周期でに実行する。それ以外の時間は現実的な ワークロードを実行する。これによって、内部回路の経年 速度劣化量が実アプリケーションと同等となることを保証 する。図4(b)に示した通り、テストケース毎に稼働時 間と測定したディレイ値から回路の経年速度劣化量を求め る。多数のテストケースを実行することにより、多数のパ スの経年速度劣化量を求めることが可能となる。



- (b) Delay Degradation Estimation based on Frequency Measurement Results
- 図4 現実的なワークロード実行時の劣化量測定

Figure 4 Delay Degradation Measurement under Realistic Workload

3. 高精度化手法

3.1 クロックの逓倍化

最新の高性能マイクロプロセッサは 1GHz を超える周波 数で動作する。1GHz クラスの高分解能可変周波数クロッ クを直接生成するのは容易ではない。例えば、1%の分解能 で1GHz のクロックを生成しようとすると、10ps のクロッ ク周期の分解能が必要となる。この値はレイアウトの最適 化を行わない限り、実現は困難である。一方、1%の分解能 で100MHz のクロックを生成する場合、クロック周期の分 解能は 100ps あれば良く、このレベルであればレイアウト の最適化なしに実現が可能である。1%の分解能で 100MHz のクロックを10倍に逓倍することで、1%の分解能で 1GHz のクロックを比較的容易に生成することが可能となる。逓 倍率が高ければ高いほどディレイ測定の精度は高くなる。

3.2 発振器周波数の補正

CMOS 回路は PVT の変動でディレイ値が変化するため、 高精度な発振器を設計するのは容易ではない。そこで、提 案手法では VFO の周波数を補正する手法を採用する。図5 に周波数の補正に使用するカウンタの構成を示す。カウン タ1は内部クロック (CKS) で動作し、カウンタ2のイネ ーブル信号を生成する。イネーブル信号は CKS の CS サイ クルの間 high となる。カウンタ2は VFO の出力クロック (CKV)で動作し、イネーブル信号が high の期間カウンタ をインクリメントする。イネーブル信号が low となった後 のカウント数を CV とすると、CV と CS の比が CKV の周 波数と CKS の周波数の比となる。

表2に VFO 周波数補正カウンタの使用方法を示す。図5 (a)の MUX で入力クロックが選択されている場合は、 CV、CS、及び CKS の周波数 (FS) から CKV の周波数 (FV) を求めることが可能である。CKS の周波数は入力クロック の周波数にクロック生成回路の逓倍率を掛けることで求め ることができる。入力クロックに高精度なクロックを使用 することで、VFO の周波数を高精度で求めることが可能で ある。

一方、

図5 (a)の

MUX で

VFOの

出力を

選択した 場合、通常は CS と CV の比はクロック生成回路の逓倍率 で決まり一定値である。しかしながら、VFO の周波数が高 い領域ではクロック生成回路で誤動作が発生し、CS と CV の比が逓倍率と等しくならない場合がある。例えば、クロ ックの逓倍によく用いられる PLL (Phase-Locked Loop) は 最高動作周波数が存在し、その周波数で出力周波数が飽和 する。CSとCVの比の値を確認することで、クロック生成 回路の出力の妥当性を確認することができる。







表2 補正カウンタの使用方法

Table 2 Calibration Counter Usage

Selected Clock	Usage	Note
Input Clock	VFO Frequency Calibration	$FV = \frac{CV X FS}{CS}$
VFO Output	Clock Generator Validity Check	$\frac{\text{CS}}{\text{CV}}$ = const

FS: frequency of CKS FV: frequency of CKV

4. テストチップへの実装

4.1 テストチップの概要

提案手法を 65nm 低消費電力プロセスで実装したテスト チップを作成した。テストチップの概要を表3に示す。テ ストチップは 5.0M ゲートのランダム論理と、19.0M ビッ トのメモリを内蔵している。提案手法のオーバヘッドは、 図1の VFO と MUX、図5 (a)の補正カウンタ、及び、 2.3節で述べたウォッチドックタイマである。2.3節で述べ たその他の手法は採用しなかったが、実機を測定した結果 ではメモリアクセスが最悪のクリティカルパスであり、基 本制御回路は比較的多くのタイミングマージンがあること がわかった。命令フェッチやテストケースの実行結果の格 納でメモリアクセスを行うが、一番高速にアクセス可能な メモリを選択することで、測定可能なディレイの範囲を拡 大することが可能であった。ランダム論理の合計に対する オーバヘッドの比率は 0.09%である。クロック生成回路は 3種類のクロックを生成し、逓倍率はそれぞれ6倍、3倍、 1倍である。

表 3 テストチップの概要 Table 3 Test Chip Overview

Radom Logic	5.0M gates	
(Overhead)	4.5k gates(0.09%)	
Memory	19.0M bits	
Clock Generator Multiplication Factor	X6, X3, X1	
Process	65nm Low Power	

4.2 可変周波数発振器の構成

図6に VFO の回路構成を示す。VFO はスタンダードセ ルを使用したリングオシレータである。可変周波数は、粗 粒度と細粒度の2種類の可変ディレイで実現する。

粗粒度の可変ディレイはインバータと NAND セルで構成されている。制御信号 S0, S1, S2, …はいずれか1つのみが high でそれ以外は low に設定される。例えば、S0 が high の場合、クロックは2 個の NAND セルを通過する。S1 が high の場合は、3 個の NAND セルと1 個のインバータを通過する。両者のディレイの差は NAND セル1 個とインバータ1 個である。クロックの1 周期の間に rise と fall の 2 回 この回路をクロックが通過するため、クロック周期の差は NAND セル1 個とインバータ1 個の rise ディレイと fall ディレイの和となる。

細粒度の可変ディレイは、2入力 NAND セルと3入力 NAND セルのディレイ差を利用する。Sn0 と Sn1 (n = 0, 1, ...) のうちいずれか一方が high、もう一方が low に設定 される。Sn0 が high の場合はクロックは2入力 NAND セル を通過し、Sn1 が high の場合は3入力 NAND セルを通過す る。クロック周期の差は、2入力 NAND セルと3入力 NAND セルのディレイの差で、rise ディレイと fall ディレ イの和となる。

レイアウト後のディレイ計算で評価した結果、PVT が worst の条件で、粗粒度の可変ディレイは平均の分解能が 0.40ns、細粒度の可変ディレイは平均の分解能が 0.10ns と なった。レイアウト設計で特別な最適化を行っていないた め、クロック周期の分解能は配線負荷の設計ばらつきの影 響を受け、一様ではない。

前述した通り、VFOの出力を逓倍することにより、クロ ック周期の分解能が向上する。6倍に逓倍したクロックで は、クロック周期は 0.017ns となる。仮に6倍の周波数の クロックを直接 VFO で生成した場合、分解能はテストチッ プと同様 0.10ns 程度となると予想されるため、クロックの 逓倍により分解能が6倍向上したことになる。



4.3 測定結果

図7に測定結果の一例を示す。この図は、特定のテスト ケースをVFOの設定値毎に100回ずつ実行し、結果が不正 となった回数の比率をプロットしたものである。前述した 通り、配線長のばらつきの影響で周波数の分解能は一様で はない。図7の例では、VFO周波数は左から順に65.13、 65.18、65.29、65,36、65.45、65.48、65.76MHz となってい る。間隔が最小となるのは65.45MHz と65.76MHzの間の 0.05%であり、最大となるのは65.48MHz と65.76MHzの間 の0.42%であるこの不均一性がディレイの測定誤差に与え る影響を評価する必要がある。

回路のディレイの時間変動の影響で一部が正しく一部が 不正となる周波数が存在する。ディレイに時間変動が発生 する原因としては、大きく2つの要因があると考えられる。 一つは、半導体の微細化の進行に伴い顕在化するランダム テレグラフノイズ (RTN) 12)の影響である。RTN は時間と ともにランダムにディレイ値が変動する現象で、測定対象 の回路と VFO 周波数の両方に影響を与える。もう一つは、 クロック生成回路で使用している PLL のジッタである。回 路のディレイを測定する際には、ディレイの時間変動を考 慮した手法を考案する必要がある。

図8はチップ間のディレイばらつきの測定に提案手法を 適用した例である。2つのチップでテストケース毎の回路 のディレイを測定し、相関を調べたものである。横軸が負 の領域は2番目のチップが遅いことを示し、正の領域は2 番目のチップが早いことを示す。図8から、平均すると2 番目のチップが2%程度遅いことがわかる。一方、回路ご とのディレイの差は-5%から1%まで分布している。こ のことから、チップ間のグローバルなばらつきよりもチッ プ内のローカルなばらつきの方が大きいと言える。



図7 測定結果の例



Figure 8 Inter-Chip Delay Variation Measurement

5. おわりに

本論文では、実回路の経年速度劣化量の回路構成とワー クロード依存性を測定可能な精度を実現する実回路のディ レイ測定手法を提案した。提案手法では、VFOが高分解能 の可変周波数クロックを内部回路に供給する。内部回路は クリティカルパスを活性化するテストパターンを実行し、 実行結果が不正とならない最大の動作周波数を求める。求 めた最大動作周波数からクリティカルパスのディレイを計 算する。VFOの出力を逓倍することでクロック周期の分解 能を向上し、周波数補正カウンタで VFO 周波数の PVT に 依存するばらつきを補正する。提案手法を 65nm 低消費電 カプロセスのテストチップに実装して評価した。可変周波 数発振器はスタンダードセルのみを使用して構成し、特別 な最適化を行うことなく自動配置配線を行った。VFO 単体 で 0.10ns のクロック周期分解能を実現した。6 倍にクロッ クを逓倍することで分解能は 0.017ns に向上する。提案手 法の面積オーバヘッドはランダム論理の 0.09%となった。

謝辞 実回路のディレイ測定手法に関して有益なご助 言を頂いた梶原誠司氏、佐藤康夫氏、三宅庸資氏、井上美 智子氏、三浦幸也氏、大竹哲史氏、畠山一実氏、米田友和 氏、及び、テストチップの実装にご協力頂いた下村哲也氏、 竹原剛氏、佐藤新之介氏、松本浩希氏に謹んで感謝の意を 表する。

参考文献

1) W. Wang, et al., "The Impact of NBTI Effect on Combinational Circuit: Modeling, Simulation, and Analysis," IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 18, No. 2, pp. 173-183, Feb. 2010.

2) H. Keukner, et al., "NBTI Aging on 32-Bit Adders in the Downscaling Planar FET Technology Nodes," 2014 17th Euromicro Conference on Digital System Design, pp. 98-107, Aug. 2014.
3) E. Mintarno et al, "Workload Dependent NBTI and PBTI Analysis for a sub-45nm Commercial Microprocessor," IEEE International Reliability Physics Symposium(IRPS), pp. 3A.1.1-6, Apr. 2013.
4) J. Tschanz, et al., "Tunable Replica Circuits and Adaptive Voltage-Frequency Techniques for Dynamic Voltage, Temperature, and Aging Variation Tolerance," Symposium on VLSI Circuits, pp. 112-113, June 2009.

5) A. J. Drake, et al., "Single-cycle, pulse-shaped critical path monitor in the POWER7+ microprocessor," International Symposium on Low Power Electronics and Design (ISLPED), pp. 193-198, Sep. 2013. 6) T. Sato and Y. Kunitake, "A Simple Flip-Flop Circuit for Typical-Case Designs for DFM," 8th International Symposium on Quality Electronic Design (ISQED), pp. 539-544, Mar. 2007. 7) M. Wirnshofer, L. Heis, G. Georgakos and D. Schmitt-Landsiedel, "An Energy-Efficient Supply Voltage Scheme using In-Situ Pre-Error Detection for on-the-fly Voltage Adaptation to PVT Variations," International Symposium on Integrated Circuits, pp. 94-97, Dec 2011. 8) A. Amouri and M. Tahoori, "A Low-Cost Sensor for Aging and Late Transitions Detection in Modern FPGAs," 21st International Conference on Field Programmable Logic and Applications, pp. 329-335, Sep. 2011. 9) Y. Sato, et. al., "DART: Dependable VLSI Test Architecture and Its Implementation," IEEE International Test Conference, pp. 1-10, Nov. 2012.

10) T. Fischer, et al., "A 90-nm Variable Frequency Clock System for a Power-Managed Itanium Architecture Processor," IEEE Journal of Solid-State Circuits, Vol. 41, No. 1, pp. 218-228, Jan. 2006.

11) D. Bull, et al., "A Power-Efficient 32 bit ARM Processor Using Timing-Error Detection and Correction for Transient-Error Tolerance and Adaptation to PVT Variation," IEEE Journal of Solid-State Circuits, vol. 46, Issue 1, pp. 18-31, Jan. 2011.

12) K. Ito, et al., "Modeling of Random Telegraph Noise under Circuit Operation - Simulation and Measurement of RTN-induced delay fluctuation," 12th International Symposium on Quality Electronic Design, pp. 1-6, Mar. 2011.