

研究報告 2018-EMB-49

※Windows の方は[Ctrl]キーを、Mac の方は[option]キーを押しながらリンク先をクリックしてください。

12月5日(水)

■システム応用 [9:30-10:45]

- (1) [NLoC の自動設計手法と最適な構造の提案](#)

梅田 悠人, 山下 茂

- (2) [動的計画法に基づくドローンの低消費エネルギー配送計画](#)

舟橋 勇佑, 柴田 敦也, 根來 俊輔, 谷口 一徹, 富山 宏之

- (3) [機械学習による内視鏡動画像リアルタイム診断支援システムのプロトタイピング](#)

岡本 拓巳, 小田川 真之, 竹林 光治郎, 長野 幹央, 小出 哲士, 玉木 徹, Bisser Raytchev, 金田 和文, 吉田 成人, 三重野 寛, 田中 信治, 菅原 崇之, 戸石 浩司, 辻 雅之, 丹場 展雄

■回路設計・設計技術 [9:55-10:45]

- (4) [チャージポンプによる動的基板バイアス制御を用いた低電圧動作 SRAM の検討](#)

中鉢 洋太, 西澤 真一, 伊藤 和人

- (5) [セル内配線トラック数に応じた配線層の自動選択機能を備えたセルレイアウトジェネレータ](#)

西澤 真一, 伊藤 和人

■VLD 基調講演 1 [11:00-12:00]

- (6) [\[基調講演\]ポスト CMOS 回路技術が拓く AI ハードウェアの挑戦](#)

羽生 貴弘

■RECONF 基調講演 [13:00-14:00]

- (7) [\[基調講演\]畳込みニューラルネットワークの専用ハードウェアに関する研究動向](#)

中原 啓貴

■配線技術 [14:15-15:30]

- (8) [グラフ畳み込みネットワークを用いたネットリスト機能推定の検討](#)

小山 大輝, 尼崎 太樹, 飯田 全広, 安田 紘晃, 伊藤 寛人

- (9) [側壁ダブルパターニングを前提とした 2 層配線のための改良手法](#)

田村 昇也, 藤吉 邦洋

- (10) [水平方向チップ間ワイヤレスバスを用いた形状自在 SiP の検討](#)

門本 淳一郎, 入江 英嗣, 坂井 修一

12月6日(木)

■配線アルゴリズム [9:00-10:15]

- (11) [ADC2018問題の自動生成手法に関する一検討](#)

和田 邦彦, 大和田 真由, 赤木 佳乃, 佐藤 真平, 高橋 篤司

- (12) [集合対間配線手法の ADC2018への適用に関する一考察](#)

赤木 佳乃, 大和田 真由, 和田 邦彦, 佐藤 真平, 高橋 篤司

- (13) [集合対間配線問題ソルバと引きはがし再配線の ADC2018問題への適用](#)

大和田 真由, 和田 邦彦, 赤木 佳乃, 佐藤 真平, 高橋 篤司

■エマージング技術 [9:00-10:15]

- (14) [演算誤差と回路面積のトレードオフを考慮した Stochastic Number の生成手法](#)

坂本 雄大, 山下 茂

- (15) [細粒度再構成可能デバイス MPLD におけるディープラーニングを用いた論理素子配置の良し悪し判定](#)

藤石 秀仁, 鎌田 時生, 弘中 哲夫, 谷川 一哉, 寺田 昌史

- (16) [機械学習攻撃に耐性のある PUF のセキュア認証方式](#)

野崎 佑典, 吉川 雅弥

■高信頼化・セーフテスト [10:30-11:45]

- (17) [重み推定によるメモリスタニューラルネットワークの信頼性向上の試み](#)

石坂 守, 新谷 道広, 井上 美智子

- (18) [ニューラルネットワークを用いたランダムキャプチャセーフテストベクトル生成について](#)

越智 小百合, 三澤 健一郎, 細川 利典, 山内 ゆかり, 新井 雅之

- (19) [2nRRR:高度な並び替えにより誤り耐性を強化したストカスティック数複製器](#)

石川 遼太, 多和田 雅師, 柳澤 政生, 戸川 望

■FPGA/GPU [10:30-11:45]

- (20) [FPGA向けメニーコアのメモリアーキテクチャ探索の事例研究](#)

白國 誠也, 谷口 一徹, 富山 宏之

- (21) [GPU向けOpenCLプログラムのマルチコア上で実行方式の改良](#)

宮崎 貴史, 左 隼人, 北條 直久, 谷口 一徹, 富山 宏之

- (22) [FPGA搭載NICへの40Gbit/s対応無効DNSパケット自動応答回路の実装によるDNSコンテンツサーバのCPU使用率抑制](#)

大輝 晶子, 八田 彩希, 川村 智明, 山崎 晃嗣, 羽田野 孝裕, 宮崎 昭彦, 新田 高庸

■テスト生成・テスト容易化設計 [13:00–14:40]

- (23) TDC組込み型バウンダリスキャンにおける遅延付加部の分割による検査時間の削減
平井 智士, 四柳 浩之, 橋爪 正樹

- (24) 論理 BIST のテスト電力制御手法と TEG 評価について

加藤 隆明, 王 森レイ, 佐藤 康夫, 梶原 誠司

- (25) 自動生成パターンの微小遅延故障検査用回路への適用性検討

谷口 公貴, 四柳 浩之, 橋爪 正樹

- (26) スキャンパス合成に利用可能なセグメントのレジスタ転送レベル探索

湯浅 将, 岩垣 剛, 市原 英行, 井上 智生

■アルゴリズム [13:00–14:15]

- (27) 論理暗号化に対する SAT 攻撃の効率的なアルゴリズムについて
松永 裕介, 吉村 正義

- (28) モンテカルロ木探索とギブスサンプリング法を用いたモチーフ抽出問題のハイブリッド解法

湯浅 佑介, 永山 忍, 稲木 雅人, 若林 真一

- (29) 変分混合ガウスモデルアクセラレータ設計のための変分推論アルゴリズムの解析

西本 宏樹, 中田 尚, 中島 康彦

■EMB 招待講演 [14:30–15:15]

- (30) [招待講演]機械学習の効率化およびハードウェア開発
高野 了成

■資源管理・スケジューリング [15:30–16:45]

- (31) R2OS: WSN における共有資源管理と実行モデルの提案
井上 明紀, 福田 浩章

- (32) 非均質マルチコアにおける可変並列度タスクの低消費エネルギー化スケジューリング

西川 広記, 島田 佳奈, 谷口 一徹, 富山 宏之

- (33) 通信時間を考慮した並列タスクのスケジューリング

島田 佳奈, 谷口 一徹, 富山 宏之

12月7日(金)

■回路設計技術 [9:00–10:15]

- (34) FiCC を用いた CMOS 互換な超低消費電力不揮発性メモリ素子の特性測定回路の設計と試作
田中 一平, 宮川 尚之, 木村 知也, 今川 隆司, 越智 裕之

(35) トランジスタサイズを変えた記憶保持特性の異なるフリップフロップ群を利用したばらつき評価
深澤 研人, 西澤 真一, 伊藤 和人

(36) レプリカセンサを用いた NBTI による回路特性変動予測に関する検討
大島 國弘, 辺 松, 廣本 正之, 佐藤 高史

■VLD 基調講演 2 [10:30–11:30]

(37) [基調講演]Google が開発したニューラルネット専用 LSI 「Tensor Processing Unit」
佐藤 一憲

■IE 基調講演 [12:30–13:30]

(38) [基調講演]医用画像診断における AI
藤田 広志

■信頼性設計 [13:45–15:00]

(39) 遅延を抑えた STACK構造による SOI プロセス向け耐ソフトエラーFF の提案および実測評価
榎原 光則, 山田 晃大, 古田 潤, 小林 和淑

(40) 0-1 二次計画法によるプロセスばらつきを考慮したモデルベースマスク補正手法
東 梨奈, 小平 行秀, 松井 知己, 高橋 篤司, 児玉 親亮, 野嶋 茂樹

(41) 最適ハイパーパラメータ下での機械学習に基づくリソグラフィホットスポット検出手法の比較検討
片岡 岳, 稲木 雅人, 永山 忍, 若林 真一