# FDSOIプロセスにおけるスタック構造のソフトエラー耐性を 高める対策手法の提案およびデバイスシミュレーションを用いた評価

## 山田 晃大<sup>1</sup> 古田 潤<sup>1</sup> 小林 和淑<sup>1</sup>

概要:集積回路素子の微細化に伴いソフトエラーによる集積回路の信頼性低下が問題となっている.本稿 では,FDSOI プロセスにおいてスタック構造の脆弱性を重イオン照射測定により明らかにし,スタック構 造の耐性を高める回路構造を提案する.トランジスタ間距離の異なる3種のスタック構造を65 nm FDSOI プロセスで試作し,重イオン照射によりソフトエラー耐性を評価した.その結果,スタック構造の縦積ト ランジスタ間距離を 250 nm から 350 nm まで広げることで 41 MeV-cm<sup>2</sup>/mg 以下の重イオンではソフト エラーがほとんど起きなかったが,60 MeV-cm<sup>2</sup>/mg を超える重イオンではソフトエラーの抑制効果が弱 くなることが判明した.スタック構造の NMOS および PMOS の縦積トランジスタ間を配線で繋ぐことで 再結合を加速させ,60 MeV-cm<sup>2</sup>/mg を超える重イオンが衝突しても反転しない回路構造を提案する.提 案した回路構造を用いたラッチを 3D で構築し,重イオン照射シミュレーションによりソフトエラー耐性 の向上率を評価する.従来のスタック構造ではソフトエラーが起きる 60 MeV-cm<sup>2</sup>/mg の重イオンを照射 してもソフトエラーが起きないことを明らかにした.提案構造は宇宙空間の使用にも耐え得る高い信頼性 をもつ.

## Evaluation of a Radiation-Hardened Structure for Stacked Transistors in FDSOI Processes by Device Simulations

Kodai Yamada<sup>1</sup> Jun Furuta<sup>1</sup> Kazutoshi Kobayashi<sup>1</sup>

Abstract: According to process scaling, soft errors become a significant issue to threaten the reliability of semiconductor chips. In this paper, we evaluate soft-error tolerance of a stacked structure by heavy-ion irradiation tests and propose a radiation-hardened structure to reduce sensitive range (RSR) of a stacked structure for FDSOI. We fabricate three latches which have different distance between stacked transistors in a 65 nm FDSOI process. Experimental results reveal that the stacked structures from 250 nm to 350 nm distances are weak against a radioactive particle hit with more than 60 MeV-cm<sup>2</sup>/mg liner energy transfer (LET). We evaluate radiation hardness of the proposed RSR structure by device simulations. The diffusion layers between two series-connected NMOS and PMOS transistors in the RSR structure are shorted by a metal wire to wipe out generated holes through the metal quickly after a particle hit. It reveals that the stored value of the latch with the RSR structure does not upset even by a heavy ion hit with LET of 60 MeV-cm<sup>2</sup>/mg. Thus, the RSR structure has enough tolerance to use even if in outer space.

## 1. 序論

集積回路 (LSI) 素子の微細化・高集積化によって,トランジスタ数はムーアの法則に従って増加してきた [1]. 一方で,微細化に伴い LSI の信頼性低下が問題となってい

る.信頼性低下の要因の1つとして,放射線起因のソフト エラーが挙げられる.ソフトエラーとは,LSIに粒子線が 通過,または衝突することにより電子正孔対が生成され, 一時的にメモリの保持値やFF(Flip-Flop)の論理値が反転 する現象である.高集積化や電源電圧の低下によって,ソ フトエラーの影響が顕在化している.

ソフトエラーの主な対策には,多重化回路である TMR

<sup>&</sup>lt;sup>1</sup> 京都工芸繊維大学 電子システム工学専攻 Department of Electronics, Kyoto Institute of Technology



図 1 スタック構造の重イオンによるソフトエラー実測結果 [8].

(triple modular redundancy) [2] や DICE (dual interlocked storage cell) [3] が用いられる. しかし、面積や遅延時間, 消費電力が大きくなるため多重化に依らない対策が求めら れている.FDSOI (fully-depleted silicon on insulator) プ ロセスを用いたスタック構造は多重化回路と比べ面積・電 力の増加を抑えた対策である [4][5].

DICE は複数のノードが同時に影響を及ぼされると保持 値が反転してしまうため,微細プロセスではソフトエラー 抑制効果が弱くなる.DICE は 90 nm プロセスでは通常の 回路と比べ 10 倍高いソフトエラー耐性をもつが,40 nm プロセスでは 1.5 倍のソフトエラー耐性となる [6][7].微細 プロセスではトランジスタ間距離が短く,複数のトランジ スタが 1 度の放射線効果により同時に影響を受けるためで ある.我々は文献 [8] で,図 1 に示すように重イオンが物質 に与えるエネルギーである LET (liner energy transfer)が 大きくなるにつれて,65 nm FDSOI プロセスにおいてス タック構造のソフトエラー耐性が低くなることを示した. 高いエネルギーを持つ重イオンでは DICE 構造と同様にス タック構造でも複数のトランジスタが 1 つの放射線により 同時に影響を受けることが原因である.

本稿では 65 nm FDSOI プロセスにおいて, スタック構 造のソフトエラー耐性を高める回路構造を提案し, デバイ スシミュレーションによりソフトエラー耐性を評価する. 第2節ではソフトエラーの発生起因とその対策技術につ いて述べる.第3節ではスタック構造の脆弱性について述 べる.第4節では提案回路構造について述べ, デバイスシ ミュレーションを用いて提案回路構造のソフトエラー耐性 を評価する.第5節ではデバイスシミュレーションを用い て提案回路構造とスタック構造の比較を行う.第6節では 本稿の結論を述べる.

## 2. ソフトエラー

本節では LSI の一時的な誤動作の要因の 1 つであるソフ トエラーについて説明する.



図 2 各粒子による電子正孔対の発生機構.

#### 2.1 ソフトエラーの発生要因

放射線が LSI 内を通過または衝突することによって電子 正孔対が生じる.発生したキャリアが拡散層に収集され, ドレイン電圧が変動することでソフトエラーが引き起こさ れる.ソフトエラーの発生機構を図2に示す.地上でソフ トエラーを引き起こす要因となる主な粒子は, α粒子,高 エネルギー中性子の2種類である.高エネルギー中性子が 基板の Si などの原子核に衝突すると核反応を起こし, α 線や重イオンを放出する.一方で,宇宙では重イオンがソ フトエラーの要因である.宇宙空間では 60 MeV-cm<sup>2</sup>/mg 以下の重イオンがほとんどを占めるため,宇宙用デバイス では一般的に 60 MeV-cm<sup>2</sup>/mg の重イオンが衝突してもエ ラーが起きない対策が求められる.

2.2 SEU (single event upset)

ソフトエラーが FF 内のラッチや SRAM などのデータ 保持部で生じるものを SEU と呼ぶ. 粒子線がトランジス タに突入することで SET (single event transient) パルス と呼ばれる一過性の電圧パルスが発生する.SET パルスが ラッチや SRAM の内部で発生した場合は保持値を直接反 転させる.ラッチを構成する一方のインバータの拡散層付 近に粒子線が突入すると,一時的に出力が反転する.この 反転が元に戻るまでに,もう一方のインバータの出力が反 転すると保持値が反転してしまう.一定以上の電荷がトラ ンジスタの拡散層に収集されると出力が反転する.ソフト エラーは NMOS トランジスタでは電子起因, PMOS トラ ンジスタでは正孔起因である.電子の移動度は正孔に比べ 大きいため、PMOS トランジスタに比べて NMOS トラン ジスタでソフトエラーが生じやすい [8].本稿ではすべて のソフトエラーが OFF 状態の NMOS トランジスタで発生 していると仮定する.

#### 2.3 ソフトエラー対策技術

ソフトエラー対策として,一般的にデバイスレベルと回路レベルでの対策がある.

## 2.3.1 FDSOI デバイス

デバイスレベルでの対策として FDSOI 構造が挙げられ る [9] . シリコン基板とトランジスタの間に, 絶縁層として BOX (Buried Oxide) 層が挿入されている. BOX 層以下の 基板で発生したキャリアは BOX 層によって遮られ, 拡散 層に収集されないためバルク構造と比較してソフトエラー



図 3 デバイス内に放射線が突入した時の様子.



図 4 スタック構造の回路図とスタック構造の NMOS トランジスタ の断面図.Dはトランジスタのチャネル間距離.

に強い [10].しかし, FDSOI デバイスでは発生した正孔 がボディーの電位を上昇させ、ドレインとソース間が ON 状態になることでソフトエラーを引き起こす.この現象を 寄生バイポーラ効果と呼ぶ.図3にバルクと FDSOI に放 射線が突入した様子をそれぞれ示す.本稿で使用するテス トチップは, BOX 層が 10 nm の 65 nm thin BOX FDSOI プロセスで製造した.

2.3.2 スタック構造

FDSOI ではトランジスタを縦積にしたスタック構造が 寄生バイポーラ効果対策として有効である [4]. スタック 構造を用いたインバータに放射線が突入した様子を図4に 示す.通常のインバータでは OFF 状態の NMOS トランジ スタに放射線が突入しボディ電位が上昇すると,寄生バイ ポーラトランジスタが ON し出力と GND が導通する.そ のため,出力が'1'から'0'に変化しソフトエラーを引き起 こす.一方で,スタック構造の片方のOFF状態のNMOS トランジスタに放射線が突入しても,もう一方は OFF 状 態のままのため出力が大きく変化しない.スタック構造で はオーバーヘッドを小さくするために縦積トランジスタ の拡散層を共有できる.多重化回路と比べて面積・電力の オーバーヘッドが小さい.

#### スタック構造の脆弱性 3.

図1に示すように重イオンのLET 値が大きくなるにつ れて縦積トランジスタ直下の寄生バイポーラが同時に ON することで,スタック構造でもソフトエラーが発生する. 図4内の縦積トランジスタ間の距離Dを変更することで高 いソフトエラー耐性を有することを文献 [11] で明らかにし

DAS2018

2018/8/31



図 5 スタック構造におけるトランジスタ間の距離依存性を評価する ためのテストチップ.トランジスタ間の異なる3種のスタッ ク構造を含むラッチが約 20,000 段ずつ搭載されている [11].

た. D を 250 nm から 350 nm に広げることにより, クリ プトンイオン (Kr イオン: 40.9 MeV-cm<sup>2</sup>/mg) を照射角度 60°で照射した場合のソフトエラー率を 91%低減させた. 文献 [11] では Kr イオンを照射することで耐性が向上する ことを確認したが,ここではさらに高いエネルギーを持つ キセノンイオン (Xe イオン: 67.2 MeV-cm<sup>2</sup>/mg) を照射す ることで宇宙用デバイスに求められる耐性を満たすか実測 で確認する . D が 250 nm , 300 nm , 350 nm のスタック構 造を用いたインバータとトライステートインバータで構成 される3種類のラッチが約20,000段ずつ搭載されている. 評価に用いたテストチップとレイアウトを図5に示す.文 献[11]と異なり保護膜の影響を無視するため,チップ上の 保護膜を取り除いて評価した.

## 3.1 重イオン照射測定による評価および結果

重イオン照射測定は量子化学技術研究開発機構のTIARA (Takasaki ion accelerators for advanced radiation application) で実施した.実測で照射した重イオンの核種はアルゴ ンイオン (Ar イオン: 17.5 MeV-cm<sup>2</sup>/mg), Kr イオン, Xe イオンの3種類である.宇宙航空研究開発機構 (JAXA)が 保有する直径 900 mm のシングルイベント評価チャンバを 用いて真空状態で実施した.重イオン照射測定で得られる ソフトエラー率は CS (Cross Section: 衝突断面積)を用い て評価する.CSとは放射線が通過した場合,保持値が反 転する面積のことである.式1に衝突断面積の算出式を示 す [12]. 計算には, 観測ソフトエラー数 (N<sub>error</sub>), 単位面 積当たりのイオン総数  $(N_{\rm ion})$ , FF の搭載総数  $(N_{\rm FF})$  使用 する.

$$CS \ [\mathrm{cm}^2/\mathrm{bit}] = \frac{N_{\mathrm{error}}}{N_{\mathrm{ion}} \times N_{\mathrm{FF}}}$$
 (1)

電源電圧 0.8 V で重イオン照射測定結果を図 6 に示す. 文献 [11] と同様に Kr イオン照射時には D が 250 nm の場 合と比べ 350 nm では約7倍高い耐性を示したが, Xe イ オン照射時にはほとんど差が見られなかった.このことか ら,スタック構造のトランジスタ間距離を 250 nm から 350 nm まで広げても 67.2 MeV-cm<sup>2</sup>/mg の重イオンではソフ トエラー抑制効果が弱まる.



図 6 65 nm FDSOI プロセスにおけるトランジスタ間の距離の異 なる 3 種類のスタックドラッチのソフトエラー実測結果.



図 7 提案の RSR (reduction sensitive range) 構造.

## スタック構造に適したソフトエラー耐性向 上手法の提案と評価

本節では,高いエネルギーをもつ重イオンが衝突しても 保持値が反転しない構造を提案する.デバイスシミュレー ションを用いて提案した回路構造のソフトエラー耐性を見 積る.

## 4.1 提案回路構造

RSR (reduction sensitive range)構造を用いたインバー タの回路図を図7に示す.スタック構造のNMOS および PMOS の縦積トランジスタの共有拡散層を配線で繋ぐ.こ れにより,スタック構造に放射線が突入し発生した正孔が, 配線から流れこむ電子により再結合しやすく高いソフトエ ラー耐性を示すと考えられる.

4.2 デバイスシミュレーションのセットアップ

Synopsys 社の Sentaurus を用いてデバイスシミレーショ ンを行う.ソフトエラー耐性の評価方法には実測とシミュ レーションがある.実測では特定の施設で限られた時間内 にしか測定することができず,対象回路を設計し製造する 必要があるため多大な時間を要する.シミュレーションで は回路を製造する必要が無く低コスト,短 TAT でソフト エラー耐性の評価が行える.デバイスシミュレーションで はトランジスタを構築して任意の LET 値をもつ重イオン を任意の場所に照射することができる.チップの設計前に 提案回路構造のソフトエラー耐性を見積ることができる.

デバイスシミュレーションに用いた回路を図 8 に示す. 通常のインバータと RSR インバータで構成されたラッチ で評価を行なっている.ノード N1 = 0 とし, OFF 状態の 図 8 シミュレーション回路図.スタック構造の NMOS トランジ スタのみ 3D モデル,他は回路シミュレーションモデルを使 用.電源電圧 0.8 V において (a),(b)のそれぞれに重イオン を照射.

トランジスタ T1, T2 にそれぞれ 60 MeV-cm<sup>2</sup>/mg の重イ オンを照射する.シミュレーションの高速化のために重イ オンを照射するインバータの NMOS トランジスタのみ 3D モデルを使用し,他は回路シミュレーションモデルを使用 している.すべてのシミュレーションは 65 nm Thin-BOX FDSOI デバイスを用いて評価しており, 3D モデルと回路 シミュレーションモデルの静特性は誤差 8%以内で一致し ている [5].

## (a) 重イオンを T1 に照射

N2 と N3 の電圧時間変化を図 9 (a) に示す.60 MeVcm<sup>2</sup>/mg の重イオンを照射してもラッチの保持値は反転し なかった.T1 直下の寄生バイポーラトランジスタが ON し,SET パルスが発生してプルアップ側の PMOS トラン ジスタ T3 を通過する.通過した SET パルスは 56%に抑 制されるため,保持値が反転しない.T3 が PMOS パスト ランジスタとして働くことで,'1' '0' '1'の SET パル スを'1' 'Vth' '1'の SET パルスへと変化させるためで ある.

## (b) 重イオンを T2 に照射

N2 の電圧時間変化を図 9 (b) に示す.60 MeV-cm<sup>2</sup>/mg の重イオンを照射してもラッチの保持値は反転しなかっ た.T2 直下の寄生バイポーラトランジスタは ON するが, T2 のドレインとソース電位差がほぼ 0 のため出力はほと んど変化しない.

## 5. 従来スタック構造と提案構造の比較

本節では、デバイスシミュレーションを用いて提案構造 と従来スタック構造のソフトエラー耐性を比較する.

### 5.1 ソフトエラー耐性の比較方法

デバイスシミュレーションに用いた回路を図 10 に示す. L1 (通常のインバータとスタックドインバータで構成さ れたラッチ) と L2 (通常のインバータと RSR インバータ で構成されたラッチ)で評価を行なう.第4節と同様にシ ミュレーションの高速化のために重イオンを照射するイ ンバータの NMOS トランジスタのみ 3D モデルを使用す る.スタック構造の縦積トランジスタの共有拡散層の中 心に重イオンを照射する.重イオンの LET を 0 から 0.1 MeV-cm<sup>2</sup>/mg ずつ変化させて保持値が反転する臨界 LET



(a) 重イオンを T1 に照射.N2 と N3 の電圧時間変化を示す.PMOS トランジスタにより N3 の電圧降下は抑えられる.



(b) 重イオンを T2 に照射.N2 の電圧時間変化を示す.寄
生バイポーラ効果 (Parasitic Bipolar Effect) は発生するが
出力にほとんど影響がない.

図 9 各インバータの出力電圧の時間変化のシミュレーション結果. 60 MeV-cm<sup>2</sup>/mgの重イオンを照射しても保持値の反転が見られなかった.



図 10 比較を行うシミュレーション回路図.L1: 通常のインバー タとスタックドインバータで構成されたラッチ.L2: 通常の インバータと RSR インバータで構成されたラッチ.スタッ ク構造の NMOS トランジスタのみ 3D モデル,他は回路シ ミュレーションモデルを使用.

の値を求め,電源電圧 0.8 V で比較する. 臨界 LET が大きければ高いソフトエラー耐性を示す.

## 5.2 シミュレーション結果と考察

L1 のスタックドインバータおよび L2 の RSR インバー タに当てた場合の臨界 LET を表 1 にまとめる.スタック 構造は 5 MeV-cm<sup>2</sup>/mg で反転している.一方で, RSR 構 造の場合には 60 MeV-cm<sup>2</sup>/mg を超える重イオンが拡散層 表 1 イオンが NMOS トランジスタに衝突した場合と PMOS トラ ンジスタに衝突した場合のラッチの臨界 LET

インバータ	臨界 LET [MeV-cm <sup>2</sup> /mg]
スタック構造	5.0
RSR 構造	61.0

の中心に衝突しても反転が見られず,高いソフトエラー耐 性を示す.

RSR インバータに照射時の臨界 LET がスタックドイン バータに照射時の臨界 LET の 12 倍以上高くなった要因 を突き止めるために重イオン入射後の正孔密度分布を調べ る.RSR インバータとスタックドインバータのそれぞれ において,重イオン入射後の正孔密度の変化をデバイスシ ミュレーションを用いて検証した.60 MeV-cm<sup>2</sup>/mgの重 イオンをスタック構造の縦積トランジスタの共有拡散層の 中心に照射し,正孔密度の時間変化を確認した.チャネル の中心の深さで,照射した点をX = 0として $\pm 0.3$  umの 距離を評価する.シミュレーション結果を図 11 に示す. スタックドインバータの場合には 100 ps 後の X = 0 の地 点で正孔密度は 2×10<sup>19</sup> cm<sup>3</sup> である.一方で, RSR イン バータは 20 ps 後に正孔密度が 0.8×10<sup>19</sup> cm<sup>3</sup> 以下まで減 少する.スタックドインバータは,発生した正孔が再結合 と拡散によって減少する.しかし, RSR インバータでは発 生した正孔が配線 N3 によって流れ込む電子と再結合する ことで,減少が加速すると考えられる.N3の電流波形を 図 12 に示す.電子が流れ込むことをシミュレーションか らも確認できた.よって,このN3を接続することによっ て RSR インバータがスタックドインバータよりも高いソ フトエラー耐性を示す.

## 6. 結論

本稿では 65 nm FDSOI デバイスにおいてスタック構造 の脆弱性を重イオン照射測定により明らかにし,スタック 構造に適したソフトエラー対策技術を提案し,デバイスシ ミュレーションにより評価した.

FDSOI デバイスにおいてスタック構造は,縦積トラン ジスタの両方に放射線影響が及ぼされた場合に脆弱になる と考えられる.そこで,縦積トランジスタ間距離を広げる ことで宇宙空間でも使用できる耐性向上が見込めるのかを 確認した.重イオン照射測定結果からスタック構造のトラ ンジスタ間距離を 250 nm から 350 nm に広げることで 41 MeV-cm<sup>2</sup>/mg の重イオンではソフトエラー率を約 1/7 に 低減できるが,60 MeV-cm<sup>2</sup>/mg を超える重イオンではソ フトエラー率に差が無いことを明らかにした.トランジス タ間距離を広げることで耐性は向上するが,面積が大きく なる.

スタック構造の NMOS および PMOS の縦積トランジス タの共有拡散層を配線で繋いだ RSR 構造を提案した.こ の配線により発生したキャリアが再結合しやすくなり,60



図 11 60 MeV-cm<sup>2</sup>/mg の重イオン照射時の正孔密度の時間変化. 重イオンを X = 0 に照射している.



図 12 60 MeV-cm<sup>2</sup>/mg の重イオン照射時の共有部の配線 N3 を 通過する電流波形.

MeV-cm<sup>2</sup>/mg の重イオンが突入してもエラーが発生しな いことをデバイスシミュレーションにより明らかにした. RSR 構造は 60 MeV-cm<sup>2</sup>/mg の重イオンが縦積トランジ スタの両方に影響を及ぼしたとしても,保持値の反転が見 られないため,RSR 構造をデバイスに使用することで宇宙 空間の使用にも耐え得る高い信頼性を実現できる. 謝辞 本研究は JSPS 科研費 15H02677, JP17K14667 お よび、(株) ソシオネクストの助成を受けて実施したもので ある.本研究に用いたチップはルネサスエレクトロニクス により試作されたものであり、東京大学大規模集積システ ム設計教育研究センターを通し、シノプシス株式会社、日本 ケイデンス株式会社、メンターグラフィクス株式会社の協 力で行われたものである.また,重イオン照射測定は量子 科学技術研究開発機構の施設共用制度にて行われたもので ある.

## 参考文献

- G. Moore, "Cramming more components onto integrated circuits," Proceedings of the IEEE, pp. 82–85, 1998.
- [2] D.G. Mavis and P.H. Eaton, "Soft error rate mitigation techniques for modern microcircuits," IEEE Int. Rel. Physics Symp., pp. 216–225, 2002.
- [3] T. Calin, M. Nicolaidis, and R. Velazco, "Upset hardened memory design for submicron CMOS technology," IEEE Trans. Nucl. Sci., vol. 43, no.6, pp. 2874–2878, Dec. 1996.
- [4] A. Makihara, M. Midorikawa, T. Yamaguchi, et al., "Hardness-by-design approach for 0.15 um fully depleted CMOS/SOI digital logic devices with enhanced SEU/SET immunity," IEEE Trans. Nucl. Sci., vol. 52, no. 6, pp. 2524–2530, Dec. 2005.
- [5] K. Yamada, H. Maruoka, J. Furuta, et al., "Radiationhardened flip-flops with low-delay overhead using PMOS pass-transistors to suppress SET pulses in a 65 nm FD-SOI process," IEEE Trans. Nucl. Sci., early access, 2018.
- [6] T.D. Loveless, S. Jagannathan, T. Reece, et al., "Neutron- and proton-induced single event upsets for Dand DICE-flip/flop designs at a 40 nm technology node," IEEE Trans. Nucl. Sci., vol. 58, no. 3, pp. 1008–1014, Jun. 2011.
- [7] P. Hazucha, T. Karnik, S. Walstra, et al., "Measurements and analysis of SER-tolerant latch in a 90-nm dual-VT CMOS process," IEEE Journal of Solid-State Circuits, vol. 39, no. 9, pp. 1536–1543, Sept. 2004.
- [8] K. Yamada, H. Maruoka, J. Furuta, et al., "Sensitivity to soft errors of NMOS and PMOS transistors evaluated by latches with stacking structures in a 65 nm FDSOI process," IEEE Int. Rel. Physics Symp (IRPS), pp. SE.3.1– SE.3.5, Mar. 2018.
- [9] D. Kobayashi, K. Hirose, H. Ikeda, and H. Saito, "Radiation-induced pulse noise in soi cmos logic," Int'l Symposium on Advanced Semiconductor-on-insulator Technology and Related Physics, May 2011.
- [10] P. Roche, J.L. Autran, G. Gasiot, and D. Munteanu, "Technology downscaling worsening radiation effects in bulk: SOI to the rescue," IEEE Int. Electron Devices Meeting, pp. 31.1.1–31.1.4, Dec. 2013.
- [11] 丸岡晴喜,山田晃大,榎原光則,et al.,「FDSOI に適した スタック構造におけるソフトエラー耐性向上手法の提案・ 評価と微細化による影響の評価」,電子情報通信学会技 術報告 (VLSI 設計技術), VLD2017-103, pp. 85-89, Feb. 2018.
- [12] J.S. Kauppila, T.D. Loveless, R.C. Quinn, et al., "Utilizing device stacking for area efficient hardened SOI flipflop designs," IEEE Int. Rel. Physics Symp (IRPS), pp. SE.4.1–SE.4.7, Jun. 2014.