動的タイム・ボローイングを可能にするクロッキング方式の プロセッサへの適用

神保潮^{1,a)} 塩谷亮太^{2,b)} 五島正裕^{3,c)}

概要:ワースト・ケースより平均的ケースにおける遅延に基づいた動作を実現する手法の1つとして、我々 は動的タイム・ボローイングを可能にするクロッキング方式を提案している.このクロッキング方式は、 動的なばらつき対策手法である動的タイミング・フォールト検出と二相ラッチによるクロッキング方式の 組み合わせにより実現され、動作時にステージ間で実効的な回路遅延を融通することで、平均的ケースに 基づく速度で回路を動作させることが可能になる.本発表では、FPGAをターゲットとし、RISC-V実装 の1つである Rocket にこの方式を適用する.

キーワード:ばらつき,タイミング故障検出,タイム・ボローイング,Razor FF, Rocket

1. はじめに

チップ内のランダムな**ばらつき**の増大 [1] により,従来 のワースト・ケースに基づいた設計ではチップの性能の向 上が見込めなくなりつつある. 微細化により,遅延の典型 値は短縮されている一方で,ばらつきの増大によって分散 は大きくなっている. そのため,歩留まりを一定とすると, ワースト遅延は,ティピカル遅延ほどには短縮されなくな る. こうした傾向が続けば,微細化が進むにつれてティピ カル遅延とワースト遅延の差は広がっていき,将来的に は,ワースト遅延が短縮されなくなってしまうことも考え られる.

そのため、ワースト・ケースより実際に近い遅延 (実効遅 延)に基づいた動作を実現する手法が提案されている [2]. SSTA のように、設計時に用いられる静的な手法に対し、動 作時にタイミング・フォールトを検出し回復する動的な手 法 [3-6] がある.

タイミング・フォールト検出

回路遅延の動的な変動によって生じる過渡故障を タイ ミング・フォールト (Timing Fault: **TF**)と呼ぶ. ワースト・

- School of Multidisciplinary Sciences, SOKENDAI ² 東京大学大学院 情報理工学系研究科
- Graduate School of Information Science and Technology, The University of Tokyo
- ³ 国立情報学研究所 アーキテクチャ科学研究系 Systems Architecture Research Division, NII
- ^{a)} ushio@nii.ac.jp
- ^{b)} shioya@nuee.nagoya-u.ac.jp
- c) goshima@nii.ac.jp

ケース設計では、ワースト・ケースにおいてもこの TF が発 生しないように、十分なマージンを取った電圧やクロック 周波数を設定する. TF が生じるのは、サーマル・センサの 故障による熱暴走など、想定外の場合に限られる.

TF を検出・回復する手法を用いることで,ワースト・ ケース設計で定められる限界を超えて回路を高い周波数, または低電圧で動作させることができる.TF 発生による IPC の低下が十分小さく,周波数の向上(低電圧化)によ る恩恵が相殺されない範囲で,回路の実効遅延に応じた周 波数や電源電圧で動作させることが可能になる.

本稿の内容

我々は、より効果的な周波数向上や低電圧動作を可能に する手法として、動的タイム・ボローイング(Dynamic Time Borrowing: **DTB**)を可能にするクロッキング方式を提案 している [7–9].現在、提案手法の回路への実装による評 価を行っている。今までは、カウンタのような小規模な回 路への適用のみが行われていた [8,9].本稿では、RISC-V ISA [10] に準拠する 64-bit スカラ・プロセッサ Rocket [11] を対象としてこの手法を適用する手順について述べる.

以下,本稿は次のように構成される.2章では,既存のク ロッキング方式についてまとめる.3章で提案方式につい て述べる.4章でTFからの回復手法について述べる.5章 では提案方式の適用手順について述べる.

クロッキング方式

本章では、次章で述べる提案方式をよりよく理解するために、まず既存のクロッキング方式を説明する.2.1節で

¹ 総合研究大学院大学 複合科学研究科



図1 単相 FF のタイミング・ダイアグラム

は,クロッキング方式の理解に便利なタイミング・ダイア グラムを導入する.2.2 節以降で,単相 FF,二相ラッチ,そ して,Razor [3] について説明する.

2.1 タイミング・ダイアグラム

図1に示すグラフを, 我々はタイミング・ダイアグラムと 呼んでいる.通常のタイミング・チャートが論理値一時間 の関係を表すのに対して, タイミング・ダイアグラムは時 間一空間の関係を表す.同図中, 右方向が時間を, 下方向 が回路中を信号が伝わって行く方向を表し,時間の経過に つれて信号が伝わっていく様子を俯瞰することができる.

実際のロジックには、それぞれ遅延が異なるパスが数多 く存在する.ダイアグラムでは、入力の変化によって出力 が変化した時、その信号伝達を、入力が変化した点から出力 が変化した点までを(右下がりの)直線矢印で結んで表す. 実効遅延

ロジック中の信号の伝達の仕方は、ロジックの入力の変 化の仕方によって異なる.一部の信号の遷移はマスクされ るため、一般にすべてのパスが出力の変化に関与する訳で はない.ロジック中のあるパスを通った信号によってロ ジックの出力が変化したとき、そのパスは活性化されたと 言う.

ダイアグラムでは,あるサイクルにおいて最後の出力の 変化をもたらした信号の伝達を実線矢印で表す.この実線 矢印の遅延(図上で縦方向の距離)を,そのサイクルの実 効遅延と呼ぶ.

ダイアグラム上で実線矢印が存在可能な範囲は,ロジッ ク内の最小遅延とクリティカル・パス遅延を表す直線に挟ま れた三角形の領域となる.ダイアグラムではこの領域を網 掛けにより示す.図中の網掛けの二色については後述する.

なおダイアグラムでは、各ステージのクリティカル・パスに 対応する直線矢印の角度を 45°としている.こうすること によって、各ステージの遅延は、ダイアグラム上のステー ジの幅によって表現することができる. 入力ばらつき

実効遅延という言葉を用いるなら,入力ばらつきは,ロ ジックの入力の変化の仕方に応じて生じる実効遅延のばら つきと定義することができる.

ロジックの出力が一度も変化しなかった時,実効遅延は 0と考えられる.すなわち入力ばらつきによって,ロジッ クの実効遅延は0からクリティカル・パス遅延まで変化する ことになる.他の要因によってはロジックの(クリティカル・ パス)遅延は数割程度しかばらつかないことを考えると, 入力ばらつきは非常に大きいと言える.

2.2 クロッキング方式の表現

次に,図1でのクロッキング方式の表現を説明する. エッジ・トリガ動作

同図はマスタ-スレーブ構造を持つ FF を念頭に描かれて いる.同図において,FF の下にある縦実線はラッチが閉じ ている状態を,縦実線と次の縦実線の間の空白は、ラッチが 開いている (transparent) 状態を,それぞれ表している.信 号の矢印が実線にぶつかった場合,ラッチが開くまで信号 は下流側に伝わらない.エッジ・トリガ動作は、マスタ-ス レーブ・ラッチを互い違いに記述することで生じる隙間か ら信号が「漏れる」様子で直感的に表すことができる.

フェーズ

パイプライン動作を行う際には,FFと次のFFに挟まれ たロジックがパイプライン・ステージとなり,各クロック・ サイクルごとに各ステージが並列に動作を行うことになる.

パイプライン動作においては、一連の処理 — 典型的 には、パイプライン型プロセッサにおける1つの命令の処 理 — は、あるサイクルにおいてあるステージで処理され た後、次のサイクルにおいて次のステージの処理へと次々 引き継がれていく.この一連の処理のことをあるフェー ズの処理と呼ぶ.

ダイアグラムでは,あるフェーズの処理と次のフェーズ の処理を,矢印が存在し得る領域の網掛けの色を分けるこ とで区別している.

2.3 クロッキング方式の要諦

クロッキング方式の要諦は、あるフェーズの信号が前後 のフェーズの信号と「混ざる」ことがないように分離した 上で、処理を次のサイクルに次のステージへと引き継いで いくことである.

ダイアグラム上では,以下の2つの条件が満たされてい ればよい:

- (1) 実線矢印をたどって,次のサイクルに次のステージへ と至ることができる.
- (2) 矢印が存在し得る範囲を表す網掛けの領域が,前後の フェーズの,すなわち,色の異なる網掛けの領域と重

Vol.2018-ARC-232 No.23 2018/8/1

ならない.

クロッキング方式のタイミング制約は、この2条件から導かれる.

次章からは、ダイアグラムを用いてそれぞれのクロッキ ング方式について説明する.

2.4 単相 FF 方式

単相 FF 方式が上記の条件を満たして正しく動作するため には、各ステージにおいて、あるクロック・エッジで入力側 の FF の出力が変化してから、次のクロック・エッジまでに 出力側の FF の入力に信号が到着しなければならない. すな わち、サイクル・タイムを τ とすると、各ステージのロジッ クのクリティカル・パスの遅延が τ 未満であればよいという ことになる. このことを、最大遅延制約は 1τ/1 ステージ と表現することとする.

図1(および,図2(a))では、クリティカル・パスの遅延を 表す赤い45°の線がちょうど次のクロック・エッジに到着 しており、最大遅延制約の限界を達成した場合を表してい る.なお、簡単のため、FF やラッチのセットアップ/ホール ド時間やスキューなどは省略しているが、これらを議論に 組み込むことは容易である.

通常,クリティカル・パスが活性化される確率は高くない. 図1のように,実効遅延とクリティカル・パス遅延の差の分だけ,無駄な待ち時間が生じることになる.

2.5 二相ラッチ方式

図2(b)に、二相ラッチ方式のダイアグラムを示す.二相 ラッチ方式は、単相 FF 方式における FF を構成するマスタ、 スレーブの2つのラッチのうちの1つをロジックの中間へ と移したものと理解することができる.移されたラッチに よって分割された後のステージを特に半ステージと呼ぶ.

単にラッチの位置を動かしただけなので,二相ラッチ方式 の最大遅延制約は,基本的には, $0.5\tau/1$ 半ステージとな り,単相 FF の $1\tau/1$ ステージと変わらない.

2.6 Razor

本節では, TF 検出技術の代表として Razor FF [3] につい て述べる.

回路構成と動作

図3左に, Razor FF の回路構成を示す.1つの Razor FF は,メインFF とシャドウ・ラッチによって構成される. シャドウ・ラッチには,メインFF へのクロック clk より Δ だけ位相の遅れたクロック clk_d が供給されている.その 結果,メインFF とシャドウ・ラッチで2回,入力 dのサン プリングを行うことになる.それらの値が異なっていれ ば,TF が検出され,エラー e がアサートされる.

同図右は, *d* の遷移がメイン FF のクロック・エッジより も遅れてしまった場合のタイミング・チャートである.メ



図2 各クロッキング方式のタイミング・ダイアグラム:
(a) 単相 FF, (b) 二相ラッチ, (c) Razor FF, (d) 提案方式



図3 Razor FF の回路と動作



図4 Razor のショート・パス問題

イン FF は t_1 で 1 をサンプリングするが,シャドウ・ラッ チは $t_1 + \Delta$ で 0 をサンプリングする. 両者は異なってい るため, e は 1 となる. t_1 から $t_1 + \Delta$ の期間を,本稿では TF 検出ウィンドウと呼び,図中では網掛けで示す.

なお,メインFFがメタステーブルとなった場合,ここで 説明したダブル・サンプリングによる方法では対応できな い. 一方,遷移検出を用いる方式のRazorFFでは,メタス テーブルをTFとして検出することができる[4,12].ただ し後者は,ダイナミック・ロジックを利用するため,FPGA 上に実現することはできない.そこで以下では前者を前提 として説明を行うが,同様の議論は後者についても成り 立つ.

タイミング制約

図 2 (c) に, Razor FF のダイアグラムを示す. 同図で は, $\Delta = 0.5\tau$, すなわち, 半周期遅れたクロックをシャド ウ・ラッチに供給している. ダイアグラムでは, FF の下の 濃さの異なる縦実線 (橙色) が, TF 検出ウィンドウを表し ている.

クリティカル・パスの遅延に対応する 45°の破線が検出ウィ ンドウの下端までに到着するなら, TF が発生したとしても 検出し,回復することができる.そのため,45°の破線矢印 はジグザグとなる.一方, TF 検出を行わない単相 FF や二 相ラッチでは,45°の破線は一直線となる(同図 (a), (b)).

TF 検出を行う方式では、このジグザグの分だけ、クリ

ティカル・パス遅延を超えてサイクル・タイムを短縮するこ とができる.サイクル・タイムに対する検出ウィンドウ の割合を α とすると(図では $\alpha = 0.5$),最大遅延制約は $(1+\alpha)\tau/1$ ステージとなり,単相 FF 方式より $\alpha\tau$ だけ改 善される.

Razor のショート・パス問題

クロック・スキューに起因するホールド・タイム違反な ど、ショート・パスが原因で遅延制約が満たされない問題 をショート・パス問題と呼ぶ. Razor には、Razor 特有の ショート・パス問題がある.

図4のダイアグラムにおいて、シャドウ・ラッチが正し い値をサンプリングするためには、ロジックのショート・ パスを通った信号がシャドウ・ラッチのサンプリング・タイ ミングよりも後に到達しなければならない. さもないと、 あるフェーズにおいてショート・パスを通った信号が、前 のフェーズの信号と「混ざる」. その結果、シャドウ・ラッ チが本来とは異なる値をサンプリングし、TFを検出でき ない可能性がある.

このため Razor は, 最小遅延制約をもつ. 図4では, シャ ドウ・ラッチのサンプリングを 0.5τ 遅らせているため, 最 小遅延制約は $0.5\tau/1$ ステージ となる. サイクル・タイムに 対する検出ウィンドウの割合を α とすると, 最小遅延制約 は $\alpha\tau/1$ ステージ となり, 単相 FF 方式より $\alpha\tau$ だけ厳し くなる. したがって, 同図のようにショート・パスに遅延 素子を挿入するなどして, ロジックの最小遅延を $\alpha\tau$ 以上 にする必要がある.

3. DTB を可能にするクロッキング方式

我々は入力ばらつきにおける平均遅延に基づいた動作を 可能にする手法として, DTB を可能にするクロッキング方 式を提案している [7–9].

3.1 回路構成と動作

図5に,提案方式の回路構成を模式的に示す.提案方式 は,基本的には,二相ラッチとTF検出との組み合わせで ある.すなわち,同図上に示すような二相ラッチの回路の ラッチ部分を,RazorのTF検出回路に置き換えたものと考 えてよい.なお,2.6節で述べたように,本稿ではTF検出 にダブル・サンプリングを用いた場合の説明を行うが,実 用的な設計では遷移検出を想定する.

2.6 節で述べた Razor 特有のショート・パス問題を回避す るため、ショート・パスに遅延を挿入する必要があるが、以 下の工夫を行う:同図上の二相ラッチの回路では、ロジック のショート・パスとクリティカル・パスとが、図中〇印で示す ゲートで合流した後、ラッチに接続されている.この場合、 合流するゲート〇を二重化し、それぞれをメインとシャド ウに接続する.その上で、シャドウに至るショート・パス にのみ遅延を挿入する.これにより、以下の2つを両立す



図5 二相ラッチ(上)と提案方式(下)の回路の模式図



図6 動的タイム・ボローイング (DTB)

ることができる:

- Razor 特有のショート・パス問題は、ショート・パスに よりシャドウが正しい値をサンプリングできない問題 であるから、シャドウに至るショート・パスに遅延を 挿入すれば解消される。逆に、
- メインに至るパスに遅延を挿入しないことによって、 ショート・パスが活性化した場合の実効遅延が伸びる ことが避けられる.3.2節で詳述するように、これに より DTB の効果が最大化される.

実際の回路は,同図のようにショート・パスとクリティカ ル・パスがきれいに二分されている訳ではない.実際の遅 延の挿入方法は [13] に詳しい.

3.2 動的タイム・ボローイング

2.5 節で述べた二相ラッチ方式においてはラッチの開いて いる期間を利用することができない.開いている期間を利 用すべく,クリティカル・パス遅延よりサイクル・タイムを短 くすると,クリティカル・パスが連続で活性化した場合に TF が発生するためである.提案方式では,TF 検出・回復を組 み合わせることにより,ラッチの開いている期間を積極的 に利用することが可能となる.

そしてこの結果,動作時に各ステージ間での実効遅延の 融通が可能になる.図6に,提案方式のダイアグラムを示 す.同図では,最初の半ステージでクリティカル・パスが活 性化しているが,直後の半ステージで実効遅延が 0.5τ の パスが活性化したため,ぎりぎり TF を起こすことなく動 作した場合を表している.逆に,直後の半ステージで再び クリティカル・パスが活性化した場合には,TFとして検出さ れることになる.

遅延の「借金」

このように提案方式では、ラッチの開いている期間を利 用することによって、遅延の累積を解消することができる. ダイアグラム上における、直線矢印がつながってステージ 間を伝播する様子は DTB の効果を表している.

このように,遅延の累積を解消するためには実効遅延が 短いことが望ましい. 3.1 節で述べたように,ショート・ パス問題のための遅延の挿入はメインに至るパスには行わ ないが,それは実効遅延をできる限り短縮するためである. 遅延の「貯金」

同図では,網掛けの領域が上下にオーバーラップしてい るが,これは図5に示す二重化されたパスの上で起こって いる.すなわち,前のフェーズのシャドウに至るクリティカ ル・パスと,次のフェーズのメインに至るショート・パスに おける信号の伝達が同時に起こり得るため,ダイアグラム 上でオーバーラップして見えるのである.したがって,別 のフェーズが「混ざる」ことはない.

ショート・パスが連続で活性化した場合には,(同図では オーバーラップの裏で)信号はラッチの閉じている期間に到 着する.そこで,ラッチが開くまで待たされることになる.

したがって提案方式では,遅延の「借金」を持ち越して 解消することができるが,遅延の「貯金」を持ち越すこと は残念ながらできない.

タイミング制約

提案方式の最大遅延制約は, Razor と同様, TF 検出の検 出限界によって決まる.図6のように, クリティカル・パス の遅延に対応する45°の破線が検出ウィンドウの下端まで に到着するなら, TF を検出することができる.

ただし提案方式では、前述したオーバーラップによって、 サイクル・タイムを更に短縮することが可能となる.提案 方式の最大遅延制約は17/0.5 ステージとなり、単相FF方 式や二相ラッチ方式に比べ,最大2倍の動作周波数の向上 を見込むことができる.

大数の法則 と 入力ばらつき

開いている期間においては、ラッチはバッファとして機 能する.すなわち、開いている期間を信号が通過する限り においては、各半ステージのロジックは、長大な1つの組 み合わせ回路として動作することになる.このため、大数 の法則により、入力ばらつきの平均値に基づく動作が可能 となるのである.

3.3 クロッキング方式ごとの最小サイクル・タイムの比較

本章の最後に,各クロッキング方式における1ステージ のクリティカル・パス遅延 c と,シャドウ FF/シャドウ・ラッ チへのショート・パス遅延 s に対する最小・最大サイクル・ タイムについてまとめる.各クロッキング方式の最小/最大 遅延制約を満たすように最小/最大サイクル・タイム τ は, 表1のようにまとめられる.Razorは,提案方式と同じく, $\alpha = 0.5$ とした.

TF 検出を行う方式では,最大のサイクル・タイムがシャ ドウに至るショート・パスの遅延に応じて決まる.提案に おいては $1/2 \times c$ から s までのサイクル・タイムを取り得 るため, cを所与とすると, sは $1/2 \times d$ 以上である必要が ある.

4. TF からの回復機構

TF 検出・回復手法を適用するうえで,プロセッサは,他 の一般のハードウェアより対応が容易である.それは,プ ロセッサにはアーキテクチャ・ステートが定義されている からである.

4.1 アーキテクチャ・ステート

アーキテクチャ・ステート (Architecture State : AS) (以 下では AS とする) は通常,命令セット・アーキテクチャ において定義され, PC (を含む PSW) と (論理) レジス タ・ファイル,および,その他の制御レジスタからなる. AS は,主に OS とのインタフェースの一部をなし,たとえ ば,コンテクスト・スイッチ時にセーブ/レストアされる対 象となる.

一方,マイクロアーキテクチャにおいては,PCや(論理)レジスタ・ファイルに加えて,主記憶も AS に含める と都合がよい.そのようにすると,命令のコミットを,命 令(の実行結果)による AS の不可逆的な更新と定義でき るからである.以下,本稿では,この拡張された定義を採 用する.

4.2 アーキテクチャ・レベル回復手法の概略

我々はスーパスカラ・プロセッサに適したアーキテク チャ・レベル回復手法を提案している [14,15]. プロセッサ における回復は, AS を利用して, 次のようにすればよい:

(1) コミットの停止 : コミットを停止することによって, AS を TF から保護する.

(2) **TF** の影響の除去 :パイプラインから TF の影響を 取り除く.その後,保護された AS から実行を再開する.

この方式ではエラー回復のオーバーヘッドは例外からの 回復と同程度であり,数~数十サイクルとなる. TFの発生

方式	最小	最大
単相 FF	с	N/A
二相ラッチ	c	N/A
Razor	$2/3 \times c$	$2 \times s$
提案方式	$1/2 \times c$	s

が数千サイクルに一回程度になるように電圧・サイクル・ タイムを制御すれば,オーバーヘッドは1%程度に抑える ことができる.

例外ではパイプライン・フラッシュを用いて間違った命 令を除去するが、それとは異なり、TFの影響の除去は初期 化によって行う.これは制御系のレジスタが TFの影響を 受けた場合、パイプライン・フラッシュではその影響を取 り除くことができないためである.制御系のレジスタの初 期化は、ポインタ・カウンタの値であれば0にすることで あり、Valid ビットであればそれを落とすことである.

5. DTB を可能にするクロッキング方式の適用

本章では、プロセッサへの提案方式の適用に関して詳述 する.

5.1 プロセッサへの適用手順

本稿はイン・オーダの 5-ステージ・スカラ・プロセッサで ある Rocket [11] を適用の対象とする. Nexys4 DDR FPGA ボードをターゲットとした開発環境として lowRISC [16] を 用いる.

ー般的なプロセッサを対象とした提案方式の適用は以下 の手順で行う.

- (1) FPGA 上に構成する TF の発生を想定する回路部分 (A) を明確にし、AS を明確化し、スタビライズ・ステージを付加する.
- (2) A に対して論理合成を行い、ネットリストを得る.
- (3)得たネットリストに対して、二相ラッチ化を行う.
- (4) TF 検出が必要なパスの終端を Razor に置き換える.
- (5) エラーを伝搬するネットワークを付加し, AS の更新 を制御する機構を設ける.
- (6) 初期化のための信号を分配する.
- (7) 回路変換後のネットリストを元の回路部分 A と置き換 え,デザイン全体に対して再度論理合成,配置配線等 を行う.

手順の3以降は自動的に行うことができる.この自動変換について詳細を述べる.

5.2 二相ラッチ化と TF 検出・回復のための回路変換

自動変換の入力となるのは、回路のネットリストと、その AS を保持する FF や RAM の指定である. Rocket では レジスタ・ファイル、データ・キャッシュ、CSR を AS と して指定する.

二相ラッチ化と TF 検出や遅延挿入の位置探索には,回路 の最大遅延や最小遅延を得る必要がある.FPGA の場合, LUT の遅延が均質であるから,パスの遅延はパス上の LUT の個数によって計算する.また,遅延素子には1入力の LUT を用いる.

まず,二相ラッチ方式への変換を行う.我々は二相ラッチ

化のためのアルゴリズムを開発しており [17,18], これを用いる.

次に,タイミング制約違反を起こすパスの終端となる ラッチを Razor latch へ置き換える. 3.2 節で述べたように, DTB を可能にするクロッキング方式では半ステージのク リティカル・パス遅延によって最小サイクル・タイムが決ま り,サイクル・タイムの 1/2 を超える遅延のパスが検出対 象である.また,ショート・パス問題を起こさないように, Razor latch に至るショート・パスの一部の回路素子を複製 し,遅延素子を挿入する.

次に、パイプライン・ラッチに対して、そのラッチから AS に信号が到達するまでの最短サイクル数による順序付 けを行う.これは、AS に指定された FF や RAM から、入 力方向に幅優先探索で素子を辿り、ラッチを通過した数 をラッチごとに記憶すればよい.そして、Razor latch が出 力するエラー信号をこの順序が同じものごとに OR ゲート (FPGA なので実体は LUT)を用いて集約し、順序が降順に なるように伝搬する.最も AS に近いラッチ群のエラー信 号をまとめた信号をコミット・ステージのライト・イネー ブルに用いることで、エラー信号は TF の影響を受けた信 号よりも早くコミット・ステージまで到達する. 伝搬され たエラー信号は回復機構への入力としても使用し、回復処 理を駆動する.

次に初期化のための信号を分配する.初期化対象となるのは、ASを除いたパワーオン・リセットの対象である.この時、PCについては、再開すべき PCの値にセットされるようにする.再開すべき PCの値は、最後にコミットを行った命令の PC の次の命令の PC であり、これも AS として加えておく必要がある.これはコミットした命令が分岐命令であれば分岐先の PC であり、命令が例外を起こしていた場合は例外に応じたトラップハンドラの先頭 PC である.

5.3 イン・オーダ完了の必要性

基本的には上記のように適用を行うが, Rocket について はあらかじめ更なるアーキテクチャの変更を要する. これ は Rocket が必ずしもイン・オーダ完了するわけではないプ ロセッサであるためである.

TF 検出・回復手法は、4 章で述べたように、例外処理と 同様の機構によって回復を行う.そのため、正確な例外の 保証と同様の理由から、イン・オーダ完了を徹底すること が望ましい [19].

しかしながら, Rocket はキャッシュ・ミス時や乗算,除 算,FPU 除算等のレイテンシの長い命令について,イン・ オーダ完了が徹底されていない.例えば,除算命令の直後 の命令 i が除算の結果に依存しない場合,命令 i は実行さ れ,レジスタ・ファイルへの書き込みやメモリへのストア を行ってしまう.仮にこのまま TF の発生を想定するなら ば,除算の途中であり,かつ命令iがレジスタ・ファイル への書き込みを完了した後のタイミングにおいて TF が発 生した場合,命令iによって AS が更新されてしまってい るため,プロセッサは正しく再開することができない.

したがって, Rocket についてはイン・オーダ完了が徹底 されるようにマイクロ・アーキテクチャを変更する必要が ある.キャッシュ・ミス時は上流の命令をフラッシュし, 除算の場合は後続の命令はデコード・ステージでストール するように変更する.

6. おわりに

我々はティピカル・ケースの遅延に基づいた動作を実現 するための手法として, DTB を可能にするクロッキング方 式を提案している.これまでは小規模なカウンタに対する 適用のみが行われていた.本稿では開発した自動適用ツー ルを用いてプロセッサへの一部に対して DTB を可能にす るクロッキング方式を適用する手順について述べた.

今後は、このプロセッサへの回復機構の実装によって、 動作周波数向上を考慮した性能の評価を行う予定である. また、我々は現在、NORCS [20] など様々な技術を取り入れ た高効率な out-of-order スーパスカラ・プロセッサの開発を 行っており、このプロセッサに DTB を可能にするクロッ キング方式を適用し、より詳細な評価を行う予定である.

謝辞 本研究の一部は、文部科学省科学研究費補助金 No. 16H02797 による.

参考文献

- 平本俊郎,竹内 潔,西田彰男: 1. MOS トランジスタの スケーリングに伴う特性ばらつき(小特集, CMOS デバイ スの微細化に伴う特性ばらつきの増大とその対策),電子 情報通信学会誌, Vol. 92, No. 6, pp. 416-426(オンライ ン),入手先 (http://ci.nii.ac.jp/naid/110007227367/) (2009).
- [2] Srivastava, A., Sylvester, D. and Blaauw, D.: Statistical Analysis and Optimization for VLSI: Timing and Power, Springer Science & Business Media (2006).
- [3] Ernst, D., Kim, N. S., Das, S., Pant, S., Rao, R., Pham, T., Ziesler, C., Blaauw, D., Austin, T., Flautner, K. and Mudge, T.: Razor: A Low-Power Pipeline Based on Circuit-Level Timing Speculation, *Proc. 36th Annual IEEE/ ACM Int'l Symp. Microarchitecture*, pp. 7–18 (online), DOI: 10.1109/MICRO.2003.1253179 (2003).
- [4] Bull, D., Das, S., Shivshankar, K., Dasika, G., Flautner, K. and Blaauw, D.: A power-efficient 32b ARM ISA processor using timing-error detection and correction for transient-error tolerance and adaptation to PVT variation, *ISSCC DIGTECHPAPERS*, pp. 284 –285 (online), DOI: 10.1109/ISSCC.2010.5433919 (2010).
- [5] Bowman, K. A., Tschanz, J. W., Kim, N. S., Lee, J. C., Wilkerson, C. B., Lu, S. L., Karnik, T. and De, V. K.: Energy-Efficient and Metastability-Immune Resilient Circuits for Dynamic Variation Tolerance, *IEEE J. Solid-State Circuits*, Vol. 44, No. 1, pp. 49–63 (online), DOI: 10.1109/JSSC.2008.2007148 (2009).
- [6] Choudhury, M., Chandra, V., Mohanram, K. and Aitken, R.: TIMBER: Time borrowing and error relaying for online tim-

ing error resilience, *Design, Automation and Test in Europe* CONF Exhibition (DATE), pp. 1554–1559 (2010).

- [7] 吉田宗史,広畑壮一郎,倉田成己,塩谷亮太,五島正裕, 坂井修一:動的タイム・ボローイングを可能にするクロッキ ング方式,情報処理学会論文誌:コンピューティングシステ ム, Vol. 6, No. 1, pp. 1–16 (2013).
- [8] 神保 潮,山田淳二,五島正裕:動的タイム・ボローイング を可能にするクロッキング方式の適用 (2017). cross-disciplinary Workshop on Computing Systems, Infrastructures, and Programming (xSIG 2017) に採択.
- [9] 神保 潮,山田淳二,五島正裕:動的タイム・ボローイング を可能にするクロッキング方式の適用,情報処理学会論文 誌:コンピューティングシステム, Vol. 10, No. 2, pp. 1 – 12 (オンライン),入手先 (http://id.nii.ac.jp/1001/00183237/) (2017).
- [10] RISC-V Foundation: RISC-V Foundation | Instruction Set Architecture (ISA) (online), available from (http://riscv.org/).
- [11] Asanović, K., Avizienis, R., Bachrach, J., Beamer, S., Biancolin, D., Celio, C., Cook, H., Dabbelt, D., Hauser, J., Izraelevitz, A., Karandikar, S., Keller, B., Kim, D., Koenig, J., Lee, Y., Love, E., Maas, M., Magyar, A., Mao, H., Moreto, M., Ou, A., Patterson, D. A., Richards, B., Schmidt, C., Twigg, S., Vo, H. and Waterman, A.: The Rocket Chip Generator, Technical Report UCB/EECS-2016-17, EECS Dept., UCB (online), available from (http://www2.eecs.berkeley. edu/Pubs/TechRpts/2016/EECS-2016-17.html) (2016).
- [12] Das, S., Tokunaga, C., Pant, S., Ma, W.-H., Kalaiselvan, S., Lai, K., Bull, D. M. and Blaauw, D. T.: RazorII: In Situ Error Detection and Correction for PVT and SER Tolerance, *IEEE J. Solid-State Circuits*, Vol. 44, No. 1, pp. 32–48 (online), DOI: 10.1109/JSSC.2008.2007145 (2009).
- [13] 津坂章仁,谷川祐一,広畑壮一郎,五島正裕,坂井修一:動 的タイム・ボローイングを可能にするクロッキング方式の 二相ラッチ生成アルゴリズム,情報処理学会研究報告, Vol. 2014-ARC-211, No. 9, pp. 1–10(オンライン),入手 先 (http://ci.nii.ac.jp/naid/110009808089/) (2014).
- [14] 五島正裕,倉田成己,塩谷亮太,坂井修一:タイミング・フォールト耐性を持つ Out-of-Order プロセッサ,情報処理学会論文誌:コンピューティングシステム, Vol. 6, No. 1, pp. 17-30 (オンライン),入手先 (http://ci.nii.ac.jp/naid/110009527308/) (2013).
- [15] 吉田宗史,倉田成己,塩谷亮太,五島正裕,坂井修一:タイミング・フォールト耐性を持つ Out-of-Order プロセッサの検出/回復方式,先進的計算基盤システムシンポジウム SACSIS, pp. 10–19 (オンライン),入手先(http://ci.nii.ac.jp/naid/170000076897/) (2013).
- [16] Bradbury, A., Ferris, G. and Mullins, R.: Tagged memory and minion cores in the lowRISC SoC, *Memo, University of Cambridge* (2014).
- [17] 神保 潮, 五島正裕: 逆方向カット・エッジのない最小 カットを求めるアルゴリズム, 情報処理学会論文誌: コン ピューティングシステム, Vol. 11, No. 1, pp. 1–11 (2018).
- [18] 神保 潮,五島正裕:逆方向カット・エッジのない最小 カットを求めるアルゴリズムの改良,情報処理学会研究 報告, Vol. 2018-ARC-230, No. 35, pp. 1-6 (2018).
- [19] 安藤秀樹: 命令レベル並列処理, Vol. 10 (2005).
- [20] Shioya, R., Horio, K., Goshima, M. and Sakai, S.: Register Cache System not for Latency Reduction Purpose, *International Symposium on Microarchitecture (MICRO) (MICRO-*43), pp. 301–312 (online), DOI: 10.1109/MICRO.2010.43 (2010).