

偏りを有するデータセットを用いた暗号モジュールの サイドチャネル攻撃耐性評価

松林雅人¹ ヘンドラ・グントウル¹ 佐藤証¹

概要: ISO/IEC 17825 はサイドチャネル攻撃への安全性において、暗号モジュールの内部データと外部で観測した動作波形に相関が見られるか、つまり内部データの情報が漏れいしているか否かをウェルチの T 検定で評価するものである。本稿ではこのモジュールの内部情報を知り得る評価者の立場を利用し、内部データのパターンに偏りを持たせることで情報が漏れいしやすい状況を作り、評価の精度を高める手法を提案した。サイドチャネル攻撃対策を施した AES 暗号回路による実験を通じて、本手法は標準の T 検定に対して 1/10 の波形数で同等の解析精度が得られるとともに、従来のサイドチャネル攻撃による安全性評価においても有効であることを示した。

Security Evaluation of Cryptographic Modules against Side-Channel Attack using Biased Data Set

MASATO MATSUBAYASHI¹ HENDRA GUNTUR¹ AKASHI SATOH¹

1. はじめに


我々は、暗号モジュール内部の秘密鍵を消費電力や放射電磁波等を解析して盗み出す“サイドチャネル攻撃” [1][2][3]の標準試験環境、SASEBO (Side-channel Attack Standard Evaluation Board) [4][5]および SAKURA (Side-channel AttacK User Reference Architecture) [6]ボードを用いた安全性評価の研究を行っている[7]-[11]。サイドチャネル攻撃を行う攻撃者にとって、暗号モジュールは内部状態を知ることのできないブラックボックスであるが、安全性の評価試験においては、モジュール内部の状態を利用することで効率的な解析が可能となる。2016年に制定されたサイドチャネル攻撃に対する安全性評価手法の国際規格 ISO/IEC 17825 [12]では、暗号モジュールの内部データの情報が電力/電磁波形に漏洩しているか否かを、データと波形の相関関係としてウェルチの T 検定 [13]によって調べる。攻撃は無数の鍵候補の中から波形との相関値の高いもの調べるため、膨大な計算が必要となるのに対し、ISO/IEC 17825 の評価ではモジュールに“既知の鍵”を設定し、その一つの鍵と波形との相関を調べることにより内部データと相関のある情報が動作波形に漏れているかどうかを調べるため、通常のサイドチャネル攻撃を用いた安全性評価と比較して効率的かつ精度が高い。

ISO/IEC 17825 の安全性評価では、ランダムなデータを暗号化しているが、我々は消費電力に情報が漏洩しやすい状況を作るため、内部データのビットパターンを意図的に偏らせる手法を提案した[11]。本論文では、国際標準暗号 AES (Advanced Encryption Standard)[14]の様々な処理の過程でデータに偏りを発生し、その効果をサイドチャネル攻撃対策

[15]-[19]を施した暗号 LSI [20][21]を用いて検証する。

2. AES

図1に128ビット鍵を用いたAESの暗号化処理を示す。128ビット明文入力を4×4行列の16バイトとして構成し、SubBytes, ShiftRows, MixColumns, AddRoundKeyの4つの基本関数を1ラウンドとして、10ラウンド繰り返す。鍵スケジュール部では、各ラウンドで用いる10個のラウンド鍵を秘密鍵から生成する。SubBytesは1バイト入出力の非線形変換S-boxを16個集めたもので、ShiftRowsは4バイト単位の循環シフト、MixColumnsは4バイト単位の線形変換、AddRoundKeyはラウンド鍵とのXORをとる。復号はラウンド鍵を逆順に生成しながら、各基本関数の逆関数 InvSubBytes, InvShiftRows, InvMixColumns, AddRoundKeyを暗号文に施す。



¹ 電気通信大学大学院 情報理工学研究所

図1 AESの暗号化処理

3. T検定

ISO/IEC 17825 のウェルチの T 検定の流れを図2に示す。秘密鍵“0x0123456789ABCDEF123456789ABCDEF0”による暗号化中の電力または電磁波形を1~10万波形取得し、Group 1とGroup 2に分け、各グループをさらにSubset A, Bに分けて、次式の2つのT値を計算する。

$$T_1 = \frac{\mu_{A1} - \mu_{B1}}{\sqrt{\frac{\sigma_{A1}^2}{N_{A1}} - \frac{\sigma_{B1}^2}{N_{B1}}}}, T_2 = \frac{\mu_{A2} - \mu_{B2}}{\sqrt{\frac{\sigma_{A2}^2}{N_{A2}} - \frac{\sigma_{B2}^2}{N_{B2}}}} \quad (1)$$

N_A, N_B : Subset A および B のサンプル数
 μ_A, μ_B : A および B の波形トレースの標本平均
 σ_A, σ_B : A および B の波形トレースの標準偏差

各T値の符号が一致し、かつ同一時間に閾値Cを越えたとき、Subset A, Bの平均と標準偏差には偶然でない相関が得られたとして、テスト結果をFail(安全でない)とする。なお、ISO/IEC 17825で閾値はC=4.5で、Failと判定された差が偶然ではない確率は99.999%以上であるとされる。

評価に必要な波形数2nはセキュリティレベル3で10,000、上位のレベル4では100,000となっている。また、Group, Subsetの波形の分け方の違いで、6種類の評価Test 0~5が定義されている。Test 1~5は、最初に128ビットが全て0の平文を暗号化し、暗号文出力を次の平文入力とする処理を2n回繰り返して集めた波形をDATA-SET 1とし、それを前後nトレースずつに分けてGroup 1, 2を作る。Test 0では、暗号化の途中のラウンドのどこか一ヶ所で、次の4条件を満たす平文Jをn回暗号化してDATA-SET 2を作る。

- 1) ラウンド入力とラウンド出力の少なくとも1バイトが等しい。
- 2) S-box 出力の少なくとも1バイトが0。
- 3) AddRoundKey 入力の少なくとも1バイトが0。
- 4) 平文の少なくとも1バイトが0。

Test 0~5では次のように、トレースをSubsetに分けてT検定




図2 ISO/IEC17825のT検定の手順

を行う。

● Test 0

nトレースのDATA-SET2を前後半n/2ずつに分け、前半をSubset A1、後半をSubset A2とする。また2nトレースのDATA-SET 1の最初のn/2トレースをSubset B1、その次のn/2トレースをSubset B2とする。

● Test 1

Group 1のあるトレースが、ラウンドR(=1~10)で、ラウンド関数への入力データと出力データのビットi(=0~127)が一致すればSubset A1に、不一致ならばB1とする。Group 2も同様にSubset A2とB2に分類する。

● Test 2

Group 1, 2のトレースを、ラウンドRのS-boxの出力ビットがi=0ならばSubset A1, A2, i=1ならばSubset B1, B2に分類する。

● Test 3

Group 1, 2のトレースを、ラウンドRの出力ビットi=0ならばSubset A1, A2に、i=1ならばSubset B1, B2に分類する。

● Test 4

Group 1, 2のトレースを、ラウンドRの出力の0バイト目のパターンがi(=0x00~0xff)でなければSubset A1, A2に、iならばSubset B1, B2に分類する。

● Test 5

Group 1, 2のトレースを、ラウンドRの出力の1バイト目のパターンがi(=0x00~0xff)でなければSubset A1, A2に、iならばSubset B1, B2に分類する。

4. 提案手法

ISO/IEC 17825は特定のビットやバイトのパターンで、電力/電磁波形をGroupやSubsetに分類しているが、意図的にそのデータパターンを作成しているのではなく、ランダムデータである。それに対して文献[22]では、内部レジスタの遷移ビット数(ハミング距離)が偏るように平文を操作して電磁波の信号強度の分散を偏らせ、FPGA上のAES回路の電磁波解析攻撃CEMA(Correlation Electro-Magnetic Attack)[3]のS/N比を改善している。しかし、CEMAは最終ラウンドに特化した攻撃であり、かつ簡単なサイドチャネル攻撃対策で回避できてしまう。

これに対して我々は文献[11]で、対策済みのAES回路を実装した暗号LSIを用い、AddRoundKeyの出力の解析対象のバイト中の1のビットの数(ハミング重み)を全ラウンドで順次偏らせることで、電力波形への情報漏洩の検出に成功している。さらに、本研究ではさらに、SubBytes, MixColumnsの各出力を偏らせて、解析精度の向上を狙うものである。

一般に、データをランダム化する暗号回路には状態遷移確立の高いXORゲートが多用され、2入力のXORでは一方の入力が0ならば他方の入力そのまま、1ならば反転されて出力される。そこで、解析対象のハミング重みを0,1,7,8となるように操作する。ハミング重みが0と8は各1パターン、1と7は各

8パターンとなる。このデータパターンを解析対象の1~10ラウンドの中間値の全16バイトにランダムに適用するが、評価者の立場で鍵を知っているので、この偏らせた中間値から入力平文を逆算している。このとき解析対象以外の15バイトは偏りのないランダムな値とすべきであるが、上記のパターンをランダムに割り当てている。これは解析対象のバイトを変えたときに、そのバイトも元から偏っていれば、既に取得した波形を再利用することで評価の作業時間(波形取得時間)を削減できるからである。つまり、解析対象のバイトをランダムとする場合に対して、波形数を1/16に抑えることができる。ただし、ISO/IEC 17825はランダムデータを解析するため、対象のバイトが変わっても同じ波形を用いることができる。それに対して、提案手法は各1~10ラウンドで偏りを持つデータを作り、それぞれ個別に波形を取得しなければならない点に注意が必要である。

5. 提案手法による評価実験と考察

製造プロセス90nmのCOMSスタンダードセルライブラリによる暗号LSI [20][21]上の、サイドチャネル攻撃対策MAO (Masked AND Operation) [15], WDDL (Wave Dynamic Differential Logic) [16], MDPL [17], 疑似RSL (Random Switching Logic)-1, 疑似RSL-2 [18][19]を施した5種類のAES暗号回路に対して評価を行った。疑似RSL-1は、本来はカスタムデザインとなるRSLセルの論理ゲートをスタンダードセルライブラリで模擬したものである。さらに疑似RSL-2はSASEBO-GのFPGA Xilinx Vertex-IIに実装した合成体のS-box [23]によるAES回路と同等のノードを持つように制約が与




図3 実験環境

表1 実験の諸条件

| | 実験条件 |
|-----------|--|
| AES 回路 | ループアーキテクチャ, 合成体 S-box |
| 秘密鍵 | 00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F |
| 製造プロセス | 90nm 1.0V TSMC CMOS スタンダードセル |
| パッケージ | 160pin QFP セラミック |
| 観測ポイント | GND 側 1Ω シヤント抵抗 |
| 動作周波数 | 3 MHz |
| アンプ | Mini-Circuits ZFL-1000LN+ (20dB), ZFL-1000+ (17dB) |
| オシロスコープ | Agilent DSO7104B |
| サンプリングレート | 500MSa/s |
| ポイント数 | 5,000 |

えられている。これらのAES回路は輸出制限にかからないよう、128ビット鍵のうち上位72ビットが“0x000102030405060708”に固定され、ユーザは下位56ビットのみ設定が可能である。そこで実験ではISO/IEC 17825で指定された鍵ではなく、下記の値を用いた。

0x000102030405060708090A0B0C0D0E0F

図3に実験環境を、表1に諸条件を示す。標準評価ボードSASEBO-RII上の暗号LSIはPCで制御し、GND線に挿入した1Ω抵抗の電圧降下として現れた電力波形を、20dB及び17dBのアンプで増幅した後にオシロスコープで取得する。解析に用いる波形数はセキュリティレベル3では10,000、レベル4では100,000であるが、ノイズを低減するため、同じ平文を10回暗号化し、その電力波形を平均化したものを1波形としている。また、データを偏らせる提案手法に対しては10波形を平均化した10,000波形、つまりレベル3と同様に100,000回計測を行っている。さらに、T検定とは別に、同じ波形を用いてBDPA (Bevan's multi-bit DPA) [24]およびZero-Offset 2DPA [25] (以下、ZO-DPA), CPA (Correlation Power Analysis)[3]を行い、鍵の導出を試みた。

図4-1~2はWDDL対策済みの回路の波形を、ラウンドの特定の入出力ビットが同じかどうかで振り分けるTest 1, 図4-3~4はSubBytes出力のビットで振り分けるTest 2, 図4-5~6はラウンド出力(AddRoundKey出力)のビットで振り分ける、ISO/IEC 17825のT検定の結果である。各テストでは、10,000波形のセキュリティレベル3と、100,000波形のレベル4の双方で評価している。縦軸は解析対象の振り分けビットを含むラウンドごとのT値の値で、それが横軸の時間(ラウンド)とともにどのように変化するかを示している。なお、各ラウンドで振り分けビットの数である128個のT値が計算されるが、図では最も値の大きかったものを示している。

図4-1~2のTest 1はレベル3も4も、各ラウンドで情報漏えいを示すT値が見られない。Test 1はラウンドの入出力ビットが一致するかしないという、つまり中間値レジスタの特定ビットが遷移するかしないかというハミング距離モデルに基づく解析である。対策が施されていない回路であれば、レジスタの遷移によって、組み合わせ回路が動作して消費電力が変動するが、WDDLでは組み合わせ回路の状態をレジスタとは無関係にリセットするため、常に消費電力が発生し、その動作はハミング距離モデルと合致しないことが漏えい情報を検知できなかった理由である。なお、11ラウンド目にT値のピークが見られるが、これは最終ラウンドで出力する暗号文は隠す必要がなく、そのまま出力レジスタに保持されるためと考えられる。

図4-3~4のTest 2で、10,000波形のレベル3は、T値に絶対値が4.5以上のピークが見られないが、100,000波形のレベル4では各ラウンドでピークが検出されている。なお、

1 ラウンドに2つのピークが見られるが、これは2線方式の回路を用いる WDDL で、演算時の放電と、準備時の充電の双方で情報が漏洩しているためである。2線方式は入力信号が0か1かにかかわらず相補型に組み合わせられた回路が動作する仕組みであるが、消費電力を常に一定とするためには、2線入力に対して対称に作られた専用のライブラリを用い、かつ信号配線も注意深くバランスするようにレイアウトしなければならない。今回の実験の AES 回路はスタンダードセルライブラリで製造され、論理的には2線が対称に動作するものの、実際には信号が0か1かによって消費電力に僅かな差が生じる。このため、多くの波形を集めて解析することで、その僅かな差を検出することができる。図 5-1 は SubBytes 出力のビットパターンを偏らせた提案手法であり、レベル 3 では検出できなかったとリーク情報を、レベル 4 の 1/10 の 10,000 波形で検出に成功していることがわかる。

図 4-5~6 は、ラウンド出力のビットで振り分ける Test 3 の結果であるが、今回の AES 回路は4つの基本関数をまとめたラウンド関数ブロックを繰り返し実行するループアーキテクチャを採用しており、図 1 にも示したように、AddRoundKey がラウンド出力となっている。AddRoundKey 出力は次のラウンド処理の入力となって電力波形に影響を及ぼすため、その出力ビットで振り分ける場合、T 値のピークは1ラウンド遅れる点に注意が必要である。レベル 3 も 4 も T 値にピークが検出されているが、図 5-2 の提案方式は、Test 2 と同様にレベル 4 と同じ高いピークが 1/10 の波形で検出できていることがわかる。

図 5-3 は MixColumns の出力を偏らせた本手法による解析結果で、各ラウンドで T 値に大きなピークが見られる。このように ISO/IEC 17825 のテストで定義されていない中間値でも情報漏えいの検出が可能である。また図 5-1~3 からわかるように、T 値のピークの強さは解析する中間値の場所によって異なるため、アルゴリズムに応じてその基本関数の出力を調べることも、より確実な安全性評価には重要である。

上記の T 検定で用いた WDDL 対策済み AES 回路の4種類の波形に対し、最終ラウンド(10ラウンド)の SubBytes 入力(第9ラウンドの AddRoundKey 出力)のデータを選択関数として解析する BDPA によるサイドチャネル攻撃を行った結果を図 6-1~4 に示す。T 検定では秘密鍵を求めることが目的ではなく、各ラウンドの内部データと波形に相関があるかどうか、つまり情報漏えいの可能性を調べるものである。これに対して BDPA は最終ラウンドの波形と相関の高い鍵を導出するものである。グラフは、16 個の正しい部分鍵(バイト)の相関値が $256(=2^8)$ 個の部分鍵候補の中で何番目に高いかを、波形数の増加とともにそれぞれ示している。16 本の線が全て一番上に達した段階で、秘密鍵の全 16 バイトが求まったことになる。もちろん、一番上でなくとも上位に位置した部分鍵は情報が漏れていることを意味する。

図 6-1 は ISO/IEC 17825 の T 検定に用いたランダム平文入力で、4,500 波形程度でほぼすべての鍵バイトが求まっていることがわかる。それに対して提案手法で AddRoundKey 出力(SubBytes 入力)を偏らせた波形を用いた図 6-3 の攻撃では、1,000 波形も要さずに全ての鍵が求まっており、サイドチャネル攻撃対策を施した回路においても、データを偏らせることの有用性が示された。なお、ZO-DPA は MDPA と同様の結果が得られている。

なお、第 9 ラウンドの SubBytes、MixColumns 出力を偏らせた図 6-2 と 6-4 では精度が上がっていない。MixColumns が悪くなる理由は不明であるが、選択関数で解析している場所と異なるデータを偏らせても意味はなく、アルゴリズムや実装法を十分に検討する必要がある。そのような検討を必要としない T 検定は、情報漏えいの可能性の有無を調べる手法として非常に優れた手法である。

CPA による解析では、ランダムおよび偏りを持ったデータのいずれも鍵を導出することはできなかった。CPA は第 9 と第 10 ラウンドの出力のハミング距離を選択関数としているが、これは中間値を保持するレジスタのデータのスイッチングと消費電力に相関があるというモデルである。しかし、WDDL は内部の組み合わせ回路を一旦リセットするので、ラウンド間の状態遷移でこのモデルが成り立たない。これは、中間値の特定のビットの遷移を調べる Test 1 の T 検定でも情報漏えいが検出できなかったことと合致する結果である。

以上のように、ISO/IEC 17825 の T 検定は暗号回路の任意の中間値に対して、その情報が動作波形へ漏えいする可能性を簡単に調べることができ、サイドチャネル攻撃のように暗号アルゴリズムを調べて攻撃方法を検討する必要はなく汎用性が高い。また、中間値のデータパターンを偏らせる本手法は、その解析精度を大幅に向上させ、サイドチャネル攻撃対策 WDDL を実装した AES 回路に対しても有効であることが示された。

6. むすび

本稿では、ISO/IEC 17825 の T 検定において、解析対象とするデータのハミング重みを偏らせることで、漏えい情報の検出精度を向上させる手法を提案し、サイドチャネル対策 WDDL を施した AES 回路を用いてその有効性を検証した。その結果、ランダムなデータを用いた T 検定に対して、提案手法は 1/10 の波形数で同じ精度が得られることが示された。また、サイドチャネル攻撃においてもデータを偏らせることで、鍵導出に必要な波形数を大幅に削減することが可能となった。ただし、それはあくまで安全性評価試験としての、暗号回路の内部状態を全て把握可能な条件下での解析である。従って、あくまで情報漏えいの可能性の検査であり、内部状態にアクセスできない攻撃者が解読可能になる意味ではない。逆に、そのような条件下でも情

報の漏えいが検出されなければ、サイドチャネル攻撃に対する高い安全性を有しているということが言える。

本稿では、WDDL に対する提案手法の有効性を示したが、今後は他の対策を施した暗号回路に対してもその有効性を検証していくとともに、さらなる精度向上についても検討を進めていきたい。

参考文献

- [1] P. Kocher, "Timing attacks on implementations of Diffie-Hellman, RSA, DSS, and other systems," CRYPTO '96, LNCS 1109, pp. 104-113, Aug. 1996.
- [2] P. Kocher, et al., "Differential power analysis," CRYPTO '99, LNCS 1666, pp. 388-397, Aug. 1999.
- [3] E. Brier, et al., "Correlation power analysis with a leakage model," CHES 2004, LNCS 3156, pp. 16-29, Aug. 2004.
- [4] 佐藤証, 他, "暗号モジュールの安全な実装を目指して - サイドチャネル攻撃の標準評価環境の構築 -", Synthesiology, vol. 3, no. 1, pp. 56-65, Apr. 2010.
- [5] 産業技術総合研究所, "Evaluation Environment for Side-channel Attack". <https://www.risec.aist.go.jp/project/sasebo/#>
- [6] "SAKURA Hardware Security Project". <http://satoh.cs.ucc.ac.jp/SAKURA/index.html>
- [7] H. Guntur, et al., "Side-channel Attack User Reference Architecture SAKURA-G," GCCE2014, SS-CBS-1, Oct. 2014.
- [8] M. Matsubayashi, et al., "Side-channel Attack User Reference Architecture Board SAKURA-W for Security Evaluation of IC Card," GCCE2015, SS-RSE-1, Oct. 2015.
- [9] M. Matsubayashi, et al., "Clock Glitch Generator on SAKURA-G for Fault Injection Attack Against a Cryptographic Circuit," GCCE2016, OS-CBS-1, Oct. 2016.
- [10] Y. Nomata, et al., "Comparison of Side-Channel Attacks on Cryptographic Circuits Between Old and New Technology FPGAs," GCCE2016, OS-ONS-6, Oct. 2016.
- [11] ヘンドラ・グントウル, 他, "ISO/IEC 17825 による暗号回路の電力解析に対する安全性評価と偏りを有するデータセットを用いた解析精度の向上", SCIS2017, 3C3-3, 2017 年 1 月.
- [12] ISO/IEC 17825:2016, Information technology -- Security techniques -- Testing methods for the mitigation of non-invasive attack classes against cryptographic modules, Jan. 2016.
- [13] G. Goodwill, et al., "A Testing Methodology for Side-Channel Resistance Validation," NIAT 2011, Sep. 2016. http://csrc.nist.gov/news_events/non-invasive-attack-testing-workshop/papers/08_Goodwill.pdf
- [14] NIST, "Advanced Encryption Standard (AES)," FIPS-197, Nov. 2001. <http://csrc.nist.gov/publications/fips/fips197/fips-197.pdf>
- [15] E. Trichina, "Combinational Logic Design for AES SubByte Transformation On masked Data," Cryptology ePrint Archive, 2003/236, Nov. 2003.
- [16] K. Tiri, et al., "A Logic Level Design Methodology for a Secure DPA Resistant ASIC or FPGA Implementation," Proc. DATE 2004, pp. 246-251, Mar. 2004.
- [17] T. Popp, et al., "Masked Dual-Rail Pre-charge Logic: DPA-Resistance without Routing Constraints," CHES 2005, LNCS 3659, pp. 172-186, Sep. 2005.
- [18] D. Suzuki, et al., "Random Switching Logic: A New Countermeasure against DPA and Second-Order DPA at the Logic Level," IEICE Trans. Fundamentals of Electronics, Communications and Computer Sciences, vol. E90-A, no. 1, pp. 160-168, Jan. 2007.
- [19] M. Saeki, et al., "A Design Methodology for a DPA-Resistant Cryptographic LSI with RSL Techniques," CHES 2009, LNCS 5747, pp. 189-204, Sep. 2009.
- [20] RCIS, "ISO/IEC 18033-3 Standard Cryptographic LSI ~ with Side Channel Attack Countermeasures ~ Specification - Version 1.0 -," Sep. 2009. https://www.risec.aist.go.jp/project/sasebo/download/CryptoLSI2_Spec_Ver1.0_English.pdf
- [21] Yokohama National University Information and Physical Security Research Group, "Cryptographic Circuits with Logic Level Countermeasures against DPA" <http://ipsr.ynu.ac.jp/circuit/index.html>
- [22] 嶋田晴貴, 他, "選択したデータセットを用いた暗号デバイスの電磁情報漏えいの効率的な安全性評価", 信学論, vol. J96-B, no. 4, pp. 467-475, 2013 年 4 月.
- [23] A. Satoh, et al., "A Compact Rijndael Hardware Architecture with S-Box Optimization," ASIACRYPT 2001, LNCS 2248, pp. 239-254, Dec. 2001.
- [24] R. Bevan, et al., "Ways to Enhance DPA," ICISC 2002, LNCS 2587, pp.32342, Dec. 2003.
- [25] J. Waddle, et al., "Towards Efficient Second-Order Power Analysis," CHES 2004, LNCS 3156, pp 1-15, Aug. 2004.




図 4-1 WDDL の Test1 (入出力ビットの一致)による T 検定 (Level 3)




図 5-1 WDDL の本手法(偏らせた SubBytes 出力)による T 検定




図 4-2 WDDL の Test1 (入出力ビットの一致)による T 検定 (Level 4)




図 5-2 WDDL の本手法(偏らせた AddRoundKey 出力)による T 検定




図 4-3 WDDL の Test2 (SubBytes 出力)による T 検定 (Level 3)




図 5-3 WDDL の本手法(偏らせた MixColumns 出力)による T 検定




図 4-4 WDDL の Test2 (SubBytes 出力)による T 検定 (Level 4)




図 6-1 WDDL の BDPA 結果




図 4-5 WDDL の Test3 (AddRoundKey 出力)による T 検定 (Level 3)




図 6-2 WDDL の偏らせた AddRoundKey 出力による BDPA 結果




図 4-6 WDDL の Test3 (AddRoundKey 出力)による T 検定 (Level 4)




図 6-3 WDDL の偏らせた SubBytes 出力による BDPA 結果




図 6-4 WDDL の偏らせた MixColumns 出力による BDPA 結果