3A-05

# TCI を用いた 3 次元積層型 DNN 向け アクセラレータ SNACC の設計と評価

坂本龍一<sup>†</sup> 高田遼<sup>†</sup> 石井潤<sup>†</sup> 近藤正章<sup>†</sup> 中村宏<sup>†</sup> 大久保徹以<sup>‡</sup> 小島拓也<sup>‡</sup> 天野英晴<sup>‡</sup> 東京大学<sup>†</sup> 慶應義塾大学<sup>‡</sup>

# 1 はじめに

近年,組込みシステム向けに高電力効率なディ ープニューラルネットワーク(DNN)向けアクセラ レータの開発が重要になっている.畳込み層の演 算に着目した Eyeriss[1]や,全結合層の省電力化 に着目した EIE[2]などがある.また, DaDianNao[3]はオンチップに eDRAM を用いること で Off-Chip メモリへのアクセスを抑制し,高い 電力効率を達成している.

しかしながら、これらの従来研究では消費電力 削減のために畳込み層などの特定のネットワー ク構造向けに最適化したアクセラレータや、デー タアクセス削減のためにネットワーク構造に手 を加える研究が多い.対象とするネットワーク構 造が限られる可能性もあり、進化を続ける DNN の 多様なネットワーク構造を扱うには柔軟性が課 題となる. それに対して, 我々は, 組込みシステ ム向けに高電力効率で多様なネットワーク構造 に対応できる柔軟性を持ち,かつ TCI (ThruChip Interface)を用いた3次元積層が可能な DNN アク セラレータ SNACC を開発している.本稿では,3次 元積層型アクセラレータのスケーラビリティ評 価として、4コア構成のLSI チップ実装をもとに、 積層する LSI の枚数とデータ転送バンド幅を変え た場合のエネルギー効率をシミュレーションに より評価する.

## 2 アクセラレータのアーキテクチャ

本研究では、マイクロコントローラと SIMD 型 積和演算器を主な構成要素とするコアを複数搭 載したマルチコアアクセラレータを開発してい る.4コア構成のアクセラレータを図1に示す. 各コアは、命令メモリ(inst)、ストリームバッフ ア(sbuf)、データメモリ(dmem)、ルックアップテ ーブル(lut)、データ出力用メモリ(omem)の5つ のメモリを持つ.演算結果をコア間で共有する必 要があるため、出力用メモリの omem はコア間で 共有する.

The Design and Implementation of 3D Stacked DNN Accelerator with TCI

Ryuichi Sakamoto<sup>†</sup>, Ryo Takada<sup>†</sup>, Jun Ishii<sup>†</sup>, Masaaki Kondo<sup>†</sup>, Hiroshi Nakamura<sup>†</sup>, Tetsui Ohkubo<sup>‡</sup>, Takuya Kojima<sup>‡</sup>, Hideharu Amano<sup>‡</sup> The University of Tokyo<sup>†</sup>

Keio University<sup>‡</sup>



## 2.1 コアのアーキテクチャ

コアは回路規模の小さなマイクロコントロー ラと SIMD 型積和演算器から構成される.マイク ロコントローラは 16 ビット固定長の命令セット により動作する.命令長が短いために命令デコー ダや制御回路も単純化でき,小型で高電力効率な コントローラとなっている.

命令セットは、論理・算術演算, load/store 命 令,分岐命令などの基本的な命令を含み,本研究 のアクセラレータは汎用的な動作が可能である ため、様々なネットワーク構成に柔軟に対応でき る. また、DNN の演算処理を高速化するための命 令もいくつか追加されている.具体的には、ダブ ルバッファの切り替え制御命令やダイレクトメ モリアクセス(DMA)発行命令, SIMD 型積和演算器 の制御命令などである.特にマルチサイクルのカ スタム SIMD 算術命令を定義しており、DNN の積和 演算を行う際の制御オーバーヘッドを軽減する. 具体的な制御オーバーヘッドとして,処理対象デ ータにアクセスするためのアドレス計算や、ルー プの制御,条件分岐などの処理があげられる.本 研究のアクセラレータでは、これらの処理と SIMD 型積和演算の動作シーケンスをハードウェアで 実装し、マルチサイクルのカスタム SIMD 算術命 令に集約している.これは,汎用命令セットでソ フトウェア実装するのに比べ, CNN の識別高速化 と消費電力削減の両方に効果がある.

#### 2.2 SIMD 型積和演算器

SIMD 型積和演算器の基本構成を図 2 に示す. SIMD 型積和演算器は16 ビット長データ4 並列で



## 図2 SIMD 型積和演算器

演算を行うことができ,実行可能な演算はテーブ ルルックアップ付きの積和演算とMAX 演算である. 処理対象データはレジスタファイルを介さずに, sbuf と dmem から直接演算器に供給され,データ バスは 64 ビット幅である. ルックアップテーブ ル(lut)はニューラルネットワークの活性化関数 に利用する. DNN アクセラレータの先行研究では 活性化関数に ReLU 関数のみをサポートするもの もあるが,汎用性の観点からルックアップテーブ ルによる実装を採用した. これら積和演算と MAX 演算の結果は予め定められた汎用レジスタに書 き込まれる.

## 2.3 TCI を用いた 3 次元積層

SNACC は積層する LSI の枚数を変えることによって性能を変化させることが可能であり,要求される電力や性能の仕様に対して柔軟に対応が可能である.図3に3次元積層を用いたアクセラレータ LSI の概要を示している.一番下にはアクセラレータ全体の資源を管理するための汎用のプロセッサがあり,ライブラリや0S が動作する.アクセラレータ LSI は最大3枚まで積層可能であり,LSI 間は TCI によって接続される.

我々はルネサス 65nm SOTB プロセスを用いてこ れらのチップをテープアウトした.チップのサイ ズは 3mm x 6mm であり,4 つのコアと 68KB の SRAM が搭載されている.動作周波数は 50MHz であり, 電源は 0.55V で動作可能である.

## 3 スケーラビリティ評価

本章では、スケーラビリティ評価としてコア数 を変えた場合の7層CNNアプリケーションの性能 評価を示す.また、Off-chipメモリに対するDMA データ転送バンド幅もパラメータとする.結果を 図4に示す.横軸はコア数を示し縦軸は電力効率 を示している.本評価ではコア数を1コアから16 コア、DMAバンド幅を10MB/sから3.6GB/sとし た.これらより、データ転送バンド幅が増大する ほどエネルギー効率が改善することが確認でき る.実際にはデータ転送バンド幅を高くするには 相応の電力コストが生じ性能が悪化する可能性 があるが、今回の評価では考慮できていない.デ ータ転送時間との兼ね合いを踏まえ



図3 3次元積層型アクセラレータ構成 ると、エネルギー効率を最大化する望ましい構 成は8コア構成・DMAデータ転送バンド幅が 500MB/sであることが分かった.



図 4 コア数とバンド幅を変えた場合の電力効率 4 まとめ

本稿では、高電力効率かつプログラマブルな動 作が可能な DNN 向けアクセラレータのアーキテク チャを紹介した.さらに、コア数とバンド幅を変 化させた場合の電力効率の評価について示した. 謝辞

本研究は JSPS 科研費基盤研究(S) 25220002 の助成によるものである.

## 参考文献

- Chen et al.: Eyeriss: An energy-efficient reconfigurable accelerator for deep convolutional neural networks, 2016 IEEE International Solid-State Circuits Conference (ISSCC), IEEE, pp. 262{263 (2016).
- [2] Han et al.: EIE: Efficient Inference Engine on Compressed Deep Neural Network, Proceedings of the 43rd International Symposium on Computer Architecture, ISCA '16, Piscataway, NJ, USA, IEEE Press, pp.243-254 (2016).
- [3] Chen et al.: Dadiannao: A machine-learning supercomputer, Proceedings of the 47th Annual IEEE/ACM International Symposium on Microarchitecture, IEEE Computer Society, pp. 609-622 (2014).