ネットワークインタフェース用コントローラチップ Martiniにおける乗っ取り機構の実装と評価

渡邊 幸之介 † 大 塚 智 宏 † 天 野 英 晴 †

乗っ取り機構は新しい形態のハードウェア/ソフトウェア協調処理である.乗っ取り機構では,オン チッププロセッサがハードウェアのステートや内部レジスタを任意に書き換えることで,ハードウェ ア処理の一部をソフトウェア処理に置き換えることや,逆にソフトウェア処理の一部をハードウェア モジュールの機能を用いて高速化することが可能となる.我々は,この乗っ取り機構をRHINETの ネットワークインタフェース用コントローラチップである Martini に実装し,その有効性について評 価を行った.評価の結果,乗っ取り機構を実装することで数%程度回路規模が増大するものの,効率 的な例外処理が可能となるうえ,ソフトウェア通信処理の大幅な高速化が実現できることが分かった.

Taking Over Mechanism on the Network Interface Controller Chip Martini

Konosuke Watanabe,[†] Tomohiro Otsuka[†] and Hideharu Amano[†]

"Taking over mechanism" is a novel framework for a hardware/software cooperation. In this mechanism, an on-chip processor partly emulates a certain operation of hardwired logic, or uses a hardware module as an accelerator during software operation by stopping a state machine and accessing to registers of the module. We implemented this mechanism on Martini: a network interface controller chip of RHiNET. Evaluation results show that the taking over mechanism makes exception handling efficient, and moreover, it greatly accelerates software communication processing with a few percent of hardware increase.

1. はじめに

近年,汎用的なプロセッサ,メモリ,専用ハードウェ ア,入出力インタフェース等の,システムを構成する 要素を単一チップに集約したシステムLSIの開発がさ かんである.一般的なシステムLSIは,各構成要素が バスで接続された形態(図1)を基本としており,マ ルチメディア向けチップ等の開発においては,設計の 段階でオンチッププロセッサと専用ハードウェアとの 処理の分担を決定しておくことでハードウェアとソフ トウェアの開発を同時に進める協調設計が広く行われ ている^{1),2)}.

一方, Myrinet³⁾のLANai 等, ハイエンドな PC クラスタ向けネットワークのインタフェース用コント ローラでは, プロセッサが中心となり, DMA コント ローラ等の周辺ハードウェアをソフトウェアで制御す

† 慶應義塾大学 Keio University ることで通信処理を行う場合が多い.この方式は,ソ フトウェア次第で様々な通信機構を柔軟に提供できる という優れた面を持つが,一方で通信にソフトウェア が介在することにより,PC クラスタにおいて重要な 転送遅延や最大バンド幅に制限が生じやすいという問 題がある.

これに対し,我々が提案・実装を行ったネットワークRHiNET⁴⁾は,ネットワークインタフェースでの 主要な通信処理を完全にハードウェア実装し,処理に ソフトウェアを介在させないことで低遅延かつ高バン ド幅な通信を提供する¹³⁾.

RHiNET のネットワークインタフェース用コント ローラである Martini⁸⁾は,専用ハードウェア,メモ リ,入出力インタフェースを備え,ハードウェア単独 での通信処理が可能なチップである.Martiniでは, ネットワークインタフェースで必要とされるすべての 処理を完全にハードウェア実装するとハードウェア規 模が巨大化してしまい,実装コストの大幅な増加,ひ いては全体の動作速度の低下を招いてしまうことか



図 1 一般的なシステム LSI の接続モデル Fig. 1 Typical connection model of a system LSI.

ら,性能が要求される使用頻度の高い基本通信処理の みをハードウェア実装し,使用頻度が低くあまり性能 を必要としない例外処理等は,内部に設けたオンチッ ププロセッサ上でソフトウェアで処理する構成をとっ ている.

また, Martini では, ハードウェア実装されていな い通信機構についてもオンチッププロセッサでソフト ウェア処理することになるが, これらは例外処理と異 なり低オーバヘッドな処理が要求される.通常, ソフ トウェアで処理する通信機構はパケットヘッダの生成 やネットワークへのデータの書き出し等, ハードウェ ア実装されている基本通信処理と共通の処理をとも なうものが多く, ハードウェア実装された基本通信処 理を部分的に変更・拡張するだけで実現できる場合が 多い.

そこで我々は,例外処理を効率的に行い,ソフトウェ アによる通信処理に高い処理能力を提供する,"乗っ 取り機構"と呼ばれる新しいハードウェア/ソフトウェ ア協調処理の方式を提案し,Martini上に実装を行っ た.乗っ取り機構は,専用ハードウェアを構成する個々 のモジュールのステートや内部のレジスタの値をオン チッププロセッサが自由に変更できるようにすること で,ソフトウェアによるモジュールのステートレベル での詳細な制御や部分的な処理のエミュレーションを 可能とする機構である.

通常,ネットワークインタフェースコントローラは 内部の通信処理を行うハードウェアが送信部と受信部 で独立している.Martiniではそれらはさらに細かな モジュールに分かれてパイプライン構成となっており, 個々のモジュールは独立して動作可能な設計になって いる.あるモジュールが例外を発生した場合,通常の システムLSI等であれば,専用ハードウェア全体,も しくは例外を発生したプロックが停止した後,オン チッププロセッサが例外の要因を取り除き,例外を発 生したモジュールの代わりに残りの処理を行う.これ に対し,乗っ取り機構を利用した場合,モジュールが 独立してオンチッププロセッサから制御可能であるた め, 例外を発生したモジュールのみが停止し, そのモ ジュールと無関係な他のモジュールは例外処理中も並 行して動作し続けることができる.またオンチッププ ロセッサからモジュールのステートを自由に操作でき るため, 例外の原因を取り除いた後, 例外を発生した モジュールを例外発生の直前の状態に遷移させ, ハー ドウェア処理を再開させることで, 残りの処理をソフ トウェアで扱う必要がなくなる.

また,乗っ取り機構を利用することで,モジュール の特定のステート間の処理をソフトウェア処理に置き 換えることができる.ハードウェアの提供する基本通 信処理に近いソフトウェア通信処理を実装する場合に, これを利用することで,ソフトウェアによる処理を最 小限に抑え,ハードウェアを活用した効率的な処理が 可能となる.

本論文では, Martini における乗っ取り機構の実装 とその評価について述べる.以降,2章で乗っ取り機 構の詳細と実現方法を示し,3章で実装対象である Martini について概要を述べる.4章では Martini へ の乗っ取り機構の実装について示し,5章でその評価 結果を示す.最後に6章でまとめを述べる.

2. 乗っ取り機構

乗っ取り機構は,同一チップ上にオンチッププロセッ サと専用ハードウェアが混在する構成のシステム LSI において,オンチッププロセッサが専用ハードウェア をモジュール単位で一時的に支配下に置き(乗っ取り), 詳細に制御を行えるようにする機構である.

モジュールは乗っ取られた状態になるとステートの 遷移を停止させ、リソースを解放し、ステートマシ ンの状態やレジスタの値をオンチッププロセッサから 自由に読み書きすることを許可する.これにより、モ ジュールの特定のステート間での処理を、オンチップ プロセッサによるソフトウェア処理に置き換えること が可能となる.これを用いることで、効率的な例外処 理や、専用ハードウェアが備える処理を部分的に変更・ 拡張した処理が実現できる.

このように,乗っ取り機構を用いることで,従来よ りも細かい粒度でのハードウェア/ソフトウェア協調 処理が可能となる.

2.1 乗っ取り機構の実装

乗っ取り機構を実装するには,ハードウェアモジュー ルに対して

- 停止状態
- 停止状態への移行手段

停止状態下での制御機構



Fig. 2 Suspended state.

を実装する必要がある.

2.1.1 停止状態

これまでに述べたとおり,乗っ取り機構では,乗っ取 られたモジュールはステートの遷移を停止してリソー スをオンチッププロセッサに解放する必要がある.

モジュールにおいて停止する可能性のあるステート が複数ある場合,各ステートに個別に停止のための機 構を設けるよりも,自発的に他のステートへ遷移せず いっさいのリソースを要求しない"停止状態"を示す ステートを新たに設ける方が実装面で容易である.こ のようなステートを"サスペンド状態"と呼ぶ(図2). 他のステートからサスペンド状態に遷移する際に,リ ソースを解放する機構を設けることで乗っ取り機構に 必要な停止状態を実現できる.

また,乗っ取り機構では,乗っ取られたモジュール がサスペンド状態に遷移し,ソフトウェア処理が行わ れた後は,再びハードウェア処理を再開する必要があ る.これを実現するには,サスペンド状態になったモ ジュールに対して入力を与えたりその出力を利用した りするような他のモジュールを,必要に応じて待機さ せる構造にしなければならない.

モジュールのステートのうち, サスペンド状態へ遷移した後, ハードウェア処理を正常に再開できるよう に設計されたステートを"サスペンダブルな"ステートと呼ぶ(図2).

乗っ取り対象となるモジュールのステート S がサ スペンダブルであるには,以下の条件を満たす必要が ある.

- 乗っ取り対象モジュールと依存のある周辺モジュー ルが,有限ステート遷移した時点で遷移を停止し, ステート Sの次のステートにおいて発生する信 号を待ち続ける.
- 依存のある周辺モジュールのステートをオンチッププロセッサが認識できるか,乗っ取り対象のモジュールがステート S に滞在している間の周辺 モジュールのステートが一意に定まる.



図 3 サスペンダブルなステートの例 Fig. 3 An example of the suspendable state.

以下では, サスペンダブルなステートについて例を 示しつつ述べる.

まず,図3に示すように,乗っ取り対象となるモジュールYが,周辺モジュールXと依存関係にある場合を考える.それぞれのモジュールは,順序機械MX(IX,OX,SX, σ_x , λ_x)およびMY(IY,OY,SY, σ_y , λ_y)で表される.ここで,Iは入力集合,Oは出力集合,Sは状態集合, σ は状態遷移関数, λ は出力関数である.

X は, 状態 SX_i から SX_j に遷移する際に, Y に 対してハンドシェイク要求出力信号 $\lambda(SX_j)$ を送信 し, その後 Y が SY_n に遷移することで出されるア クノリッジ信号 $\lambda(SY_n)$ を受け取らない限り, 次の状 態 SX_k に遷移しないとする.このような場合, Y が SY_m からサスペンド状態に遷移しても, X は SX_j か ら先のステートへ進めずに待機する.このため, Y が サスペンドからの復帰時に SY_m から SY_n に遷移す ることで, X は正常にハードウェア処理を再開するこ とができる.よって, Y において SY_m はサスペンダ ブルなステートであるといえる.すなわち, サスペン ダブルな条件は, 以下のとおりである.

周辺モジュール X について:

 $\sigma(SX_j, \lambda(SY_n)) = SX_k$

 $\sigma(SX_j, \overline{\lambda(SY_n)}) = SX_j$

乗っ取り対象モジュール Y について: $\sigma(SY_m, \lambda(SX_i)) = SY_n$

. . .

 $\sigma(SY_m, \overline{\lambda(SX_j)}) = SY_m$

のときに,状態 SY_m はサスペンダブルである.ただし,ここで \overline{O} はO の補集合を表すものとする.

ー方,Y が SY_n に遷移したかどうかにかかわらず, X のステートが $\lambda(SX_j)$ を出力した後に SX_j から別 の状態に遷移してしまう場合,Y が SY_m からサスペ ンド状態に移行している間に X の処理が進んでしま う.したがって,復帰後に Y が正常なハードウェア処 理を再開できない可能性が生じてしまう.このような 状況でも,



図 4 条件つきでサスペンダブルとなるステートの例

- Fig. 4 An example of the suspendable state with conditions.
- X は SX_j から数ステート先の特定のステート SX_p で待機し, Y が SY_n に遷移したことを示す 信号 λ(SY_n)の入力がない限りその先のステート へは遷移しない,
- オンチッププロセッサが X の現在のステートを 知ることができる,

という条件を満たす場合,Y が SY_m からサスペンド 状態へ遷移した後,X が SX_p まで遷移したことを確 認したうえでYをサスペンド状態から SY_n に遷移さ せることができるため,安全に処理を再開できる.こ のことから, SY_m はサスペンダブルなステートとな る.すなわち,この場合のサスペンダブルな条件は以 下のとおりである.

周辺モジュール X について:

 $\sigma(SX_p, \lambda(SY_n)) = SX_q \tag{1}$

 $\sigma(SX_p, \overline{\lambda(SY_n)}) = SX_p \tag{2}$

のときに状態 SYm はサスペンダブルである.

例として,図4に示すような状況を考える.図4で はXはハンドシェイク要求信号 $\lambda(SX_j)$ を出した後, Yからのアクノリッジ信号を待たずに SX_j から先の ステートに進んでしまう.ただし,Xは SX_p でYか らのアクノリッジ信号 $\lambda(SY_n)$ を待つものとする.

この場合,オンチッププロセッサは,Yが SY_m からサスペンド状態に遷移した後,復帰する際に,Xが SX_p まで到達しているのを確認したうえで,Yのステートを SY_m にせずに SY_n に設定する.このようにすることで,X,Yともにハードウェア処理を正常に再開することが可能となり, SY_m はサスペンダブルなステートとなる.

2.1.2 停止状態への移行手段

乗っ取り機構では,モジュールが動作を停止しソフ トウェア制御下に入る要因として,以下の2通りを想 定している.

- モジュール自身による停止
- ソフトウェアによるモジュールの停止

前者には,例外発生等でモジュールがハードウェア 処理を続行できない状態に陥った際にソフトウェアに 処理の続きを依頼する場合が該当する.この場合,ハー ドウェアモジュールが例外を検出した段階で,リソー スを解放してサスペンド状態へ遷移する構造とすれば よい.

一方,後者には,ソフトウェア処理中にハードウェ アを部分的に利用する場合が該当する.この場合,ソ フトウェア処理によってモジュールのステートをサス ペンド状態に変更すればよいが,モジュールのステー トをいきなりサスペンド状態に遷移させてしまうと, その後ハードウェア処理を正常に再開できなくなる可 能性がある.そこで,オンチッププロセッサがモジュー ルを乗っ取りたい場合,まずモジュールに対して停止 要求を発行し,それを検出したモジュールがサスペン ダブルなステートからサスペンド状態へ遷移する機構 を設ける.これにより,その後のハードウェア処理を 安全に再開できるようになる.

2.1.3 停止状態下での制御機構

あるモジュールがサスペンド状態に遷移した場合, オンチッププロセッサはそれを速やかに検出し制御下 に置く必要がある.これには,各モジュールからオン チッププロセッサに対して割込み線を設け,サスペン ド状態に遷移した段階で割込み線をアサートすること で実現すればよい.

また,乗っ取り機構では,サスペンド状態に遷移し たモジュールは,個別にオンチッププロセッサから制 御可能でなければならない.これを実現するには,オ ンチッププロセッサから乗っ取り対象となるすべての モジュールに対して制御用のバスを配線すればよい. オンチッププロセッサはこれらのバスを経由してモ ジュール内の各種レジスタの値を読み書きすることに なる.

さらに,モジュールがサスペンド状態のステートに 遷移しオンチッププロセッサがそれを乗っ取ると,オ ンチッププロセッサはサスペンド状態へ遷移した原因 を確認し,それに応じた適切な処理を行う必要がある. サスペンド状態への遷移の原因は,サスペンド時のモ ジュールのレジスタの値とサスペンド状態に遷移する 直前のステートから判断できる.このために,1サイ クル前のステートを保持するレジスタが必要となる.

3. Martini

以下では乗っ取り機構の実装対象である Martini に ついて述べる. Martini は PC クラスタ用ネットワー クである RHiNET のネットワークインタフェース用 コントローラとして開発されたカスタム LSI である.

3.1 RHiNET

RHiNET は,オフィス等で日常業務で使用されて いる PC を相互接続してクラスタ化し,その余剰計算 資源を利用して並列分散処理を行うことを目的とした ネットワークである.RHiNET では,独自のネット ワークスイッチとネットワークインタフェースを用い て,低遅延かつ高バンド幅な通信を実現する.

Martini は,第2世代のRHiNET であるRHiNET-2向けに開発されたネットワークインタフェース用コ ントローラ LSI である.RHiNET-2のネットワーク インタフェースには,Martiniのほか,ワークエリア 用のSDRAM と光インタコネクションモジュールが 搭載される.また,ネットワークインタフェースはホ ストに 64 bit/66 MHz のPCI バスを介して接続され る.

3.2 Martiniのハードウェア通信機構

Martini はリモートホストのメモリへの書き込み処 理(PUSH)と,リモートホストのメモリからの読み 出し処理(PULL)を基本通信機構としてハードウェ アで実現する.

ホストから Martini に対して通信要求が発行され ると, Martini はアドレス変換やパケットヘッダ生成, DMA 要求の発行等を必要に応じて行い,パケットを 組み立ててネットワークへ送出する.パケットを受信 した際も,ホストに割込みをかけることなくネット ワークインタフェースのみで受信パケットを処理す る.これらの処理をすべてハードウェアで行うことで RHiNET-2 は高い基本通信性能を提供する.ソフト ウェアによる通信起動時のオーバヘッドを極力削減す るため, Martini はこれらの通信処理をユーザレベル・ ゼロコピー通信⁵⁾として提供している.

また, Martini はこれらリモート DMA を用いた 通信とは別に, "Block On-The-Fly (BOTF)⁶" と "Atomic On-The-Fly (AOTF)⁷" と呼ばれる 2 種類 の PIO ベースの基本通信機構を持つ.

以下では, Martiniの機能と内部構造について, 乗っ 取り機構と関係の深い部分を中心に述べる.

3.3 Martiniの構成

Martiniのおおまかな構成を図5に示す.Martiniは PCIインタフェース部(PCII),DIMMインタフェー ス部(DIMMI),スイッチインタフェース部(SWIF) およびコアロジックで構成される.



Fig. 5 A block diagram of Martini.

PCII は 64 bit/66 MHz の PCI バスに対応し,ネッ トワークインタフェースを PCI バスに接続する際のホ ストインタフェースとして機能する.また,DIMMI は外部の SDRAM とのインタフェースとして機能す るほか,ネットワークインタフェースを SDRAM メ モリスロットに装着する際のホストインタフェースの 機能も備える.SWIF は,RHiNET-2 で利用可能な 3 種類のネットワークスイッチ^{12),15),16)}に対応し,接 続されるスイッチに応じたパケット再送やフロー制御 等のプロトコル処理を行う.

コアロジックは Martini の中核部であり, ハードワ イヤードコア部とオンチッププロセッサから構成され る.オンチッププロセッサは MIPS R3000 と命令互換 の 32 bit RISC プロセッサであり,メモリコントロー ラ,割込みコントローラを内部に持つ.また,チップ 内部の SRAM 上に 128 kbyte の命令メモリとデータ メモリを持つ.シンプルな5段パイプラインの構成 となっており,命令拡張はいっさい行われていない. Martini におけるソフトウェア処理はこのオンチップ プロセッサが担当する.

3.4 ハードワイヤードコア部

図 6 に Martini のハードワイヤードコア部のブロッ ク図を示す.ハードワイヤードコア部は,ホストからの 通信要求やネットワークからの到着パケットの処理を 行う要求処理部(Initiator Controller および Remote Controller), DMA コントローラ,ホスト仮想-物理 アドレス変換用の TLB(PATLB), AOTF 処理部か ら構成される.

3.4.1 要求処理部

要求処理部はホスト側からの通信要求を処理する Initiator Controller (図7)とネットワーク側からの 到着パケットを処理する Remote Controller (図8) に分かれる.

3.4.1.1 Initiator Controller

Initiator Controller はホストやオンチッププロセッ サが Martini のハードウェア部に対して通信要求を発

Martini は,メモリスロットに装着する形式のネットワークイ ンタフェース DIMMnet-1¹¹⁾のコントローラとしても利用可 能である.















行する際の窓口となる Window 部と,パケット生成 を行う Send Controller 部で構成される. Send Controller 部はさらに, Window から与えられた PUSH, PULL および BOTF の通信要求を処理する Initiator と, Remote Controller 側からの依頼に応じて応答パ ケット生成処理を行う Replier に分かれる.

Window は小規模なメモリとコントローラで構成さ れ,メモリ部分はユーザプロセスのアドレス空間にマッ プされる.ホストから Window の特定のアドレスに書 き込みが行われると,Window に書かれた内容が通信 要求として解釈され,FIFO を経て Send Controller 内の Initiator へ渡される.Initiator は要求内容の解 析を行い,通信要求が PUSH の場合は PATLB を参 照して物理アドレスを獲得したうえで DMA コント ローラに対して DMA 要求を発行して PUSH パケッ トを送出する.通信要求が PULL の場合は,リモート ノードのネットワークインタフェースにデータ転送を 要求する PULL パケットを送出する.また,通信要求 が BOTF の場合,Window に書かれた内容をそのま まパケットとして送出する.Window に書かれた通信 要求がハードウェア処理できないものであった場合や, TLB でミスヒットが発生した場合に,Initiator およ び Replier は自らサスペンド状態となり,オンチップ プロセッサに乗っ取りを依頼する.

3.4.1.2 Remote Controller

Remote Controller は,フロントエンドである Receiver Front-end(RFend)とバックエンドである Receiver Back-end(RBend)から構成される.

ネットワークから到着したパケットは,まず RFend でヘッダ解析が行われ, PUSH や PULL 等のハード ウェア処理可能なパケットであれば,通信対象領域のポ インタ(Segment ID/SID)を元に TLB(RVATLB) を参照して通信対象領域の仮想アドレスを求める処理 が行われる.また,その際,応答を返す必要がある場 合は,Initiator Controller内の Replier に対して応答 パケットの生成を要求する.

RFend で得られたヘッダ情報や仮想アドレスは RBend に渡される.RBend では,PATLB を参照し て仮想アドレスから受信領域の物理アドレスを取得 し,これに基づいて DMA コントローラに DMA 要 求を発行する.受信パケットがハードウェア処理でき ないものであった場合や,アドレス変換時に PATLB や RVATLB でミスヒットが発生した場合,RFend や RBend はサスペンド状態となり,オンチッププロセッ サに乗っ取りを依頼する.

Martini への乗っ取り機構の実装

Martiniのハードワイヤードコア部は,リモート DMA を用いた通信機構において中心的な役割を果 たし,他のインタフェース部等と比べて複雑なステー トマシンを備えている.これを構成するモジュールは, TLBのミスヒットやハードウェア処理できないパケッ トの受信等の要因で例外を発生する可能性がある.

また,ハードワイヤードコア部のうち, Initiator Controller および Remote Controller が提供する機 能は,ソフトウェアによる通信処理においても必要と なるものが多い.

そこで, Martini では Initiator Controller 内の Initiator と Replier および Remote Controller 内の RFend と RBend の 4 モジュールを乗っ取り機構の実 装対象とした.

なお,ハードワイヤードコア部にはこれ以外に

表 1 例外の種類と発生箇所 Table 1 Exceptions and requesting modules.

| 例外の種類 | 発生箇所 |
|--------------|-----------|
| 特殊通信命令発行 | Initiator |
| プロテクション違反 | Initiator |
| PATLB ミスヒット | Initiator |
| | Replier |
| | RBend |
| 特殊パケット受信 | RFend |
| RVATLB EXLyh | RFend |
| タイムアウト | 全モジュール |

AOTF 処理部や DMA コントローラ等が含まれるが, これらは Initiator Controller や Remote Controller と比べて処理が単純であったり,例外処理が例外の要 因を除去するだけで完了となるものであったりするこ とから,乗っ取り機構を通じてこれらモジュールが提 供するハードウェア機能を利用することの利点が少な いと判断し,これらに対しては乗っ取り機構の実装を 行っていない.

4.1 例外処理

Martiniのハードワイヤードコア部や各インタフェー ス部を構成するモジュールは,例外が発生するとオン チッププロセッサ,もしくはホスト PC に対して割込 み信号を発生させる.その際,先に述べた Initiator Controller 内の Initiator と Replier および Remote Controller 内の RFend と RBend の4 モジュールに ついては,乗っ取り機構を利用した例外処理が可能な 設計になっている.

表1に, これら4モジュールで発生する例外の種 類と, その発生箇所を示す.

各モジュールにおいて,例外が発生しうるステート はすべてサスペンダブルなステートとして設計されて いる.また,これらのモジュールには,ソフトウェア 側からモジュールをサスペンド状態へ遷移させるため の手段として,あらかじめ指定されたステートへ遷移 したらモジュール自らがサスペンド状態へ遷移するブ レークポイント機構が設けられている.なお,本来ブ レークポイントはサスペンダブルなステートにのみ設 定可能とすべきものであるが,Martiniでは実験的な 用途のためにすべてのステートにブレークポイントが 設定可能な設計となっている.

4.2 乗っ取り機構のモジュールへの実装

以下では, Initiator と RFend を例に, 乗っ取り機構のモジュールへの実装について述べる.

4.2.1 Initiator

図9に Initiator の状態遷移図を示す.

Initiator は, ホストから Window に通信要求が書き



図 9 Initiator の状態遷移図 Fig. 9 State transition of the Initiator.

込まれると処理を開始し,通信要求のプロテクション の確認(PGID)と通信領域として用いるホストメモ リの物理アドレスの取得(IPA および IPA2)を行っ た後,DMA 要求を発行し(CHK1 および CHK2), 処理が完了したことをホストに通知(CONT)して処 理を完了する.

図 9 において,網かけとなっているステートは例 外が発生する可能性のあるステートであり,サスペン ダブルに設計されている.オンチッププロセッサは, Initiator からの乗っ取り要求を検出すると, Initiator 内のレジスタから Initiator がサスペンド状態に遷移 する直前のステートを読み出し,それを元に乗っ取り 要求の原因を判断して処理を行う.以下に, Initiator におけるサスペンドする直前のステートとそれに対応 する処理の一例を示す.

- IDLE Window から渡された通信要求が PUSH, PULL および BOTF のいずれでもない場合を示 す.オンチッププロセッサは要求に対応するソフ トウェア処理を行う.
- PGID 通信要求が通信を許可されていないプロセス からのものであった場合を示す.オンチッププロ セッサは現在 Initiator が保持している通信要求 をキャンセルし, Initiator のステートを IDLE に 設定することで,次の通信要求の処理を開始する.
- IPA2 PUSH を処理する際,送信領域の物理アドレ ス取得の段階で PATLB がミスヒットしたことを 示す.オンチッププロセッサは PATLB のミスヒッ トしたエントリをリフィルしたうえで,Initiator のステートを IPA に設定し,PUSH の処理を再 開する.



図 10 RFend の状態遷移 Fig.10 State transitions of the RFend.

4.2.2 RFend

図 10 に RFend の状態遷移図を示す.

RFend は,ネットワークからのパケットの到着によ リ処理を開始する.まずパケットヘッダの解析を行い (FLITO-FLIT3),次に SID を仮想アドレスに変換す るアドレス変換を行う(RVACHK および RVA).その 後,ヘッダの解析結果や変換後のアドレスが RBend や Replier へ渡される(SET1-SET4).受信したパケッ トが AOTF による特殊なパケットであった場合,低遅 延で受信するために別ステートで処理される(AOTF および AOTFR).

図の網かけのステートはサスペンダブルに設計され ている.以下に, RFend におけるサスペンドする直 前のステートとそれに対応する処理を示す.

- FLIT1 ネットワーク制御用の特殊パケットが受信された場合を示す.オンチッププロセッサはパケットに対応した処理を行い,その後RFendのステートを IDLE に設定することで次のパケットの受信に備える.
- FLIT3 ハードウェア処理できないパケットが受信された場合を示す.オンチッププロセッサはパケットに対応するソフトウェア処理を行う.
- RVA RVATLB でミスヒットが発生したことを示す. オンチッププロセッサは何らかの方法で RVATLB のミスヒットしたエントリをセットしたうえで, RFend のステートを RVACHK に設定し,ハー ドウェアによるパケット受信処理を再開する.
 - 5. 乗っ取り機構の評価

これまでに述べたとおり, Martini では乗っ取り機

表 2 ノード PC の仕様 Table 2 Specification of each node.

| CPU | Intel Pentium III 933 MHz \times 2 (SMP) |
|---------|--|
| Chipset | Serverworks Serverset III HE-SL |
| Memory | PC133 SDRAM 1 Gbyte |
| PCI bus | $64\mathrm{bit}/66\mathrm{MHz}$ |
| OS | RedHat Linux 7.2 (kernel 2.4.21) |

構による例外処理や,細粒度のハードウェア/ソフト ウェア協調処理が可能である.以下では Martini 上で, 乗っ取り機構を利用した処理について評価を行い,そ の有効性について検討する.

5.1 評価環境

乗っ取り機構の評価は RHiNET の実機を用いて行った.ただし,実機では計測不可能な一部の評価については,RTL シミュレーション¹⁷⁾を用いた.

評価に用いた実機は, RHiNET-2 用のスイッチの1 つである RHiNET-2/SW 1 台に対し, ネットワーク インタフェース上に Martini を搭載したノード PC を 複数台接続した構成をとっている.ノード PC の仕様 を表 2 に示す.

Martiniのオンチッププロセッサとハードワイヤー ドコア部はともに 66 MHz で動作している.また,評 価に用いたネットワークの理論上の最大伝送能力は 6 Gbps である .

5.2 例外処理

乗っ取り機構を導入することで,例外発生時に例外 発生モジュールのみを停止させてオンチッププロセッ サによる例外処理を行うことが可能となるため,例外 を発生したモジュールと無関係な他のモジュールは, 処理を中断することなく,例外処理中も並行して動作 することができる.また,オンチッププロセッサが例 外の要因を取り除いた後,処理が残っているモジュー ルのステートを例外発生前のステートに設定してモ ジュールの動作を再開させることで,これをハード ウェアで処理できる.

以下では,これら例外処理における乗っ取り機構に ついての評価を行う.

5.2.1 例外処理の他のモジュールへの影響

以下では, Martini 上で送受信のどちらかで例外を 多発させた際の,もう一方の例外の発生していない 側の処理能力への影響について評価する.評価では, Martiniを搭載したノード PC を3台用い,図11 に

RHiNET-2/SW で利用する光ファイバは本来 8 Gbps の伝送 能力を持つが, RHiNET-2/SW の製造上の問題により現在周 波数を 600 MHz まで低下させて利用しているため伝送能力は 6 Gbps となっている.



Fig. 11 Measured data transfer patterns.

示す 5 通りのパターンで一定サイズのデータの PUSH を連続して発行した際の,送信ノードでの一定時間に おける送出量の合計を測定した.一度の PUSH で送 出するデータサイズは 128 Byte,512 Byte,2 kByte, 8 kByte,32 kByte,128 kByteの6通りについて測 定を行った.

図 11 の (1) は,3 ノード中2 ノードのみを用いて, 一方が PUSH によるデータ送出を続け,もう一方が それを受信し続けるパターンである.(2) は1 ノード がその他2 ノードに対して交互にデータ送出を行うパ ターンであり,(3) は逆に2 ノードが1 ノードに対し て同時にデータ送出を行うパターンである.(2) では 受信のみを行うノードが分散されることからノードの データ送信能力の上限を見ることができ,また(3) で は送信ノードが複数存在することからノードのデータ 受信能力の上限を見ることができる.(1) での結果を (2) および(3) の結果と比較することで,1 対 1 通信 におけるバンド幅が送信処理と受信処理のいずれによ り制限されているかが分かる.

(4)は、(1)と同じ状況で、さらにノード2が送信 ノード(ノード1)に対してデータを送出し続けるパ ターンである.ただし、ノード2から送出されるパケット(図中(b))はノード1のRFendのステートRVA で必ず例外を発生させ、オンチッププロセッサにより 読み捨てられる.また(5)は、(3)と同じ状況で、さらにノード1がPUSH要求(図中(c))を発行し続け るパターンである.ただし、この要求は必ずInitiator のステートIPA2において例外を発生させ、オンチッ ププロセッサによってキャンセルされる.なお、(5)に ついては、比較のためにノード1で例外が発生した後、 通信要求をキャンセルせずにInitiatorのステートを IDLEへ戻すようにした場合(以下(5'))についても 測定を行った.この場合、ノード1のInitiatorは一



度目の PUSH 要求で IDLE-PGID-IPA-IPA2-MISS の遷移を繰り返し,例外を発生し続けることになる. (4) および(5)の結果を(1) および(3)の結果と比較 することで,例外処理が,例外と無関係なモジュール へ及ぼす影響を確認することができる.

図 12 に,図 11 に示した各パターンでの送信バン ド幅の総和を示す.ここで,例外処理と無関係な部分 についての結果を見るために,(4) については(a)の み,(5) および(5') については(a)と(b)のみの和と なっている.

図 12 より,(1)の結果は(2)の結果とほぼ一致し, (3)よりも低い値であることから,1対1通信時のバ ンド幅はノードのデータ送信能力の上限により制限さ れていることが分かる.

(4) ではノード1の Martini上の RFend において例 外が多発し,常時オンチッププロセッサが到着パケットを読み捨てる処理を行っているが,その間のノード 1からノード0への送信バンド幅は(1)のバンド幅と ほぼ一致している.このことから,ノード1の送信処 理を行うモジュールは RFend での例外処理の影響を 受けていないということがび分かる.

(5)ではノード1のInitiatorにおいて例外が多発し, 常時オンチッププロセッサが通信要求をキャンセルす る処理を行っている.この場合,他の2ノードから受 信されるデータのバンド幅はデータサイズ2kByte以 上でほぼ一定値となってしまい,全体的に(3)に比べ て低い.一方,(5')の結果を見ると,Initiatorで例外 処理のみが繰り返されている場合は(3)と全く等しい バンド幅が得られている.これより,(5)が(3)に比 べて低い値を示しているのはInitiatorでの例外処理 の多発が直接の原因でないことが分かる.乗っ取り機 構と直接関係ないため詳細について触れないが,(5) でバンド幅が制限されているのはノード1でのPUSH



Fig. 13 RTT with PATLB miss.

要求の密な発行による PCI バスの混雑が原因である.

(3) および(5⁷)の結果より,送信側もくは受信側で の乗っ取り機構による例外処理は,もう一方の例外を 発生していない側の処理能力に影響しないことが分 かる.

5.2.2 例外処理後のハードウェア処理の再開

以下では,例外処理を行った後,例外発生モジュー ルを例外発生前のステートへ遷移させることでハード ウェア処理を再開させることの効果について評価する.

評価は,2ノード間での PUSH による Ping-Pong において,双方の Initiator でデータ送出時に PATLB のミスヒットが発生した際に,PATLB をリフィルし た後,

- Initiator のステートを IPA に戻しハードウェア による PUSH 処理を再開させた場合(HARD),
- パケットヘッダ生成や DMA 転送等の処理をすべてソフトウェアで続けた場合(SOFT),

のそれぞれについて, ラウンドトリップタイム(RTT) の測定を行った.結果を図13に示す.参考値として, PATLBのミスヒットがない場合のRTT(NOEX)を あわせて示した.

各データサイズにおける RTT は HARD の方が SOFT よりもつねに約 10 μsec 小さい値を示してお り,また,データサイズによるこれらの値の変化は NOEX の値の変化とほぼ同一である.このことから, データサイズ増加時の RTT の増加は転送データ量に 起因するものと考えられ,HARD と SOFT の RTT の 差は Initiator における PATLB リフィル後の PUSH 処理をすべてソフトウェアで実行した際のオーバヘッ ドによるものであるといえる.ここでは,乗っ取り 機構を導入してハードウェア処理を再開させること で,32 Byte 転送時に約 21%,2048 Byte 転送時に約 16%の処理時間の低減を実現している. 5.3 ハードウェア未対応の通信処理

以下では乗っ取り機構によりハードウェア処理の一 部をソフトウェア処理で置き換えることで実装した通 信機構 VPUSH について述べ,その評価を示す.

5.3.1 VPUSH 機構

Martiniの PUSH 機構では,書き込み先の領域は PUSH を要求したプロセスにより SID を用いて指定 される.この SID は,受信側のネットワークインタ フェース上で受信領域の開始仮想アドレスに変換され るポインタであるが,Martiniの設計上,受信側では この SID に対応する仮想アドレスをデータ受信時に 動的に変更することができない.そのため,複数ホス トからの PUSH パケットを到着順に連続した領域に 受信するといった処理をハードウェア単独で実現する ことは難しい.

一方,SCore⁹⁾の通信ライブラリである PM¹⁰⁾等 のメッセージパッシング型の通信モデルでは,キュー 状のデータ受信バッファを用いて複数のホストからの データを到着順にバッファに格納する必要がある.こ のような機構を RHiNET で提供する場合,通信相手 ごとに独立した受信バッファを用意し,送信側のホス トで PUSH のたびに送信先の先頭アドレスをずらす 等の方法で擬似的に実現しなければならない¹⁴⁾.

キュー状の受信バッファを擬似的に実現した場合, データ転送に PUSH をそのまま用いることができる ため高い通信性能が得られる.しかし,通信相手ごと に受信バッファを用意しなければならないため,全体 のノード数が増大した場合に大量のメモリを受信バッ ファとして確保する必要が生じてしまう.また,通信 相手ごとに用意した受信バッファへのデータ到着をラ ウンドロビンで確認することになるため,真にパケッ ト到着順にバッファからデータを取り出すことができ ない.

この問題は,データ受信先のアドレスを受信側で動 的に指定可能な通信機構をソフトウェアで実装するこ とで解決できるが,ここで必要となる処理は通常の PUSHの処理と同一のものが多い.そこで,このよう な通信機構として,通常のPUSHの処理の一部を改 変した VPUSH 通信機構を,乗っ取り機構を用いて実 装した.

5.3.2 VPUSH の概要

今回実装した VPUSH は,ホストメモリ上にリン グ状の受信バッファを設け,データが到着した順に先 頭から格納されるように,受信時にアドレスを動的に 設定する方式とした.受信バッファは,ホストが受信 領域のどこまで処理したのかを示すテイルポインタ と, どこまでが有効なデータであるかを示すヘッドポ インタを持つ.テイルポインタはホストから更新し, Martiniのオンチッププロセッサが必要に応じてこれ をポーリングすることから Martini内のレジスタに 設ける.一方ヘッドポインタはオンチッププロセッサ から更新を行うが,ホストの受信プロセスがデータ到 着をポーリングする際に頻繁に読み出しを行うため, Martini内のレジスタに置いてしまうとPCIへの負荷 が大きくなってしまい転送効率が下がる.そこでヘッ ドポインタはホストメモリ上に設け,オンチッププロ セッサからは DMA を用いて更新を行う.

5.3.3 VPUSH の実装

VPUSH の受信処理はオンチッププロセッサのソフ トウェアが行うが, Martini にはオンチッププロセッ サがパケットの到着をポーリングする機構が備わって おらず,またパケット到着の段階からソフトウェア処 理を開始してしまうとパケットヘッダの解析もソフト ウェアで行う必要が生じてしまい効率が悪い.そこで, VPUSH のパケットを受信した場合, RFend がヘッダ 解析を完了した段階で例外を発生させ, ソフトウェア 処理を開始するようにする.

VPUSH パケットを特殊なヘッダのパケットとして 実装した場合, RFend は図 10 の FLIT1 や FLIT3 か らサスペンド状態に遷移してしまうため, その後の処 理でソフトウェアによるヘッダの解析が必要となって しまう.

そこで,RFend がヘッダ解析を完了した段階でサ スペンドするように,VPUSH では通常のPUSHパ ケットとまったく同一のヘッダを用い,その際ヘッダ に含まれる SID を受信側で必ずミスヒットする特殊 な値に設定しておくことで,RFend をヘッダ解析完 了後のRVA からサスペンド状態へ遷移させる.これ により,送信側ではPUSH 機構をそのまま利用して VPUSH のパケットを送出できるようになる.

RFend がステート RVA からサスペンド状態へ遷 移すると,オンチッププロセッサは受信先のアドレス を計算し,RFend 内の受信領域の仮想アドレスが書 かれたレジスタの内容を正しい受信先アドレスに更 新する.その後の処理は通常の PUSH を受信した際 の処理とまったく同一であるため,ソフトウェア処理 をいったん完了し,RFend のステートを RVA に設定 することで,ハードウェア処理を再開させる.すなわ ち,PUSH パケットの受信処理において,本来であれ ばハードウェアで RVATLB を参照して受信領域の仮 想アドレスを得る部分を,ソフトウェアでエミュレー ションし,異なるアドレスを与えたことになる. ここで,ホストの受信領域へ完全にデータを転送し 終えた後にヘッドポインタを更新する処理をソフトウェ アで行う必要があるため,再びソフトウェア処理に戻 ることができるよう RFend にブレークポイントをセッ トしておかなければならない.しかし,RFend には RVA 以降 IDLE までのステートにサスペンダブルな ステートがないためブレークポイントをセットするこ とができない.そこで,応答パケット生成モジュール の Replier にブレークポイントをセットする.Replier による応答パケット転送処理は DMA 転送が完了した 直後に開始するため,ここにブレークポイントを仕掛 け,ソフトウェア処理に復帰することで,ホストへの DMA 転送完了直後に確実にヘッドポインタを更新す ることが可能となる.

VPUSH は,以上のようにソフトウェア処理の間 に部分的にハードウェアによる処理を織り交ぜるこ とで実装されている.なお,VPUSH において送信 側が一度の通信要求で送信可能なデータサイズの上 限は RHiNET-2/SW が扱える最大パケット長と同じ 2048 Byte としている .これは,受信時に複数ホス トから PUSH された転送データがインタリーブした 状態でバッファに格納されてしまうことを防ぐためで ある.

5.3.4 VPUSH のバンド幅

VPUSH の基本的な性能として,2 ノード間での VPUSH のバンド幅を測定した.評価は例外処理の評 価で用いた環境と同一の環境で行った.

図 14 に, VPUSH の送信パケットのデータサイ ズとバンド幅の関係を示す(VPUSH).また,オン チッププロセッサが RFend を乗っ取った後の処理 をすべてソフトウェアで処理した場合のバンド幅 (VPUSH/Software)と通常の PUSH におけるバン ド幅(PUSH)をあわせて示す.

VPUSHのバンド幅は転送データサイズが 2048 Byte のときに 180.3 MByte/s に達する.同データサイズ の転送を完全にソフトウェアで処理した場合のバンド 幅は 78.6 MByte/s であることから,ハードウェアと の協調処理を行うことでソフトウェアのみで処理する よりも大幅に高い処理能力を実現できていることが分 かる.

図 15 は, RFend がデータサイズ 2,048 Byte, 512 Byte, 8 Byte の VPUSH パケットの到着を検出 して処理を開始した直後からオンチッププロセッサが

単一の PUSH 要求によって送信可能なデータサイズの上限は 1 GByte である.



図 14 VPUSH のハクト幅 Fig. 14 Bandwidth of VPUSH.



(a) 2048 Byte 受信時







図 15 VPUSH 処理時間の内訳 Fig. 15 Breakdown of VPUSH processing.

Replier の例外処理を完了するまでの,VPUSH に関 連したモジュールのステートや処理内容の変化を示し ている.なお,実機で各モジュールの細かな処理内容 を測定することは難しいため,測定にはRTL シミュ レーションを用いた.

図 15 の CPU はオンチッププロセッサの処理内容 を示している.main は各ハードウェアモジュールから の乗っ取り要求(割込み線)の変化をポーリングして いる状態であり,rfend handler は RFend を, replier handler は Replier をそれぞれ乗っ取った際のソフト ウェア処理を示している.

また,RFend,RBend,Replier について,MISS はサスペンド状態を示し,WAIT は DMA の完了待 ち状態を,黒い部分はモジュールがステートを遷移し ながら処理を行っている時間帯を示している.DMA は DMA 転送が開始してから完了するまでの時間帯を 示している.

図 15 (a) より, 2,048 Byte の VPUSH パケットを 受信した際の処理時間の約 60%をオンチッププロセッ サの処理が占めていることが分かる.この時間は約 6.6 µs に相当し,リソースの競合等が生じない限りパ ケット長によらず一定である.

図 15 (a) の DMA 転送が行われている部分に着目す ると, DMA 転送が完了するよりも前にソフトウェア 処理の rfend handler が完了しており , オンチッププ ロセッサは DMA 転送の完了を待っている Replier か らの割込みを待つ、という状態になっていることが分 かる. 一方, 8 Byte 転送時の図 15 (c) を見ると, ソフ トウェアが rfend handler を実行している間に DMA 転送が完了しており、オンチッププロセッサは RFend の例外処理後,無駄なループをせずに即座に Replier の例外処理へと移っている.ここで,512 Byte 転送 時の図 15 (b) を見ると, rfend hanlder と DMA 転送 がほぼ同時に完了していることが分かる.このことか ら,512 Byte 以下の場合には,パケット処理時間がオ ンチッププロセッサの処理に支配され一定となるため にバンド幅がパケットサイズに比例し, 512 Byte 以 上の場合には,処理時間にパケット長により変化する DMA 完了待ち時間が加わってしまうためにバンド幅 がパケットサイズに比例しなくなることが分かる.

5.4 乗っ取り機構によるハードウェア増加

乗っ取り機構を実装するためには,オンチッププロ セッサからモジュールに対して個別にバスを設け,モ ジュール内にサスペンド状態となるステートを設ける 必要がある.また,それ以外にもモジュール内に外部 からレジスタの値を読み書きするための回路等が必要 となるため,ハードウェア規模は若干増大し,遅延も 加わることになる.

バスの配線に関しては, Martini の場合, 乗っ取り 機構を実装したことでオンチッププロセッサからの書 き込みに 37 段, 読み出しに 59 段分のゲート遅延が加 わった.そのため, バスの途中にラッチを加え, 書き 込みに 2 クロック, 読み出しに 3 クロック要する構造 としている.

また,乗っ取り機構を追加することによるハードウェ ア量の増加について評価するために,Replierを通常 表 3 乗っ取り機構の有無にともなう Replier のハードウェア量の 変化

Table 3 Hardware amount of Replier with/wihtout the taking over mechanism.

| 乗っ取り機構あり | 乗っ取り機構なし |
|----------|----------|
| 9898 | 9384 |

のものと乗っ取り機構に関する記述を除外したものとでそれぞれ論理合成を行い,ベーシックセル数の比較を行った結果を表3に示す.

表 3 より, Replier において乗っ取り機構を追加し た場合のハードウェア量の増加は約 5.5%程度である ことが分かる.

5.4.1 乗っ取り機構の一般性

乗っ取り機構を用いた例外処理は,あらかじめ発生 を想定することができるため,ハードウェア設計の段 階で例外を発生する可能性のあるステートをサスペン ダブルな設計としておくことができる.一方,ソフト ウェアを用いた通信処理を実装する場合,処理内容に よっては例外の発生がないようなステートにおいてモ ジュールを停止させなければならない場合があるが, Martiniでは例外処理を発生するステートのみがサス ペンダブルに設計されているため,このようなソフト ウェア処理は乗っ取り機構を用いて実装できないこと になる.

これは, すべてのステートをサスペンダブルに設計 した場合,周辺モジュールとのハンドシェイク制御が 複雑化してしまうことと, Martini の設計段階で乗っ 取り機構を用いたソフトウェア処理について十分な検 討がなされていなかったことに起因する.今回実装を 行った VPUSH は乗っ取り機構を利用して実装されて いるが, Replier の ACK パケット発行処理を行う部分 はサスペンダブルな設計となっていないため,DMA 転送完了を検出するために Replier をサスペンドさせ た後, Replier を元のステートに戻して ACK パケット を生成させることができず, Replier に渡された ACK 生成要求をキャンセルしてステートを IDLE に戻さざ るを得ない等,いくつか制約がともなってしまってい る.乗っ取り機構を利用したソフトウェア処理をより 少ない制約で実現するには,ハードウェアの設計段階 で, ソフトウェア処理に必要とされる機能についてあ る程度検討しておく必要があるだろう.

また,今回乗っ取り機構は Martini に対して実装を 行ったが,乗っ取り機構は他のネットワークコントロー ラやストレージコントローラ等の専用ハードウェア部 が処理の中心でオンチップロセッサが補助的な処理を 行うような構成のシステム LSI においては, Martini と同様の効果を得ることができるものと考えられる.

一方,マルチメディア用途等の,協調設計等によりオ ンチッププロセッサと専用ハードウェア部が常時同時 に動作して処理を行うようなシステムLSIでは,乗っ 取り機構を実装することで5.2節で述べたような例外 処理後のソフトウェア処理を軽減することは可能であ ると考えられる.しかし,元々設計段階でハードウェ ア処理とソフトウェア処理が明確に切り分けられてい ることから,VPUSHのようなハードウェア処理を部 分的に変更した処理を行うような用途では乗っ取り機 構は十分な効果を発揮できないものと思われる.

6. ま と め

システム LSI における新しいハードウェア/ソフト ウェア協調処理の形態である乗っ取り機構を提案し、 ネットワークインタフェース用コントローラチップで ある Martini 上に実装してその評価を行った.

評価の結果,乗っ取り機構を導入することで,一部 のハードウェアモジュールが停止し,ソフトウェアが モジュールに代わって処理を行っている間も,他の無 関係なハードウェアは並行に動作可能であることが確 認され,例外の要因を取り除いた後の処理をハード ウェアにより続行させることで例外処理の短縮を図る ことが示された.

また,乗っ取り機構を利用してソフトウェア処理に ハードウェア処理を組み込んだ例として VPUSH を 実装した.VPUSH は,通常の PUSH パケットを処 理するためのハードウェアを利用することで,単純に すべてをソフトウェアで処理した場合に比べて倍以上 のバンド幅を実現した.

以上から,バスの配線と数%程度の回路の追加で実 現できる乗っ取り機構は,ネットワークプロセッサの ようなシステム LSI において有用なハードウェア/ソ フトウェア協調処理の手段であると考えられる.

謝辞 本研究を行うにあたり,多大な助言をいただ いた日立製作所の山本淳二氏,慶應義塾大学の西宏章 氏,北村聡氏,伊豆直之氏に心より感謝いたします.

参考文献

- Xie, Y., Lin, H., Wu, Z. and Wolf, W.: CAD Techniques for Multimedia System Design, *Proc. 9th Workshop on Synthesis and System Integration of MIxed Technologies (SASIMI* 2000), pp.81–87 (2000).
- Xie, Y. and Wolf, W: Co-synthesis with custom ASICs, Proc. 2000 conference on Asia South Pacific design automatio (ASP-DAC

2000), pp.129–133 (2000).

- 3) Myricom, Inc.. http://www.myri.com/
- 4) Kudoh, T., Nishimura, S., Yamamoto, J., Nishi, H., Tatebe, O. and Amano, H.: RHiNET: A network for high performance parallel processing using locally distributed computers, *Proc. 1999 International Workshop on Innovative Architecture (IWIA99)*, pp.69–73 (1999).
- 5) Tezuka, H., O'Carroll, F., Hori, A. and Ishikawa, Y.: Pin-down cache: a virtual memory management technique for zero-copy communication, Proc. 12th International Parallel Processing Symposium and 9th Symposium on Parallel and Distributed Processing (IPPS/SPDP 1998), pp.308–314 (1998).
- 田邊 昇,山本淳二,濱田芳博,中條拓伯,工藤 知宏,天野英晴:DIMM スロット搭載型ネット ワークインタフェース DIMMnet-1 とその高バ ンド幅通信機構 BOTF,情報処理学会論文誌, Vol.43, No.04, pp.866-878 (2002).
- 7) 田邊 昇,濱田芳博,山本淳二,今城英樹,中條 拓伯,工藤知宏,天野英晴:DIMM スロット搭 載型ネットワークインタフェース DIMMnet-1 と その低遅延通信機構 AOTF,情報処理学会論文 誌ハイパフォーマンスコンピューティングシステ ム, Vol.44, No.SIG01, pp.10-23 (2003).
- 8) 山本淳二,渡邊幸之介,土屋潤一郎,原田浩, 今城英樹,寺川博昭,西宏章,田邊昇,上嶋 利明,工藤知宏,天野英晴:高性能計算をサポー トするネットワークインタフェース用コントロー ラチップ Martini,情報処理学会並列処理シンポ ジウム JSPP2002 論文集, pp.35-42 (2002).
- 9) Ishikawa, Y., Tezuka, H., Hori, A., Sumimoto, S., Takahashi, T., O'Carroll, F. and Harada, H.: RWC PC Cluster II and SCore Cluster System Software — High Performance Linux Cluster, *Proc. 5th Annual Linux Expo*, pp. 55–62 (1999).
- 10) Takahashi, T., Sumimoto, S., Hori, A., Harada, H. and Ishikawa, Y.: PM2: High Performance Communication Middleware for Heterogeneous Network Environment, *Proc. Supercomputing 2000 (SC2000)*, pp.52–53 (2000).
- 田邊 昇,山本淳二,今城英樹,上嶋利明,濱田 芳博,中條拓伯,工藤知宏,天野英晴:DIMM スロット搭載型ネットワークインタフェース DIMMnet-1の試作,情報処理学会HPC研究会, Vol.2001, No.77, pp.99–104 (2001).
- 12) 西 宏章,多昌廣治,西村信治,山本淳二,工藤 知宏,天野英晴:LASN 用 8Gbps/port 8×8 One-chip スイッチ:RHiNET-2/SW,情報処理 学会2000年記念並列処理シンポジウムJSPP2000 論文集,pp.173-180,(2000).
- 13) Watanabe, K., Otsuka, T., Tsuchiya, J.,

Harada, H., Yamamoto, J., Nishi, H., Kudoh, T. and Amano, H.: Performance Evaluation of RHiNET-2/NI: A Network Interface for Distributed Parallel Computing Systems, *Proc. 3rd IEEE/ACM International Symposium on Cluster Computing and the Grid (CCGrid2003)*, pp.318–325, (2003).

- 14) 大塚智宏,渡邊幸之介,北村 聡,原田 浩, 山本淳二,西 宏章,工藤知宏,天野英晴:分散並 列処理用ネットワーク RHiNET-2 の性能評価,先 進的計算基盤システムシンポジウム SACSIS2003 論文集,pp.45-52,(2003).
- 15) Nishi, H., Nishimura, S., Harasawa, K., Kudoh, T. and Amano, H.: The Architecture and Evaluation of 3rd-generation RHiNET Switch for High-performance Parallel Computing, *IEICE Trans. Information and Systems Special Issue on Development of Advanced Computer Systems*, Vol.E-86-D, No.10, pp.1987–1995 (2003).
- 16) Yoshikawa, T., Hatakeyama, I., Miyoshi, K. and Kurata, K.: Optical Interconnection as an Intellectual Property of a CMOS Library, *Proc. Hot Interconnects* 9, pp.31–35 (2001).
- 17) 山本淳二,渡邊幸之介,宮脇達朗,西 宏章,工藤 知宏,天野英晴:PLIを用いたネットワークイン タフェースコントローラとホストプログラムの 協調シミュレーション,情報処理学会研究報告, 2001-ARC-145, Nov. 2001, pp.73-78 (2001).

(平成 16 年 2 月 1 日受付)(平成 16 年 6 月 7 日採録)



渡邊幸之介(学生会員) 平成15年慶應義塾大学大学院理 工学研究科開放環境科学専攻前期博 士課程修了.現在,同後期博士課程 に在学.平成16年度より日本学術 振興会特別研究員.PCクラスタ向

けネットワークインタフェースに関する研究に従事.



大塚 智宏(学生会員) 平成15年慶應義塾大学大学院理 工学研究科開放環境科学専攻前期博 士課程修了.現在,同後期博士課程 に在学.PCクラスタのネットワー ク,通信ミドルウェアの研究に従事.



天野 英晴(正会員) 昭和 56 年慶應義塾大学理工学部 電気工学科卒業.昭和 61 年同大学 大学院理工学研究科電気工学専攻博 士課程修了.現在,慶應義塾大学理 工学部情報工学科教授.工学博士.

計算機アーキテクチャの研究に従事.