# GPUアプリケーションを高速化するための命令割当て方式

## 池田孝利,伊野文彦,萩原兼一,

近年,GPU(Graphics Processing Unit)は急激に性能を向上していて,その内部プロセッサ(頂 点プロセッサ VP とフラグメントプロセッサ FP)はプログラム可能になっている.そこで,描画処 理を目的としてきた GPU を,汎用計算の用途に応用する取り組み(GPGPU:General-Purpose computation on GPUs)が始まっている.GPU 内部において VP と FP がパイプラインを構成し ているにもかかわらず,多くの GPGPU プログラムは FP のみを多用している.このような実装で は,FP の計算負荷が高くなり,パイプライン実行における性能ボトルネックになりうる.本研究の 目的は,この性能ボトルネックを解消し,GPGPU プログラムの性能を向上させることにある.そ の実現のために,本稿では,VP と FP のアセンブリ言語プログラムが与えられた場合,FP プログ ラムにおける命令の一部を VP プログラムへ移動する手法を提案する.提案手法は,CPU と GPU 間の入出力仕様を変えることなく命令を移動するための条件を明らかにし,VP および FP における 計算資源の制限を考慮して命令を移動する.提案手法をガウスフィルタプログラムに適用した結果, GPU における計算時間をおよそ 19 ミリ秒から 11 ミリ秒に短縮でき,その性能を向上させることが できた.

# An Instruction Allocation Method for Accelerating GPU Applications

TAKATOSHI IKEDA,<sup>†</sup> FUMIHIKO INO<sup>†</sup> and KENICHI HAGIHARA<sup>†</sup>

Recently, graphics processing units (GPUs) are providing increasingly higher performance with programmable internal processors, namely vertex processors (VPs) and fragment processors (FPs). Such newly added capabilities are driving us to perform general-purpose computation on GPUs (GPGPU), in addition to traditional visualization. Although VPs and FPs are structured in a pipeline, many GPGPU implementations utilize only FPs. Therefore, such implementations may result in lower performance due to the highly loaded FPs, namely the performance bottleneck in the pipeline execution. The objective of our work is to improve the performance of GPGPU programs by eliminating this bottleneck. To achieve this, this paper presents an instruction allocation method that is capable of reducing the FP workload by moving some instructions from the FP program to the VP program, both written in an assembly language. Our method makes clear the requirements for moving such instructions without changing I/O specification between the CPU and the GPU. To achieve higher performance, we also consider the limitation on resources available on VPs and FPs. As a result of applying it to a Gaussian filter program, we find that our method successfully improves the performance with reducing the GPU execution time from approximately 19 ms to 11 ms.

# 1. はじめに

GPU (Graphics Processing Unit)<sup>1)</sup> とは描画処理 の高速化を目的とした処理装置である.一般に,GPU はパイプラインアーキテクチャに基づいている(図1). このパイプラインは,VP (Vertex Processor)およ びFP (Fragment Processor)と呼ばれる2種類のプ ロセッサを直列に並べた構造を持つ.

近年,ムーアの法則を上回る速度で GPU の性能 が向上していて,1秒間あたりの浮動小数点演算数 (FLOPS)に関して CPU の性能を上回るようになった.この魅力的な性能に加え,最近の機能拡張により, プログラム可能な VP および FP,IEEE754 標準の 32 ビット浮動小数点演算,および分岐命令などを利 用できるようになったことが,描画用途に特化してきた GPUを,計算量の多い他の用途へ駆り立てている. なお,現在の GPU は,最長で 32 ビットの浮動小数 点を扱えるが,汎用計算の用途としては,この演算精 度は十分ではない.しかし,高い精度を要求しない問 題や,精度を犠牲にしてでも高速処理することが望ま しい問題に対しては,GPU の有用性は高い.

GPUを様々な用途へ応用する研究は従来から多く 存在する.これらの研究は(a)3次元グラフィクス

<sup>†</sup> 大阪大学大学院情報科学研究科コンピュータサイエンス専攻 Department of Computer Science, Graduate School of Information Science and Technology, Osaka University



図 1 GPU 内部のパイプラインアーキテクチャ Fig. 1 GPU pipeline architecture.

レンダリングによる解法,および(b)プログラム可 能機能を用いて CPU プログラムを GPU へ適応させ る解法に分類できる.前者の例としては,物体間の衝 突判定問題<sup>2),3)</sup> やデータのクラスタリング問題<sup>4)</sup>への 応用があげられ,後者の例としては,物理シミュレー ション<sup>5),6)</sup> や数値計算<sup>7)~10)</sup>への応用がある.

しかし,これらの大半は CPU 実装に対する性能向 上を目的としていて,GPU の持つ性能をどの程度効 率良く引き出せているのかは明らかでない.特に(b) に基づく解法では,VP および FP のうち,FP のみを 用いるものが大半であり,GPU の性能を十分に引き 出せているとはいえない.このような実装においては, 計算負荷の高い FP がプログラムの性能ボトルネック になる可能性がある.

そこで本研究では, GPU プログラムを高速化する ために,この性能ボトルネックを解消することを目指 す.これを実現するために,FPにおける命令の一部 を VPへ割り当てることで,FPにおける計算負荷を 軽減する手法を提案する.提案する命令移動手法は, VP および FP のアセンブリ言語プログラムが与えら れたとき,GPUに対する入出力仕様を変更すること なく GPU プログラムの高速化を図る.

以降では,まず2章でGPUのアーキテクチャにつ いて述べ(b)プログラム可能機能を用いる解法をま とめる.次に,3章で提案手法について述べ,4章で その適用実験の結果を示す.その後,5章で関連研究 を紹介し,6章で本稿をまとめる.

2. GPU による汎用計算

本章では, GPU を用いた汎用計算の実現について 述べる.まず,現在広く使われている GPU のアーキ テクチャの概要を示し,そのプログラミング方法につ いて述べる.

なお,本研究では VP および FP の仕様として,多

表 1 VP レジスター覧(\* 印はスカラレジスタを表す) Table 1 Registers in vertex processors (VPs).

種類	名前	入出力許可
<i>R<sub>vi</sub></i> :VP 入力レジスタ	$v0 \sim v15$	Read only
$R_{vc}$ :定数レジスタ	$c0 \sim c95$	Read only
$R_{vt}$ :作業用レジスタ	r0~r11	Read/write
R <sub>vo</sub> :VP 出力レジスタ	oD0 , oD1 , oT0~oT7 , oFog <sup>*</sup> , oPos , oPts <sup>*</sup>	Write only
$R_{va}$ :アドレスレジスタ	$a0^*$	Read/write

表 2 FP レジスター覧(\* 印はスカラレジスタを表す) Table 2 Registes in fragment processors (FPs).

種類	名前	入出力許可
<i>R<sub>fi</sub></i> :FP 入力レジスタ	$v0$ , $v1$ , $t0{\sim}t7$	Read only
$R_{fc}$ :定数レジスタ	$c0 \sim c31$	Read only
$R_{ft}$ :作業用レジスタ	r0~r11	Read/write
$R_{fs}$ :サンプラレジスタ	$s0 \sim s15$	Read only
<i>R<sub>fo</sub></i> : FP 出力レジスタ	$oC0 \sim oC3$ , $oDepth^*$	Write only

くの GPU で使用でき,比較的新しい VS1.1<sup>11),12)</sup> および PS2.0<sup>11),12)</sup> を前提とする.

2.1 GPU のパイプラインアーキテクチャ

図1に,GPUのパイプライン構造を示す.GPUの パイプラインは,プログラム可能な2つのプロセッサ を持ち,前段を VP,後段を FP と呼ぶ.表1 および 表2に,各々が保持する内部レジスタの一覧を示す. 以降では,これらを用いて VP および FP を説明し, VP および FP 間の接続形態を示す.

VP VPは,3次元座標系での頂点座標演算処理を 担う MIMD 型プロセッサである.この処理を高 速化するために,VP は複数個のベクトル演算器 を要素(PE: Processing Element)として持ち, 各演算器は4×4行列に対する演算を高速処理で きる.これにともない,その内部レジスタはベク トル構造を持ち,4個のスカラ値を1個のベクト ルとして保持する.なお,このベクトルレジスタ はスカラレジスタとしても扱える.

VP を用いて演算を行うために, CPU は, 演算対象の頂点データを頂点配列<sup>13)</sup> としてビデオメモリ上にあらかじめ用意する必要がある.GPU はその配列から n 個ずつ, 各々の頂点データを VP入力レジスタ R<sub>vi</sub> に格納し VP プログラムを実行する.ここで, n の値は CPU が指定する.VPは, 内部レジスタを用いて計算した結果を VP 出力レジスタ R<sub>vo</sub> へ格納して処理を終える.

このとき,  $R_{vo}$  のうち, oD0 および oD1 は [0,1], oT0 ~ oT7 は [L, H] ( L および H は有効なテク

スチャのアドレスの下限および上限)の範囲に収 まるよう,範囲内の最近値に置き換えられる.な お,VP 自身は *R<sub>vo</sub>*を読み出せない.

VP 出力レジスタ  $R_{vo}$  (oD0, oD1, oT0~oT7) の各々は,後段の FP における FP 入力レジスタ  $R_{fi}$  (v0, v1, t0~t7)に接続していて, FP への 入力の一部となる.

- VPとFPの接続形態 VPが3次元座標系で処理した結果を基に,GPUはFPで処理する2次元領域を決定する.この領域は,互いに独立に処理できる画素としてラスタライズされ,それらの画素の座標がFPへの入力となる.このとき,VPの演算対象が頂点である一方,FPの演算対象はその頂点が囲む領域内の画素であるため,R<sub>fi</sub>は画素の位置を基にRvoを線形補間したものになる.この接続形態は,並列性を引き出すためにループを展開するループアンローリング手法<sup>14)</sup>に似たものと見なせる.つまり,画素に関するループをFPプログラムとして与えるのではなく,そのループを展開した部分(各画素ごとの処理)を与えることで,高い並列性を引き出す.
- FP FP は、2次元座標系での色値演算処理を担う SIMD 型プロセッサである.この処理を高速化す るために、FP は VP と同等のベクトル演算器に 加え、VP にはないテクスチャサンプラ機能を持 つ.この機能により、FP は、CPU がビデオメモ リ上に配置したテクスチャ<sup>15)</sup>を取得できる.した がって、FP はテクスチャデータを入力として扱 える点で VP と異なる.また、FP は大量のデー タを単純かつ高速に処理する必要があるため、FP は分岐命令を実行できない.

FP を用いて演算を行うために,GPU は,VP の 出力を補間したものを FP 入力レジスタ  $R_{fi}$  に 格納し,FP プログラムを実行する.FP では VP 同様,内部レジスタを用いて処理した結果を FP 出力レジスタ  $R_{fo}$  へ格納する.この結果は描画 データとしてビデオメモリに出力される.

2.2 GPU のアセンブリ言語

GPU では,アセンブリ言語および GPU プログラ ミング専用の高級言語を使用できる.本研究では,ア センブリ言語で記述したプログラムを対象とする.

以下に,アセンブリ言語における命令の例を示す.

 $add\ r1,\ r0,\ c0$ 

ここで add はオペコード, r1 は出力オペランド, r0 と c0 は入力オペランドである.オペランドには,ベ クトルレジスタ全体あるいはその一部を指定できる. 後者の場合,添字(x,y,z,wまたはこれらの組合 せ)をレジスタに付記する.

VP および FP プログラムの長さは,プログラム中の アセンプリ命令が消費するスロットの数で測る.GPU におけるアセンプリ命令の大半は1スロットを消費す るが,超越関数命令のように10スロットを消費する ものもある.また,テクスチャデータにアクセスする 命令は,状況によりスロット数が変動する.

プログラムが必要とするスロット数は,必ずしもそ の実行時間に比例しないが,実行時間の概略値として 使用できる.VP および FP が扱えるスロット数は, それぞれの仕様で規定されている.本実験で使用した GPU では,各々の上限はそれぞれ128 および96ス ロットである.ただし,FP では,算術命令およびテ クスチャデータへのアクセス命令は64 および32 ス ロット以下である必要がある.

2.3 VP および FP のプログラミング

GPUを用いて問題を解くとき,VP および FP が担 当する部分を分けて,全体の処理を実現する必要があ る.現在,実装および設計の容易さから広く使用され ている実装手法<sup>16)</sup>では,GPU内部のSIMDアーキ テクチャ部をストリームプロセッサと見なす.この手 法では,対象の問題から核となる処理(カーネルと呼 ぶ)を抽出し,その処理を FP を主体として実装する. 具体的には,FP のテクスチャサンプラ機能で処理対 象データを読み取り,FP で処理して出力する.しか し,FP に処理が集中し VP の担当部分はほとんどな いため,VP の計算負荷は軽い.

図2 および図3 に,この実装手法に基づく VP お よび FP プログラムの例を示す.この例では,CPU が用意するデータ配列に対して,畳み込み演算を処理 する.この実装では,データ配列を3次元空間の四角 形として GPU に処理させる.VP ではこの四角形の 4 つの頂点を3次元空間座標として処理し,FP では 2 次元で四角形を塗りつぶす作業として処理する.

提案する高速化手法

本章では, FP の負荷を VP へ移動することで GPU プログラムを高速化する手法について述べる.

**3.1** 高速化の方針

FP の負荷を VP へ移動するために, FP プログラム における命令の一部を VP プログラムへ移行する.ま ず, FP でのみ実行できて VP で実行できない命令が 存在することに着目し, VP で実行できる命令を FP プログラムから抽出する.次に,抽出した命令のうち, 移動の前後で CPU との入出力仕様を変更せず,かつ

0001	mov	oPos,	v0
0002	mov	oT0.xy,	v1

2	VP	プログラムの例	(畳込み演算)
---	----	---------	---------

Fig. 2 Example of VP program for convolution.

0001	mov	r0.z,	t0.y		
0002	$\operatorname{mov}$	r1.y,	c4.x		
0003	mov	r0.y,	c4.x		
0004	$\operatorname{rcp}$	r0.w,	c3.x		
0005	mov	r0.x,	-r0.w		
0006	add	r1.x,	r0.w,	r0.w	
0007	add	r0.xy,	r0,	t0	
0008	add	r1.x,	r1.x,	r0.x	
0009	add	r1.y,	r0.z,	r1.y	
0010	$\operatorname{texld}$	r2,	r0,	$\mathbf{s0}$	
0011	$\operatorname{texld}$	r0,	r1,	$\mathbf{s0}$	
0012	$\operatorname{texld}$	r1,	t0,	$\mathbf{s0}$	
0013	mul	r2,	r2,	c0.x	
0014	mad	r1,	c1.x,	r1,	r2
0015	mad	r0,	c2.x,	r0,	r1
0016	$\operatorname{mov}$	оС0,	r0		



正しく動作できるものを選択し, VP および FP プロ グラムを修正する.

提案手法により FP の命令数は減少するため,高速 化が期待できる.しかし,VP の命令数と VP から FP へ出力するデータ数は増加するため,それらに起因す るオーバヘッドが増加し,低速化する可能性もある.

3.2 移動不能な命令の条件

本節では, FP から VP へ移動不能な命令の条件に ついて述べる.

明らかに移動できない命令は, FP のみが持つ機能 に関わる命令であるか,もしくはパイプラインの前段 である VP のプログラム実行時に確定していないデー タに関わる命令である.これらは,オペコードとオペ ランドに基づいて判断できる.さらに,命令が果たす 役割に関する条件,他の命令から伝播する条件を考慮 する必要がある.

C1: FP 固有の命令である FP と VP の命令セット は同一ではなく, FP だけが実行できる命令が存 在する.表3に,そのような FP 固有のオペコー ドを示す.なお,テクスチャサンプラ機能に関す る命令は代替できない一方,複数命令の代替によ る移動も考えられるが,簡単のため本稿では扱わ

表	3	$\mathbf{FP}$	ወን	で使用	でき	るオペ	- I	ł
---	---	---------------	----	-----	----	-----	-----	---

Table 3 Opcodes executable only on FPs.

Capability	Opcode
Texture reference	texkil , texld , texldb , texldp
Conditional selection	cmp , cnd
Dot product and add	dp2add

ない(図3の10~12行のtexld).

- C2: FP 固有のレジスタがオペランドに存在する サンプラレジスタには FP 固有の機能があり, VP のレジスタでは代用できない.また, FP 出力レ ジスタは FP の出力を書き込むので VP へ移動で きない,これらのレジスタをオペランドとして含 む命令は移動できない(図3の10~12,16行).
- C3: FP で非線形の演算をしている FP の入力は, VP の出力を線形補間したものである.したがっ て, FP プログラム中で非線形の演算をしている 場合には,その命令を VP へ移動すると結果が変 わる.ゆえに, FP から移動できない.
- C4: C1~C3 に該当する命令から伝播する条件 あ る命令について移動不能かどうか判断する際に は、その命令の各入力オペランドのレジスタにあ るデータがどのように伝播してきたか命令実行順 に遡って探索する必要がある.伝播の過程におい て、C1~C3 に該当した場合、FP から移動でき ない(図3の13~16行).
- C1~C4のいずれかに該当する命令は移動できない.
  3.3 命令の移動方法

FP プログラムから VP プログラムへの命令移動に ついて以下の点に着目した.

- A1 定数はプログラム実行前に確定するため, FP に 与えていた定数は VP にも与えることができる.
- A2 VP プログラムの末尾では,実行を終了しているため,すべての作業用レジスタは解放されている.したがって,FPからVPへ移動させる命令は,その末尾へ追加すればよく,後述する例外を除けば特別な工夫は必要ない.
- A3 FPのt0~t7にはVPのoT0~oT7の出力値に FPの各PEごとに異なるオフセットが加算され ている.FPプログラム中でt0~t7から読み取っ たデータに対して定数(定数からのみ算出される 結果を含む)の加減算や移動の命令は,オフセッ ト加算と定数加算の順番は結果に影響しないので 単純に移動できる.それ以外の命令についても新 たな命令の追加,変更により移動できる場合があ ると考えられるが,本研究では対象外とした.

条件 C1~C4 により図 3 の FP プログラムから抽

0001	mov	oPos,	v0	
0002	mov	oT0.xy,	v1	
$\rightarrow 0003$	mov	r0.z,	v1.y	
$\rightarrow 0004$	mov	r1.y,	c4.x	
$\rightarrow 0005$	mov	r0.y,	c4.x	
$\rightarrow 0006$	$\operatorname{rcp}$	r0.w,	c3.x	
$\rightarrow 0007$	mov	r0.x,	-r0.w	
$\rightarrow 0008$	add	r1.x,	r0.w,	r0.w
$\rightarrow 0009$	add	r0.xy,	r0,	t0
+0010	mov	oT1.xy,	r0.xy	
$\rightarrow 0011$	add	r1.x,	r1.x,	r0.x
+0012	mov	oT2.x,	r1.x	
$\rightarrow 0013$	add	r1.y,	r0.z,	r1.y
+0014	mov	оΤ2.у,	r1.y	

义	4	命令移	動後の	VP	ブロク	「ラム係	列(画像つ	7ィルタ)	
Fig. 4	Exa	ample	of VP	prog	gram	after	moving	instructi	ons

0001	$\operatorname{texld}$	r2,	<u>t1</u> ,	s0	
0002	$\operatorname{texld}$	r0,	$\underline{t2},$	$\mathbf{s0}$	
0003	$\operatorname{texld}$	r1,	t0,	$\mathbf{s0}$	
0004	$\operatorname{mul}$	r2,	r2,	c0.x	
0005	mad	r1,	c1.x,	r1,	r2
0006	mad	r0,	c2.x,	r0,	r1
0007	mov	oC0,	r0		



出した移動可能な命令(1~9行)は,まず,図2の VP プログラムの末尾に追加する.その後,以下の手 続きにより,命令移動前と同じ動作をするようにオペ ランド(レジスタ)の変更,および新たに必要となる 命令を挿入する.

図4 および図5 に,移動後の VP および FP プロ グラムの例を示す.この例では,移動可能な命令をす べて移動している.図4 中の → および + は,それ ぞれ移動させた命令および追加した命令を表す.なお, オペランドを変更した箇所には下線を付記している.

- M1:定数レジスタの割当てと変更 移動した命令で 使用している定数レジスタについて, VP におけ る未使用の定数レジスタを新たに割り当て,その レジスタに変更を行う.
- M2: FP 入力レジスタの変更 A2 の例外として,移動した命令で入力オペランドに入力レジスタ R<sub>I</sub>
  を使用した命令 I<sub>I</sub> (図3の1行mov)を VP へ移動した場合, I<sub>I</sub> の入力オペランド(t0.y)を, R<sub>I</sub> に対応する VP 出力レジスタ R<sub>O</sub>(oT0.y)に

変更する必要がある.しかし, VP 出力レジスタ は入力オペランドにできないため,  $R_O$  を設定し た命令  $I_W$  (図 2 の 2 行 mov)の直後に  $I_W$  の 出力オペランドを適当な未使用の作業用レジスタ  $R_T$  (r11.xy)へ保存するために同じオペコード で命令  $I_N$  (mov r11.xy, v1)を新たに挿入する 必要がある(理由は M3 で述べるが, この例では 挿入は不要).その手続きにより, VP に追加する 命令  $I_I$ の入力オペランドを  $R_T$  へ変更すればよ い (mov r0.x, r11.y).

- M3: FP 入力レジスタの変更の例外 M2 の例外と して,  $I_W$  が mov であり, その入力オペランド  $R_S$ (v1)の値が VP プログラムの最後まで変更さ れていなければ,  $I_N$  の挿入は省略でき,  $I_I$  の入 力オペランドを  $R_S$  へ変更するだけでよい.図2 は, これに該当するため, 命令の挿入は不要であ る(mov r0.x, v1.y).
- M4: VP から FP へのデータ伝達命令の挿入 FP 中に残った命令  $I_F$  について,入力オペランドの 作業用レジスタ  $R_F$  は, FP プログラム内で  $I_F$ より先に実行する命令の出力オペランドとなって いない場合, VP から  $R_F$  のデータを VP の未使 用出力レジスタ  $R_X$  に書くための命令  $I_X$  を VP プログラムに挿入する.その後,  $R_X$  に対応する FP 入力レジスタ  $R_Y$  を FP プログラムの  $R_F$  に 変更する. $I_X$  の VP プログラムの挿入位置は, VP プログラム中で最後に出力オペランドが  $R_F$ である命令の直後である.挿入命令は,M2 の手 続き と同様である.

図 2~図 5 における命令はすべて 1 スロットを消 費するため,提案手法は FP プログラムが必要とする スロット数を 16 から 7 スロットに削減できた.一方, VP プログラムは 2 から 14 スロットに増加した.

なお,この例では双方のプログラムが必要とするス ロット数の和は増加しているが,使用するレジスタを うまく変更することで命令を削除できることもある.

移動の際には,レジスタやスロットなどの計算資源 の不足が原因で,抽出した命令のすべてを移動できな い場合がある.この場合,抽出した命令のうち実行順 の遅いものから順に対象から除外し,計算資源の不足 を起こさない範囲で移動できる.この際,単純な命令 の除外ではなく,効果的に選択し,除外することもで きる.その手法は,別の機会に述べる.

#### 4. 適用実験

本章では,提案手法の有用性を評価するために,そ

*	
	Pentium4 3.0 GHz
CPU	FSB 800 MHz
	64  bit FSB
Main memory	1 GB
Graphics bus	AGP 8X
	ATI Radeon X800 Pro
	Core clock $475 \mathrm{MHz}$
	Memory $256 \text{ MB}$
GPU	Memory width 256 bit
	Memory clock $900 \text{ MHz}$
	6 PEs for VP
	12 PEs for FP
OS	Windows 2000
Rendering API	DirectX 9.0

表 4 実験環境 Table 4 Experimental environments.

の適用実験の結果を示す.実験では,以下の観点から 提案手法を評価した.

- (1) FP プログラムにおけるスロットの削減数
- (2) 実行時間の削減
- (3) 削減したスロット数と実行時間についての特性
- (4) 多様な問題に対する適用可能性
  - 4.1 実験環境

表4に,実験に用いた計算機の主な仕様を示す.

実験に用いたアプリケーションは *N*×*N* 画素の 2次 元画像に対する *K*×*K* 近傍ガウスフィルタ<sup>17)</sup> である. 実装は, FP を主体とする典型的なものとし, RGB 各 8 ビット精度のカラー画像入出力に対して RGB 各 32 ビット精度浮動小数点で演算する仕様とした.

また,本アプリケーションは1次元2パスフィル タになっていて,その浮動小数点演算数Mは $M = 2 \cdot (K \cdot N^2) \cdot 6 = 12KN^2$ である.

4.2 提案手法による高速化の効果

提案手法の適用効果を確認するために,移動可能命 令を段階的に移動させた.これにより,FP プログラ ムのスロット F は段階的に減少し,同時に VP プロ グラムのスロット V は段階的に増加する.手法適用 前は V = 2, F = 63 スロットであり,最大適用時は V = 18, F = 43 スロットであった.

表 5 に, K = 13,  $N = 256 \sim 1024$  のもとで, 提案 手法を段階的に適用したときのプログラムの実行時間 を示す.表中の GPU→CPU 欄は, 結果画像を GPU から CPU へ転送する際に要したデータ転送時間であ る.また, CPU から GPU への画像データ転送を含 むフィルタ実行時間を t, 総実行時間を T, 手法適用 前 (F = 63)の t および T をそれぞれ  $t_o$  および  $T_o$ , 手法適用前後の実行時間比をそれぞれ  $t/t_o$  およ び $T/T_o$ , 浮動小数点演算速度 S = M/t として記す. なお,時間の単位はミリ秒である.

表5のFilter欄から,提案手法によりGPU処理時間を短縮できていることが分かる.しかし,Total欄より,GPUからCPUへのデータ転送時間を含む実行時間Tはさほど短縮できていない.これは,GPUでのフィルタ処理の実行時間に比べて結果画像をCPUへ転送するためのデータ転送時間が長いためである.

GPUから CPU への転送速度が遅い理由は,使用 した GPU の特性<sup>10)</sup>にあると考えられる.この問題 は,GPUから CPU への転送速度が AGP8X に比べ て高速(最大4GB/秒)である,PCI Express 16X 規 格用の GPU では軽減されると考えられる.

また,手法適用による,FP プログラムのスロット の削減が GPU プログラムの実行速度に与える影響も, 表5の Filter 欄には示されており,提案手法適用によ り,F の減少とともに処理が高速になっていることが 分かる.したがって,FP の命令数の減少による影響 よりも,VP の命令数と VP から FP へ出力するデー 夕数の増加による影響は小さいと考えられる.

削減した FP プログラムのスロットと速度向上効果 についての特性は表 5 の Filter 欄 ( $t/t_o$ ) に示されて おり, F と t/to 比には直線的な関係がある.これは, 本手法により FP プログラムから削除される命令はす べてテクスチャサンプラ機能に関する命令以外である ため,命令実行時にビデオメモリにアクセスすること がなく,1命令あたりの実行時間がほぼ一定であった ためと考えられる.また,すべての移動可能な命令を 移動したとき,適用前と比べて N = 256 の場合に 53%, N = 512~1024 の場合に 58~59% の実行時 間に短縮できている.どちらも,Fの削減にともな う改善効果が表れているが,Fの削減(43/63スロッ ト = 68%)と比べて効果が高い.この原因としては, FP プログラムの命令削除により, FP プログラム中 のテクスチャ・アクセス命令の実行間隔が短縮された ことにより,各 PE からのテクスチャ・アクセス順序 に変化が生じハードウェアが効率的に動作した可能性 が考えられる.

提案手法により, VP へ命令を移動しすぎた場合に は, VP が性能ボトルネックになる可能性が考えられ るが, VP と FP では実行回数が違うため,命令移動 による実行時間の変化にも違いがある.

2.3 節の実装手法では,1つの  $N \times N$  画素の四角形 の塗りつぶし処理に対して,VP は頂点数4回,FP は 四角形の画素数  $N^2$  回の処理を実行することになり, VP の実行回数は,FP の実行回数に比べて少ない.

VP および FP がそれぞれの PE で並列に処理を分

#### 情報処理学会論文誌:コンピューティングシステム

Aug. 2005

V ( al st )	E(-1, i)	N	Filter		GPU→CPU	Т	otal	G ( GEL ODG )
V (SIOU)	r (slot)	11	<i>t</i> ( ms )	$t/t_o$ ( $\%$ )	( ms )	$T \pmod{1}$	$T/T_o$ ( $\%$ )	S(GrLOPS)
		256	1.1	100	2.0	3.4	100	9.7
0	62	512	4.7	100	5.3	10.4	100	8.7
2	2 03	768	10.5	100	11.9	23.0	100	8.7
		1024	18.7	100	21.0	40.6	100	8.8
		256	0.7	71	2.0	3.0	90	13.7
C	50	512	3.5	74	5.3	9.1	88	11.7
0	50	768	7.8	74	11.9	20.2	88	11.8
		1024	13.8	74	21.0	35.7	88	11.9
		256	0.7	69	2.0	3.0	89	14.1
7	40	512	3.4	72	5.3	9.0	87	12.0
1	49	768	7.6	72	11.9	20.1	87	12.1
		1024	16.5	72	21.0	35.4	87	12.1
		256	0.7	66	2.0	3.0	89	14.6
10	18	512	3.3	70	5.3	8.9	86	12.4
10	40	768	7.4	70	11.9	19.9	86	12.5
		1024	13.2	70	21.0	35.1	86	12.4
		256	0.7	64	2.0	2.9	88	15.1
11	47	512	3.2	68	5.3	8.8	85	12.7
11	47	768	7.1	68	11.9	19.6	85	12.9
		1024	12.7	68	21.0	34.7	86	12.9
		256	0.7	62	2.0	2.9	87	15.7
14	46	512	3.1	66	5.3	8.8	84	13.1
14	40	768	7.0	66	11.9	19.5	85	13.2
		1024	12.4	66	21.0	34.3	84	13.2
		256	0.6	60	2.0	2.8	85	16.1
16	45	512	3.0	64	5.3	8.7	83	13.5
10	40	768	6.7	64	11.9	19.2	84	13.7
		1024	11.9	64	21.0	33.9	84	13.7
		256	0.6	53	2.0	2.8	84	18.4
18	43	512	2.8	59	5.3	8.4	81	14.8
10	40	768	6.1	58	11.9	18.6	81	15.1
		1024	10.9	58	21.0	32.9	81	15.0

表 5  $K \times K$  近傍ガウスフィルタの実行時間 (K = 13) Table 5 Execution time for  $K \times K$  neighborhood Gaussian filter, where K = 13.

担することを考慮し,本実験の条件(頂点数4,VPの PE数6,画素数 $N = 256 \sim 1024$ ,FPのPE数12) により実行回数比を求めると,FPはVPの $2^{13} \sim 2^{17}$ 倍の実行回数となる.

したがって, VP に相当な数の命令を移動したこと により VP が性能ボトルネックになる可能性は小さく, FP プログラムのスロットの削減が,全体の実行時間 短縮に大きく影響する,と考えられる.

4.3 様々な問題に対する提案手法の適用評価

様々な問題に対して提案手法を適用できるか否かを 確認するために,4種類のカーネル(2次元畳込み演 算,1次元畳込み演算,整列,総和)をFPに実装し, 提案手法を適用した(表6).ここで,表中のdはカー ネルが読み出すデータの数である.残りの記号につい ては,表を参照されたい.

また,表7に,流体シミュレーションの GPU プ ログラム<sup>18)</sup>に適用した結果を示す.表中の横線(--) は,カーネルにおいて未実装部分のスロット数,およ

表 6 FP 実装カーネルから移動可能な命令の数 Table 6 Number of movable instructions.

Kernel	d	$V_0$	$P_0$	V	P	$P/P_0$ ( $\%$ )
2D convolution	9	2	55	40	47	85
1D convolution	13	2	63	23	44	70
Sort	5	2	40	14	40	100
Sum	4	2	16	9	9	56
Va:手法適用前の VP プログラムのスロット数						

P0: 手法適用前の FP プログラムのスロット数 V: 手法適用後の FP プログラムのスロット数 P: 手法適用後の FP プログラムのスロット数 P/P0: 手法適用後の FP プログラムのスロット数

# び何らかの理由で手法を適用できない箇所を表す.

この GPU プログラムは,13 個のカーネルで構成 されていて,これらのカーネルはシミュレーションの 大部分を FP に実装している.なお,本来の実装では VP プログラムは存在しないが,評価のために,FP へ最低限の情報を伝達するだけの VP プログラムを追 加した(図2参照). 表 7 流体シミュレータ<sup>18)</sup> のカーネルから移動可能な命令の数 Table 7 Number of instructions movable from kernel programs in fluid simulator <sup>18)</sup>.

Kernel	$V_0$	$P_0$	V	P	$P/P_0$ ( $\%$ )
Clear	_	2	2	2	100
Copy	_	2	2	2	100
Add		6	2	6	100
Splat		9	2	9	100
Vortex		16	2	16	100
Scroll		11	8	4	37
Scroll2		11	8	4	37
Advect		34	2	34	100
Divergence	_	17	10	9	53
Jacobi		21	10	13	62
Subgradient	_	19	10	11	58
Display		41	10	33	80
ActuallyRender		1	2	1	100

表 8 シェーダプログラムから移動可能な命令の数

Table $8$	Number	of	instructions	$_{\mathrm{in}}$	$\operatorname{shader}$	programs.
-----------	--------	----	--------------	------------------	-------------------------	-----------

Shader	$V_0$	$P_0$	V	P	$P/P_0$ ( $\%$ )
Ambient shading	6		6		_
Diffuse shader	9		9		
Lambertial diffuse shader	12		12	—	
Phon-blinn	25		25	—	
Multitexture shader	8	3	8	3	100
Shilhouette shader	20		20	—	
Toon shader	28	9	28	9	100
Dot-3 bump mapping	19	3	19	3	100
Fresnel shader	20	_	20		

さらに,表8に,GPU本来の使い方として,3次 元グラフィクスの陰影付け(シェーダ)プログラムに 対して適用した結果を示す.

表 6 および表 7 では,多くのものに手法適用によ る FP プログラムのスロット削減効果がある.手法適 用前後の FP のスロット数比 *P*/*P*<sub>0</sub> が最小のものは 37% である.移動できた命令の大半は,テクスチャ データへアクセスする際のアドレス計算に関する命令 であった.一方,適用効果がない(*P*/*P*<sub>0</sub> = 100)理 由は,以下のように分類できた.

- N1: FP プログラムがない,もしくは非常に短い (Clear, Copy, Add).
- N2:コンパイラが生成するコードの並びにより,
  手法適用が阻害されている(Sort).
- N3:その他 (Vortex, Addvect, ActuallyRender).

表8 では,手法により改善できたプログラムはまったくない.これらは,すべて上記 N1 に該当する.

5. 関連研究

GPU 実装プログラムの性能改善については従来か

ら多くの提案がある.それらは,性能ボトルネック部 分の処理を簡略化するものや,GPU での処理の一部 を CPU が負担することにより処理時間の短縮を達成 している<sup>1)</sup>.

GPUを使用したゲームに代表される3次元グラフィ クスアプリケーションの高速化に関しては,いくつか の手法が知られている.

- VP が性能ボトルネックの場合
  - 描画する物体を省略する.
  - 形状モデルを簡略化しポリゴン数を減らす.
- FP が性能ボトルネックの場合
  - スクリーン解像度を低下させ,描画画素を減
    らす.
  - 使用テクスチャを減らす.

これらの高速化手法は,人間の眼を対象とするグラ フィクスアプリケーションに対しては有効である.し かし,描画精度が低下するため,入出力仕様が変わっ てしまい,汎用計算では適当な方法ではない.

CPUとGPU間の入出力仕様を変更することなく 性能を向上する研究は,我々の知る限り,文献9)の みである.この研究では,行列積のデータアクセス方 法に着目し実装設計変更により性能を向上させるが, 行列積演算に特化している.一方,提案手法は,任意 のGPUプログラムを性能向上の対象としている.

既存の性能改善技術や研究は,コンパイル前のプロ グラム設計変更による改善と,コンパイル時の VP ま たは FP のいずれか一方のプログラムの範囲のコンパ イラによる最適化である.提案手法は,コンパイル後 の VP および FP の両方のプログラムを対象として性 能向上を図る.

提案手法は,大域的な命令レベルの最適化手法と命 令スケジューリング手法の両方の効果をあわせ持つ. FPのPEによる処理をループと見なせば,ループ外 で実行できる,ループ不変(Loop invariant),相対 定数(Relative constant)をループの外へ移動するこ とで,ループ内の計算量を削減し高速化する,命令の 移動 (Code motion)<sup>19)</sup> であり, VP から受け取る値 を帰納変数と見なせば,その値に関する演算(3.2節, 条件 C3 で,線形演算に限られている)命令への手 法適用は帰納変数 (Induction variable) の強さ軽減 (Strength reduction)<sup>19)</sup> と同じ計算量の削減効果も 持つ.そして, VP での処理は FP の各 PE での処理 以前に実行される共通の処理であるため,共通部分の 削除 (Common subexpression elimination)<sup>19)</sup> と同 じ計算量の削減効果がある.いずれの命令レベルの最 適化手法も,計算量削減により高速化が期待できるが, 本手法では,命令の移動にともなって,パイプライン 前後のプロセッサで負荷が移動するため,FPの計算 量削減により高速化を達成するためには,FPがVP より高負荷である場合に限られる点で異なる.また, パイプライン前後の命令スケジューリングと見なすこ ともできるが,通常パイプラインの後段のFPのPE 数は VPのPE 数より多いため,FPから VPへの命 令移動が全体の計算量の削減効果がある点で既存手法 とは異なる.

さらに,本手法には,FP プログラムから命令が減 ることで,FP で使用されるレジスタが減少すること と,GPU の内部レジスタがベクトルレジスタである こと(複数のスカラ要素を1命令で扱うことができ る)により,命令の移動にともなう,2次的な命令の 削減ができる可能性がある.

6. ま と め

本稿では, GPU プログラムの高速化を目的として, FP における命令の一部を VP へ移動する手法につい て述べた.提案手法は, CPU と GPU 間の入出力仕 様を変更しない点,および問題の実装後に適用すると いう点において従来手法<sup>5),7),9)</sup> と異なる.

また,アセンブリ言語プログラムを対象としており, 以下の3つの利点がある.

- VP および FP プログラムの両方を対象にするため,一方を対象とする最適化では改善できない点に対応できる可能性がある.
- アセンブリ言語プログラムを対象にするため,既 存手法によるプログラム開発終了後に適用できる.
- CPUとGPUプログラムとの入出力仕様を変更しないのでCPUプログラムを変更する必要がない。

実験では, K×K 近傍ガウスフィルタに対し,提案 手法の効果が高いことおよび FP プログラムのスロッ ト削減と速度向上効果の特性を確認できた.また,提 案手法の改善効果は, FP から移動する命令の数に依 存しており対象プログラムによっては効果がない場合 があった.さらに,命令を移動することにより, VP および FP の計算資源(レジスタとスロット)を消費 するため,移動できる命令の数には制約がある.

しかし, FP が SIMD である点に着目し, FP を主体として実装したプログラムでは, テクスチャデータへのアクセスが多く含まれており, その際のアドレス計算に関する命令は移動できることが多いため,手法適用の効果が期待できるプログラムは多い.

以下は今後の課題である.

(1) 演算精度の検証. VP および FP の設計思想は

互いに異なるため,各々の演算精度が異なる可 能性がある.この場合,FPの命令をVPへ移 動することで処理結果が変わる可能性があり, この検証が必要である.また,GPUの演算精 度は,プログラミング時に指定した変数の型よ りも低い可能性もある<sup>20)</sup>.

- (2) 実装の異なる GPU に対する手法適用の検証. 前述のように, GPU の内部はブラックボックス 的な要素がある.手法適用前後で処理結果が同 じであるか否かの検証は,実装の異なる GPU に対しても必要である.
- (3) 多様な GPU プログラムに対する提案手法の 検証.
- (4) 本提案手法に基づく GPU プログラム高速化処 理系の開発.
- (5) 新しい GPU の仕様(VP からテクスチャデー タヘアクセスできる,あるいは FP プログラム 内で分岐命令が使えるなど)に対しても有効な 手法への発展.また,FPよりも VP が高負荷 である場合に対する対応.

謝辞 本研究のは一部,科学研究費補助金基盤研究 (B)(2)(16300006)および特定領域研究(16035209) の補助による.多くの有益なコメントをいただいた査 読者の方々に深く感謝いたします.

# 参考文献

- Fernando, R., Harris, M., Wloka, M. and Zeller, C.: Programming Graphics Hardware, *EUROGRAPHICS 2004 Tutorial Note* (2004). http://download.nvidia.com/developer/ presentations/2004/Eurographics/ EG\_04\_TutorialNotes.pdf
- 2) Lengyel, J., Reichert, M., Donald, B.R. and Greenberg, D.P.: Real-Time Robot Motion Planning Using Rasterizing Computer Graphics Hardware, *Proc. SIGGRAPH'90*, pp.327– 335 (1990).
- Hoff, K.E., Culver, T., Keyser, J., Lin, M. and Manocha, D.: Fast Computation of Generalized Voronoi Diagrams Using Computer Graphics Hardware, *Proc. SIGGRAPH'99*, pp.277–286 (1999).
- 4) Takizawa, H. and Kobayashi, H.: Multi-grain Parallel Processing of Data-Clustering on Programmable Graphics Hardware, *Proc. 2nd Int'l* Symp. Parallel and Distributed Processing and Applications (ISPA'04), pp.16–27 (2004).
- 5) Harris, M.J., Coombe, G., Scheuermann, T. and Lastra, A.: Physically-Based Visual Sim-

ulation on Graphics Hardware, *Proc. SIG-GRAPH/EUROGRAPHICS Workshop Graphics Hardware (GH'02)*, pp.109–118 (2002).

- Li, W., Wei, X. and Kaufman, A.: Implementing lattice Boltzmann computation on graphics hardware, *The Visual Computer*, Vol.19, No.7/8, pp.444–456 (2003).
- Larsen, E.S. and McAllister, D.: Fast Matrix Multiplies using Graphics Hardware, *Proc. High Performance Networking and Computing Conf.* (SC'01) (2001).
- 8) Bolz, J., Farmer, I., Grinspun, E. and Schröder, P.: Sparse Matrix Solvers on the GPU: Conjugate Gradients and Multigrid, *ACM Trans. Graphics*, Vol.22, No.3, pp.917– 924 (2003).
- 9) Fatahalian, K., Sugerman, J. and Hanrahan, P.: Understanding the Efficiency of GPU Algorithms for Matrix-Matrix Multiplication, *Proc. SIGGRAPH/EUROGRAPHICS Work*shop Graphics Hardware (GH'04), pp.133–137 (2004).
- 10) 森眞一郎, 篠本雄基, 五島正裕, 中島康彦, 富田 眞治: 汎用グラフィクスカード上での簡易シミュ レーションと可視化, 電子情報通信学会技術研究 報告, CPSY2004-24, pp.25-30 (2004).
- DirectX 9.0 Programmer's Reference (2004). http://www.microsoft.com/japan/msdn/ directx/downloads.asp
- 12) DirectX 9.0 日本語ドキュメント (2004). http://www.microsoft.com/downloads/ search.aspx?displaylang=ja&categoryid=2
- 13) Akenine-Möller, T. and Haines, E. (Eds.): *Real-Time Rendering*, AK Peters, Ltd., 2nd edition, chapter 11.4.5 (2002).
- 14) Hennessy, J.L. and Patterson, D.A. (Eds.): Computer Architecture: A Quantitative Approach, 2nd edition, Morgan Kaufmann Publishers (1996).
- 15) Foley, J.D., van Dam, A., Feiner, S.K. and Hughes, J.F. (Eds.): *Computer Graphics: Principles and Practice in C*, 2nd edition, Addison-Wesley (1995).
- 16) Khailany, B., Dally, W.J., Kapasi, U.J., Mattson, P., Namkoong, J., Owens, J.D., Towles, B., Chang, A. and Rixner, S.: Imagine: Media Processing With Streams, *IEEE Micro*, Vol.21, No.2, pp.35–46 (2001).
- 17) 田村秀行 (編): コンピュータ画像処理, オーム 社 (2002).

- 18) Palmar, V.: Navier-Stokes Fluid Simulator. http://www.strangebunny.com/ techdemo\_stokes.php
- 19) Aho, A.V., Sethi, R. and Ullman, J.D.: Compilers: Principles, Techniques and Tools, Addison-Wesley (1986).
- 20) Hillesland, K.E. and Lastra, A.: GPU Floating Point Paranoia, Proc. 1st ACM Workshop General-Purpose Computing on Graphics Processors (GP<sup>2</sup> '04), p.C-8 (2004).

(平成 17 年 1 月 24 日受付)(平成 17 年 5 月 10 日採録)



池田 孝利(学生会員)
 平成元年大阪大学基礎工学部生物
 工学科卒業.現在,同大学大学院情
 報科学研究科博士課程在学中.並列
 処理全般に興味を持つ.



伊野 文彦(正会員) 平成10年大阪大学基礎工学部情 報工学科卒業.平成12年同大学大 学院基礎工学研究科修士課程修了. 平成14年同大学院同研究科博士課 程中退.同年同大学助手.博士(情

報科学). 平成 15 年国際会議 HiPC'03 最優秀論文賞, 平成 16 年先進的計算基盤システムシンポジウム SAC-SIS'04 最優秀論文賞受賞.並列計算機の応用およびソ フトウェア開発環境に関する研究に従事.



萩原 兼一(正会員)

昭和 49 年大阪大学基礎工学部情 報工学科卒業.昭和 54 年同大学大 学院基礎工学研究科博士課程修了. 工学博士.同大学助手,講師,助教 授を経て,平成5年奈良先端科学技

術大学院大学教授.平成6年より大阪大学教授.平成4~5年文部省在外研究員(米国メリーランド大学). 平成15年国際会議HiPC'03最優秀論文賞,平成16年先進的計算基盤システムシンポジウムSACSIS'04 最優秀論文賞受賞.現在,並列処理の基礎および応用 に興味を持っている.