ビット分割構成による レジスタファイルのサイズおよびポート数削減手法

近藤正章[†] 中村 宏[†]

動的命令スケジューリング,多命令同時発行を行うプロセッサにおいては,大容量・多ポートのレジスタファイルが必要不可欠である.近年では,さらなる高性能化のためにレジスタサイズやポート 数が増加傾向にある.しかし,これはレジスタアクセス時間や消費電力の増大といった問題を引き起 こす.そこで,本論文ではレジスタファイルサイズ,およびポート数の削減を目的として,ビット分 割レジスタファイルを提案する.提案するレジスタ構成を用いることで,小容量かつ少ないポート数 であっても高性能が達成できる.本論文は,ビット分割レジスタファイルのためのマイクロアーキテ クチャの拡張について述べ,性能および消費エネルギーの評価を行う.評価結果より,提案するレジ スタファイルを用いることで,従来のプロセッサに比べ,同程度の IPC を達成しつつ,サイズおよ びポート数を大きく削減できることが分かった.

Reducing Register Port and Size Requirements by Bit-partitioning

MASAAKI KONDO[†] and HIROSHI NAKAMURA[†]

A large multi-ported register file is indispensable for exploiting instruction level parallelism in recent dynamically scheduled superscalar processors. However, such a large register file causes problems of long access delay and huge power consumption. To tackle these problems, in this paper, we propose a *Bit-Partitioned Register File* to reduce required register file size and the number of ports. We show the basic idea and mechanism of proposed register file and evaluation results on performance and power consumption. Evaluation results reveal that the proposed register file achieves higher IPC even in small register file with less number of ports.

1. はじめに

動的命令スケジューリング・多命令同時発行を行う マイクロプロセッサでは,命令レベル並列性(ILP)を 活用するために,大容量かつ多ポートのレジスタファ イルが必須である.近年では,さらなる ILP 活用の ために,命令ウィンドウサイズや同時発行命令数を増 加させる傾向にあるが,それにともないレジスタファ イルのサイズ・ポート数も増加している.しかし,こ のレジスタファイルの大容量・多ポート化は,アクセ ス時間や消費電力の増大という問題を引き起こす.

この問題への対処を目的として,アクセスすべきレ ジスタのサイズ・ポート数を削減するための手法がこ れまでにも多く提案されている.たとえば,要求され るサイズ削減のために,物理レジスタファイルの割当 てを遅らせる手法^{1),2)}や,同じ値を持つオペランド を1つのレジスタエントリで共有化する手法^{3),4)},階 層化レジスタファイル^{5),6)} などが提案されている.また,ポート数を削減するものとしては,マルチバンク化^{5),7)} などがよく知られる手法である.

我々は,必要とするレジスタファイルサイズを削減 することを目的として,ビット分割レジスタファイル (Bit-Partitioned Register file: BPRF)と呼ぶレジ スタファイル構成を提案している^{8),9)}.BPRFは,多 くのレジスタオペランドがデータパスの全ビット幅分 を必要としていないという事実に基づき,レジスタ ファイルをビット方向に分割し,ビット幅は小さくな るがエントリ数を増やすことで,レジスタの記憶領域 の有効活用を狙うものである.

従来のプロセッサでは,有効ビット幅が小さなデー タに対しても,フルビット幅のレジスタエントリを割 り当てるため,それらのエントリの上位ビット部分は 無駄に使われていた.一方,BPRFでは有効ビット幅 が分割後のレジスタのビット幅よりも小さなオペラン ドに対しては1エントリのみを,また有効ビット幅が 大きなオペランドに対しては複数エントリを割り当て ることでデータの記憶を行う.これにより,有効ビッ

[†] 東京大学先端科学技術研究センター

Research Center for Advanced Science and Technology, The University of Tokyo



図1 BPRFの概要 Fig.1 An overview of BPRF.

ト幅の小さいデータが多い場合,従来構成のレジスタ ファイルに比べて同容量でもより多くのオペランドを 保存することが可能となり,高い IPC 性能を達成で きる.また逆に,同じ IPC 性能を得るためのレジス タ容量を削減することができるとも考えられるため, 結果としてレジスタアクセス時間や消費電力の削減効 果も期待できる.

以前の BPRF 手法ではレジスタファイルサイズは 削減できるが,必要なポート数は従来のレジスタファ イルと同様であった.本論文では BPRF を拡張し,サ イズだけでなく,ポート数も同時に削減するための手 法,およびマイクロアーキテクチャを提案する.

本論文の構成は以下のとおりである.次章において BPRF のアイデアについて述べ,3章で BPRF を実 現するためのマイクロアーキテクチャの拡張を示す. 4章では性能評価環境,および評価条件について説明 し,5章で評価結果を示す.6章で関連研究を述べ,7 章でまとめと今後の課題について述べる.

2. ビット分割レジスタファイル

図1にBPRFの概要を示す.図は,64ビットデー タ幅,80エントリの従来のレジスタファイルを,ビッ ト方向に2分割した場合を示している.本論文では, 分割されたレジスタファイルの各ブロックをバンクと 呼び,オペランドの64ビットワードを2つに分割した 場合の各部分をサプワードと呼ぶ.ここで,ビット方 向に分割しても,分割後の各バンクのエントリ数は80 で変わらず,両バンク合計で160エントリとなる(図 では説明のために,エントリの番号をP0からP159 までの通し番号で表している).したがって,従来の レジスタに比べ,同じ記憶容量のもとでエントリ数が 増えることになる. BPRF では,オペランドの有効ビット幅に合わせ て必要なエントリだけを割り当てることで,レジスタ ファイルの記憶領域を有効に利用できる.一方で,64 ビットデータも複数エントリを用いて記憶できるため, プロセッサの論理的な動作には影響を与えない.

BPRFの基本的なアイデアを、図1のレジスタアク セスの様子を用いて述べる.図において,アーキテク チャレジスタ R4 のオペランドの値は有効ビット幅が 大きく,上位および下位サブワードともに有効な値を 持ち, R8 のオペランドの値は有効ビット幅が小さく, 下位サブワードのみに有効な値を持つものとする.従 来のレジスタファイルでは,アーキテクチャレジスタ R4 が物理レジスタ P1 に割り当てられ, R8 が P3 に 割り当てられている.ここで, R8 のオペランドは有 効ビット幅が小さく,上位サブワードがすべて0であ るにもかかわらず,64 ビット幅のエントリが割り当て られる.そのため, R4 と R8 の両オペランドを保存 するためには,128ビット分の記憶領域が必要となる. 一方, BPRF では, アーキテクチャレジスタ R4 は物 理レジスタバンク0のP1,およびバンク1のP82に 割り当てられ, R8 はバンク0の P3 のみに割り当て られている.したがって,両オペランドを記憶するた めのレジスタ記憶領域は 96 ビットとなる.このよう に, BPRF では同じオペランドを保存する場合の必 要とされるレジスタ記憶領域を小さくすることができ る.なお,上位ビットがすべて"1"である場合も有効 ビット幅が小さいと考えることができるが,本論文で は以降,"0"の場合のみを対象とする.

さらに,上記の例において,アーキテクチャレジス タR8をアクセスする場合,パンク1をアクセスする 必要はない.したがって,有効ビット幅の小さなオペ ランドが多い場合,必要なレジスタファイルの入出力

Fetch	Decode	Rename	Queue				
			Issue	Register Read	Execute	Writeback	Commit

図 3 従来型プロセッサのパイプライン Fig.3 Pipeline of a conventional processor.



図 2 従来型プロセッサのブロック図 Fig. 2 Block diagram of a conventional processor.

バンド幅を小さく抑えることが可能となる.この事実 は, BPRF では各バンクのレジスタファイルのポート 数をある程度削減しても十分な性能を得ることができ ることを意味する.

ここで,BPRF においてバンク0とバンク1にオ ペランドをバランス良く割り当てるために,各演算命 令,あるいはロード命令のデスティネーションレジス タごとに,上位サプワードと下位サプワードに割り当 てるバンクを変更する.この目的で,Least Significant Bank Pointer: LSBP と呼ぶフラグを新たに導入す る.LSBPは,オペランドごとに,どのバンクがオペ ランドの下位サプワードに割り当てられているかを示 すものである.

3. マイクロアーキテクチャ

本章では, BPRFのアイデアを実装するためのマイ クロアーキテクチャを提案する.以前の BPRFのマイ クロアーキテクチャ^{8),9)}では,レジスタアクセスと同 時にオペランドの有効ビット幅チェックを行い,アク セス後にオペランドの再構築をしていたため,実際に はアクセスする必要のなかったバンクに対しても投機 的にアクセスしなければならず,必要とされるポート 数は従来のレジスタファイルと同様であった.本章で は,その点を改良し,ポート数も削減可能なマイクロ アーキテクチャの実装について述べる.なお,前提と するマイクロアーキテクチャとしては Alpha21264¹⁰⁾ や MIPS R10000¹¹⁾の構成をベースとし,物理レジス タ構成方式は merged architectural and rename register file 方式¹²⁾ である.また,レジスタリネーミン グの機構としては,RAM ベースのリネーミング機構 を仮定する.

3.1 従来型プロセッサ

3.1.1 パイプラインおよび各機構

図2,図3に,従来型プロセッサのブロック図,お よびパイプラインを示す.以下,このプロセッサの動 作について簡単に説明する.

まず, Fetch, Decode された命令のソースレジスタ ID は, Rename ステージにおいて, map-table を参 照することで物理レジスタ ID に変換される.また, それと同時にその命令のデスティネーションレジスタ として新しい物理レジスタエントリが free-pool から 割り当てられる.free-pool から取得された物理レジ スタ ID は, デスティネーションレジスタ ID に対応 する map-table エントリに登録される.

また,各命令の Commit を命令順序どおりに行う ため,Rename ステージではすべての命令の情報が reorder-buffer に命令順序どおりに記憶される.この 際,命令のデスティネーションレジスタ ID と,それ 以前にその ID に割り当てられていた物理レジスタ ID が reorder-buffer に登録される.命令が Commit さ れる際には,reorder-buffer の該当エントリに登録さ れていた物理レジスタエントリが解放され free-pool に戻される.

各命令は, Rename ステージで得られたソース・デ スティネーション物理レジスタ番号とともに, Queue ステージで命令キュー(instruction queue)に登録さ れる.この際, レジスタエントリの状態が保持されて いる state-table がアクセスされ, その時点でのオペラ ンドのアクセス可否の情報も命令キューに登録される.

キューに登録された命令は, すべてのオペランド が揃い次第, 発行(*Issue*)される.発行された命令 は, レジスタの読み込み(*Register Read*)が行われ, ALUにおいて演算が実行される(*Execute*).演算結 果は Writeback ステージでレジスタに書き込まれる.



図 4 BPRF 用の拡張を行ったプロック図 Fig. 4 Block diagram with BPRF extension.



図 5 物理レジスタ番号フィールドの拡張 Fig. 5 Extension for physical register ID field.

3.2 BPRF の拡張

3.2.1 概 要

図4 に, BPRFの拡張を行った場合のプロセッサ のブロック図を示す.図は,従来のレジスタファイル を2バンクに分割した場合のプロック図である.以降 では2バンク構成の場合を前提として説明する.

本拡張では, Rename ステージにおいて, 各命令の デスティネーションレジスタに対し, 2 パンク分の物 理レジスタエントリを割り当てる.これは, Rename ステージでは, その命令のオペランドの有効ビット幅 が分からないためである.map-table や命令キューな ど,物理レジスタ番号を保存するためのフィールドは, 図5のように 2 パンク分の ID が保存できるように拡 張される.*PRegID_n*は, それぞれバンク *n* 用の物 理レジスタ ID である.また, どちらのパンクが下位 ビットであるかを示す LSBP も追加される.さらに, free-pool もパンクごとに設けられる.上位/下位サブ ワードへのパンクの割当ては, ラウンドロビン方式で 行うものとする.

0-detect 機構は,演算結果の有効ビット幅を判定す るためのものであり,各サプワードごとにそのビット がすべて0かどうかを判定する.すべて0であった場 合はそのサプワードに割り当てられていた物理レジス タエントリを Writeback ステージで解放し,その情 報を state-table に登録する.

ー般的に物理レジスタエントリの解放は,その物 理レジスタと結びつけられたアーキテクチャレジス



図 6 レジスタから ALU へのデータパス Fig. 6 Data-path from Register to ALU.

タ ID をデスティネーションレジスタに持つ次の命令 が Commit した時点で行われる.ここで,本拡張の ように物理レジスタのエントリを早い段階で解放する ことを Early Register Deallocation (ERD)と呼ぶ. ERD によりそのレジスタエントリを別の命令のデス ティネーションレジスタとして用いることができるた め,レジスタの使用効率が向上し,結果として小容量 のレジスタサイズでも高性能を達成することができる. この ERD に関するマイクロアーキテクチャ的な拡張 については 3.2.3 項で述べる.

3.2.2 レジスタアクセス

図 6 にレジスタから ALU へのデータパスを示す. 64-bit プロセッサの場合, 図中の各データ線は 32 ビッ ト幅となる.

2 章で述べたように, BPRF では読み出すオペラ ンドが 64 ビット幅である場合, バンク 0 とバンク 1

Fetch	Decode	Rename	Queue					
			Issue	Arbitrate	Register Read	Execute	Writeback	Commit
図 7 BPBF のパイプライン								

Fig. 7 Pipeline with BPRF extension.

の両方からデータを読み出すが,32 ビット幅の場合, 片方のバンクからのみデータの読み出しを行う.その 際に,他方のバンクのポートを,他のオペランドの読 み出しのために用いることで,ポートの使用効率が向 上する.このために,図4 や図6 に示す Arbiter 機 構を設け,各オペランドがどのポートを使用してレジ スタをアクセスすべきかの調停を行う.なお,図3 に 示す従来のパイプラインでは,Issue ステージの直後 にレジスタの読み込み(Register Read)が行われる が,Issue ステージはクリティカルパスになりやすく, Issue ステージでポートの調停を行ったうえで命令を 発行するのは現実的でない.そこで,BPRF ではパイ プラインステージを拡張し,図7 に示すようにポー トの調停を行う Arbitrate ステージを追加する.

Arbitrate ステージでは, state-table を参照し, ア クセスすべきエントリが ERD により解放されている かどうかのチェックを行い, レジスタアクセスの際の ポートの割当て制御を行う.それと同時に, レジスタ・ ALU 間にあるスイッチのためのコントロール信号を 生成する.読み出しオペランドのエントリが解放され ていた場合,そのエントリの読み出しは行わずに,す べて0の値(図6中の*all-zero*のライン)を選択す るように制御を行う.さら LSBP に依存した上位/下 位サブワードの入れ替えも行われる.

なお,Arbitrateステージは,マルチバンク化レジ スタファイルの実装においても必要であり⁷⁾,BPRF におけるポート調停や,競合が生じた場合の制御など はマルチバンクのレジスタ制御の延長として実装可能 であると考えられる.また,レジスタ・ALU間のオ ペランドのスイッチング制御については,上位/下位 サプワードの入替え,およびall-zeroを選択するため のスイッチングが追加で必要となるが,その他は文献 7)と同様の回路で実現可能である.

3.2.3 Early Register Deallocation

これまでにも, ERD を用いたレジスタ使用効率の 改善手法に関する提案が行われている^{4),13),14)}.本項 では, BPRF における ERD 実装方法について述べる.

ERD によりレジスタのエントリを Commit 時より 早い段階で解放するためには, map-table, reorderbuffer,命令キュー,state-tableの当該レジスタエン トリを無効化し,その上でfree-poolに解放する物理 レジスタ ID を書き込む必要がある.しかし,それら の各機構に登録されているレジスタエントリを無効化 するのは簡単ではなく,ハードウェアの複雑化や消費 電力増大といった問題が生じる.そこで,本論文では 実際にはそれらの機構のレジスタ情報を無効化せずに, 低コストで ERD を実現する方法を提案する.

まず,低コストの ERD 実装のために,サブワード がすべて0 であった場合に ERD によって解放でき るエントリを,「最も下位のサブワード(すなわちオ ペランドをビット方向に分割した際の最下位ビットを 含むワード)以外のバンクに割り当てられたエント リ」に制限する.ここで,オペランドの最も下位のサ ブワードに割り当てられたエントリを master-entry, それ以外の上位サブワードに割り当てられているエン トリを slave-entry と呼ぶことにする.master-entry は,そのサブワードがすべて0 であっても解放され ることはないため,あるオペランドの生存期間中は master-entry は必ず有効であることが保証される.そ こで,slave-entry がERD により解放されたかどうか を,master-entry に付随する状態として管理すること を考える.

従来のプロセッサでは,物理レジスタの各エントリ の状態を管理するために,その各エントリに対して, 図8に示す4つの状態が定義されており,state-table に記録されている¹²⁾.これに対し,ERDのために状 態遷移を図9のように拡張する.また,slave-entry が有効であるか(すなわちERDにより解放されたか どうか)の状態を示す pair-bit と呼ぶ状態ビットを追 加する.pair-bit は,そのエントリが master-entryの 場合にのみ意味を持つ.なお,pair-bit のビット幅は, Rename ステージにおいて1つのオペランドに割り当 てられる slave-entry の数と同じ,すなわち "合計バン ク数 –1"となる.このビットは,該当する slave-entry が有効であれば(解放されていない場合)0,無効化 された(解放された場合)は1をセットする.

図 9 の状態遷移について簡単に説明する. Free であ る,物理レジスタのエントリが,ある命令のデスティ processor.







Fig. 9 State transition diagram with ERD extension.

ネーションレジスタとして割り当てられた際に,その 状態は Entry-not-valid に移行する.同時に masterentry の pair-bit は 0 に初期化される.命令が実行 され,もし slave-entry が ERD により解放された場 合,その slave-entry 自信の状態は Free となる.一方, master-entry はこの時点で解放されることはないため 状態は Entry-valid に移行する.ここで, slave-entry が解放されたことを示すために,該当する pair-bit ビッ トが 1 にセットされる.

上記の拡張により,map-table,reorder-buffer,命 令キューに登録されているレジスタエントリの状態 は,state-tableを参照することで管理できるようにな る.3.1節で述べたように,Renameステージで論理 レジスタから物理レジスタへの変換が行われる際に, state-table は必ず参照されるため,slave-entry が有 効であるかは state-table に登録されている masterentryの pair-bit を見ることで判断可能である.同様 に,reorder-buffer についても Commit ステージにお いて,state-table を参照することで slave-entry の有 効性が判断でき,二重解放なども防ぐことができる. さらに,命令キューの場合も,前項で述べたように発 行された命令のソースオペランドに対して Arbitrate ステージで state-table を参照しつつ slave-entry の有 効性のチェックを行うために,問題とはならない.こ のように,本拡張では各機構の物理レジスタ ID を無 効化することなく,state-table の状態を参照するこ とで,解放されたエントリの状態を管理することがで きる.

4.評価

4.1 評価環境

BPRF の性能および消費電力を調べるため, SimpleScalar Tool Set¹⁶⁾を用いたサイクルレベルシミュ レーションにより評価を行う.なお 3.2 節で述べたプ ロセッサ構成を評価できるよう, SimpleScalar のマイ クロアーキテクチャを大幅に変更している.また,消 費エネルギーの評価には, Wattch¹⁷⁾を用いる.図4 中の命令キューやレジスタファイルといったメモリ構 成の機構については, Wattch 上のメモリ機構のアク セスあたりの消費電力を算出するモデルを用い,ビッ ト幅,エントリ数,ポート数をパラメータとして与え 算出した . BPRF では , 命令キューなどで各バンクご とにレジスタ ID フィールドが必要になる点を考慮し, 各機構のベースのビット幅に対し,追加すべきレジス タ ID フィールドのビット幅を加えて消費電力を求め た.さらに, free-pool はバンクごとに必要であるた め,バンク分のfree-poolの消費電力を計算している. なお, Arbiter や 0-detect といった組合せ回路の消費 電力については,レジスタファイルや命令キューなど に比べ小さいと考えられるため,本評価では無視する.

評価プログラムは,SPEC CPU2000の整数ベンチ マークのすべてのプログラム,および MediaBench¹⁸⁾ から adpcm, epic,g721,mpeg2(それぞれエンコー ドとデコード)を用いる.コンパイラは,Alpha 用の 命令セットを生成する DEC Cコンパイラを用い,オ プションは "-arch ev6 -fast -O4 -non_shared"であ る.なお,SPEC CPU2000ベンチマークには ref イ ンプットセットを用い,最初の10億命令実行後の200 万命令を評価した.また,mpeg2 エンコード以外の MediaBench のプログラムはプログラム実行の最初か ら最後までを,mpeg2 エンコードは SPEC 同様に最 初の10 億命令実行後の200 万命令を評価した.

4.2 評価の仮定

表1 に評価におけるプロセッサの仮定を示す.評価 では,レジスタのサイズ,およびポート数を変化させ, 従来のレジスタファイルと BPRF を比較する.ポー トの調停のための Arbitrate パイプラインステージを

Data path width	64 bit				
Fetch & Decode					
& Commit width	4				
	Combined bimodal (4K-entry)				
Branch prediction	gshare (4K-entry)				
	selector $(4K-entry)$				
BTB	1,024 sets, 4way				
Mis-Prediction penalty	8 or 9 cycles				
Instruction queue size	integer: 32, load/store: 32				
	floating-point 32				
Issue width	integer: 4, load/store: 2				
	floating-point: 2				
I 1 I Cacho	32 KB, 32 B line, 2way				
LT I-Cacile	1 cycle latency				
I 1 D Cacha	32 KB, 32 B line, 2way				
LI D-Cacile	2 cycle latency				
I 2 unified Casha	$1,024\mathrm{KB},64\mathrm{B}$ line, 8way				
L2 unnied Cache	10 cycle latency				
Memory latency	80 cycle				
Bus width	16 B				
Bus clock	1/4 of processor core				

表 1 評価における仮定 Table 1 Processor configuration.

追加する場合,分岐予測ミスペナルティが1サイクル 延びると仮定して評価を行った.なお,すべての演算 器,およびロードストアユニットが同時にレジスタア クセスをした場合に必要となる整数レジスタファイル のポート数は,リードが12ポート,ライトが6ポー トである.

また,0-detect は ALU の演算結果だけでなく, ロード命令のオペランドにも適用するものとして評価を 行う.

5. 評価結果

- 5.1 性 能
- レジスタサイズの評価

まず,従来型のレジスタファイルおよび BPRF に おいて,レジスタファイルサイズが性能に与える影響 を調べるために,図10にレジスタファイルサイズを 変化させた場合の,評価に用いた全プログラムの平均 IPCを示す.図中の Normal は従来型のプロセッサ を表し,2-bank,4-bank は,BPRF においてそれぞ れ何バンクに分割したかを表している.また,横軸の レジスタファイルサイズは,各バンクのエントリ数で ある.なお,ポートに数ついては,12リード/6ライ ポートを仮定し,コンフリクトが生じない条件で評価



Fig. 10 Average IPC.

を行った

図 10 の結果より, すべての場合で, レジスタサイ ズが増加するにつれて IPC が向上しているのが分か る.これは, レジスタエントリが多い場合, 命令キュー において発行するべき候補の命令数が増え, より ILP が活用できるためである. レジスタサイズが十分で ないと, Rename ステージにおいて free-pool からデ スティネーションレジスタに割り当てるべきエントリ がなくなり, 割当て可能なエントリが確保できるまで Queue ステージ以前のパイプラインをストールさせ なければならない. その結果, 少ないレジスタエント リでは ILP が十分に活用できなくなる.

しかし,ある程度までレジスタサイズが増えると IPC は飽和し,ほぼ同じ IPC に収束する.これは,レ ジスタサイズが性能上のボトルネックでなくなったと きには,他の機構(命令キューサイズなど)の制限か ら,それ以上 IPC が向上しなくなるためである.

ここで,注目すべき点は,BPRFではNormalに比 べて少ないレジスタサイズでも高性能を達成できる点 である.Normalでは80エントリ付近で最高IPCに 到達するのに対し,2-bankでは60エントリ,4-bank では50エントリ程度でほぼ同じIPCを達成できる. BPRFではレジスタを分割し,有効ビット幅の小さい オペランドが検出された時点で,そのレジスタエント リを解放するため,より多くのエントリを新たなオペ ランドのために用いることができ,効率的にレジスタ ファイルを使うことができた結果である.

なお, BPRFの2-bankと4-bank構成とを比較す ると,50エントリの場合でも両者にあまり差がない ことが分かる.BPRFにおいてバンク数を増やすと, map-tableなどに記憶しなければならないレジスタID

演算,またはロードストアあたり,2リード/1 ライトを行うため,整数演算,ロードストアの合計命令発行幅が6の場合,最 大で12リード/6ライトポートが必要となる.

ポート調停のための Arbitrate ステージは必要ないため, Normal, BPRF ともに, 分岐予測ミスペナルティは 8 サイクルと して評価した.

	Normal	(80-entry)	BPRF (60-entry)					
# of read/write ports	Time [ns]	Energy [nJ]	Time [ns]	Energy [nJ]				
2 / 1	0.500	0.0899	0.417	0.0842				
4 / 2	0.571	0.0996	0.460	0.0915				
6 / 3	0.643	0.1092	0.503	0.0988				
8 / 4	0.718	0.1189	0.547	0.1061				
10 / 5	0.795	0.1285	0.590	0.1135				
12 / 6	0.876	0.1382	0.635	0.1208				





図 11 各バンクのポート数を変化させた場合の IPC

Fig. 11 Average IPC varying the number of ports for each bank.

が増え、ハードウェア量が大きくなることから、BPRF では 2-bank 構成が妥当であると考えられる.しがたっ て、以降の評価では、2-bankのBPRF について主に 評価する.

ポート数の評価

図 11 に各バンクのリード/ライトポート数を変化 させた場合の全プログラムの平均 IPC を示す . レジ スタのサイズは,図 10 の評価結果より,Normal の場 合で 80 エントリ,BPRF の場合で 60 エントリを仮 定した.なお,従来型のレジスタファイルにおいても, *Port-Sharing(PS)*,および *Bypass-Check(BC)*と 呼ばれるポートの使用効率向上手法があり⁷⁾,それら の手法を適用した場合についても評価している.PS は,同一サイクルに同じオペランドが読み出される場 合に,複数オペランドで1つのポートを共有するもの であり,BC はオペランドが演算器からフォワーディ ング(Bypass)される際にはレジスタからの読み出 しを行わず,無駄なポート消費を防ぐものである.な お,PS および BC は BPRF でも適用可能であり,そ れらを組み合わせた場合の結果も示している.

図より, Normal の場合では, リード/ライトポート 数が 12/6 の場合と比較して 8/4 ポートまではほとん ど性能低下は見られないが,ポート数が6/3より少なくなると,性能が大きく低下してしまうことが分かる.これは,レジスタのポート数が十分でない場合, アクセスの競合が生じ,演算器に対して必要なオペランドの供給やレジスタへの書き込みがその時点では行えず,ストールが発生してしまうためである.

一方, BPRF では PS および BC 手法と組み合わせ ることで,6/3 ポートの場合でも,ほぼ 12/6 ポート の場合と同じ性能を達成している.BPRF ではすべて の値が0 であるサブワードには,レジスタエントリを 読み出す必要がないため,少ないポート数でもアクセ スの競合が起きにくいのが理由である.

なお,図10の最高IPCと図11の12/6ポート の場合を比較すると、Arbitrateステージを設けた影 響でわずかに性能が低下している.しかし、その差は 2.5%と小さく、Arbitrateステージの追加による性能 への影響はそれほど大きくないと考えられる.

5.2 レジスタのアクセス時間および消費電力

前節の評価結果より, BPRF では従来のレジスタ ファイルに比べ,小容量で少ないポート数であっても 高性能が達成できることが分かった.そこで,次にレ ジスタのサイズおよびポート数が,レジスタのアクセ ス時間と消費エネルギーに与える影響を評価する.

表2に,80エントリの従来型のレジスタファイルと, 60エントリの BPRF における1アクセスあたりのア クセスタイム,消費エネルギーを示す.アクセス時間 は CACTI-3.2¹⁹⁾を,消費エネルギーは Wattch¹⁷⁾ を拡張して求めた.本結果は,0.1µプロセスを仮定 した場合の値である.なお,BPRF における消費エネ ルギーは,64-bit のオペランド読み出す場合,すなわ ち2つのバンクをアクセスした場合の値である.

前節の評価結果では,ほぼ同じ IPC を達成するため には,PC および BC 手法を適用した Normal-PS/BC の場合で 80 エントリ・8/4 ポート,BPRF-PS/BC の 場合で 60 エントリ・6/3 ポートでが必要であった.そ れらの場合を比較すると,BPRF では,レジスタアク セス時間が 30%,消費エネルギーは 17%ほど削減さ

ポート調停のための Arbitrate ステージが必要であるため,分 岐予測ミスペナルティを9サイクルとして評価した.

れている.また,ポートの調停を行わない場合,従来 のプロセッサでは 12/6 ポートのレジスタファイルを 用いなければならず,その場合を比較すると,Normal の 80 エントリ・12/6 ポートに対して BPRF の 60 エ ントリ・6/3 ポートでは,アクセス時間で 43%,消費 エネルギーは 29%も削減することができる.このこと より,提案する BPRF を用いることで,IPC をほと んど低下させずに,レジスタアクセス時間や消費エネ ルギーを大きく削減できると考えられる.

一般に,現在のマイクロプロセッサにおけるクリティ カルパスは,Issue ステージや Register Read ステー ジ,またフォワーディングパスを含む Execute ステー ジであるといわれているが,BPRFのために追加で必 要となる制御回路はIssue ステージや Register Read ステージにはない.また,Execute ステージにおける 0-detect 機構は,従来のプロセッサでも divide-by-zero の例外を早期に検出するためにすでに実装されている こともあり²⁰⁾,BPRFの拡張にともない Execute ス テージの遅延時間が大きく延びることはないと考えら れる.したがって,BPRF 手法によりプロセッサ全 体の遅延時間が大きく増大することはなく,逆にクリ ティカルパスになりやすいレジスタアクセス時間を削 減することができるため,プロセッサ全体の高速化に 寄与できる可能性も大きい.

5.3 プロセッサの消費エネルギー

BPRFでは, map-table や命令キューなどに必要な レジスタ ID のフィールドが増加するため,レジスタ ファイルの消費エネルギーを削減できたとしても,プ ロセッサ全体で見た場合に消費エネルギーが増加して しまう可能性がある.そこで,本節では,他の機構も 含めた消費エネルギーを評価する.なお,Arbiter や 0-detect といった組合せ回路の消費電力については, レジスタファイルや命令キューなどに比べ小さいと考 えられるため,ここでは無視する.

図12は、Normal-PS/BC,およびBPRF-PS/BC について,ポートの調停を行わない従来のプロセッサ に対する,キャッシュを除くプロセッサコア部の消費 エネルギー削減率を示したものである.図より,従来 のプロセッサに比べ,Normal-PS/BC,およびBPRF ともに消費エネルギーを大きく削減できることが分か る.これは,レジスタアクセス1回あたりの消費エ ネルギーが削減されたことによる効果と,PSおよび BC 手法やBPRFにより,レジスタアクセス回数その ものが削減された効果によるものである.そのため, ポート数が2/1や4/2など,少ないポート数の場合 には,アクセスあたりの消費エネルギーは小さいもの



図 12 プロセッサコア部の消費エネルギー削減率 Fig.12 Energy reduction of the processor core.

の, PS や BC の効果が減少しアクセス回数が増える ため,かえって消費エネルギー削減率が小さくなって いる.

Normal-PSBC ではリード/ライトポート数が 8/4 の場合に最も削減率が高く,従来型のプロセッサに比 ベ,9.1%の消費エネルギーが削減されている.また, BPRF の場合はポート数が 6/3 の場合に最も削減率 が高く,9.3%の消費エネルギーが削減されている.

以上の結果, BPRF では map-table や命令キュー などに保存すべきレジスタ ID が増えるものの, レジ スタアクセスの消費電力を大きく削減できるため, プ ロセッサコア部全体でも従来のマルチバンクレジスタ と同程度に消費エネルギーを削減できると考えられる. 一方で, BPRF は従来のマルチバンクレジスタに比べ レジスタアクセス時間を削減できるため, この点で従 来のマルチバンクレジスタ手法よりも有効なアーキテ クチャである.

6. 関連研究

従来より,レジスタファイルのアクセス時間や消費 電力の削減を目的に,レジスタの容量やポート数を削 減するための手法が多く提案されている.また,本研 究と同じ視点から,オペランドのビット幅を考慮した レジスタファイルの効率的使用に関する研究も行われ ている^{14),15),21),22)}.

文献 14) では,有効ビット幅が小さいオペランドを 検出し,有効ビット幅がある閾値よりも小さいオペラ ンドは,レジスタリネーミング用の map table の物理 レジスタ ID フィールドに保存し,そのオペランド用 のエントリを割り当てないことで,レジスタファイル を効率的に使用する手法を提案している.文献 21) で は,従来のレジスタファイル中にはオペランドの上位 ビットの値が同じで,下位ビットのみが違うオペラン ドが多数存在することに着目し,上位ビットをそれら のオペランドで共有して保存することで,レジスタを 有効利用する手法を提案している.また,文献15)で は,有効ビット幅の小さないくつかのオペランドを,1 つのエントリにパッキングして保存することで,レジ スタエントリを有効に活用する手法を提案している. さらに,文献22)では,一部のポートのみが全ビット にアクセスできる一方,他のポートは下位ビット部分 のみアクセス可能なレジスタファイル構成を提案して いる.上位ビット部分で消費されるエネルギーを削減 することが目的である.

また,組み込み分野などにおける LSI 設計時に,有 効ビット幅を意識して,レジスタだけではなくデータ パス全体を最適化する手法も提案されている²³⁾.さら には,コンパイラがビット幅を意識することで,レジ スタを有効利用する手法もある.たとえば, MIPSの 命令セットアーキテクチャでは, 浮動小数点データに 関し,単精度(32ビット幅)の場合は32個のレジス タエントリが使用可能であるが, 倍精度(64 ビット 幅)の場合は連続する2エントリを統合してオペラン ドを保存するように(偶数番のレジスタ ID のみを用 いる)命令の生成が行われる.これらは基本的にユー ザによる明示的なビット幅などにより最適化が行われ るが,本論文で提案する BPRFは,動的に有効ビッ ト幅を判定することで,実行するデータに依存して有 効ビット幅が変わるような場合にも対応できることが 利点である.

7. まとめと今後の課題

本論文では,レジスタファイルのサイズおよびポート数の削減を目的とした,ビット分割レジスタファイル(Bit-Partitioned Register file: BPRF)を提案した.BPRFではレジスタファイルをビット方向に分割し,有効ビット幅の小さいオペランドに対しては必要な分だけのレジスタバンクを割り当てることで,レジスタの記憶領域の有効利用を狙うものである.

評価の結果,従来のレジスタファイルに比べて, BPRFでは同程度の IPC を達成しつつ,サイズおよ びポート数を大きく削減できることが分かった.また, その場合レジスタアクセス時間やレジスタアクセスの 消費エネルギーを大幅に削減できることも分かった. 今後は,従来のマルチバンク化レジスタファイルと組 み合わせることで,さらに効率的なレジスタの利用法 を検討することや,マルチバンク化レジスタと性能お よび消費電力を比較することなどが課題である.

謝辞 本研究の一部は, 文部科学省科学研究費補助 金(基盤研究(B)No.14380136), および東レ科学技

術研究助成金によるものである.

参考文献

- González, A., González, J. and Valero, M.: Virtual-Physical Registers, *Proc. 4th Intl.* Symp. on High-Performance Computer Architecture, pp.175–184 (1998).
- Monreal, T., et al.: Delaying Physical Register Allocation Through virtual-Physical Registers, *Proc. 32nd Intl. Symp. on Microarchitecture*, pp.186–192 (1999).
- Jourdan, S., et al.: A Novel Renaming Scheme to Exploit Value Temporal Locality through Physical Register Reuse and Unification, *Proc.* 31st Intl. Symp. on Microarchitecture, pp.216– 225 (1998).
- Balakrishnan, S. and Sohi, G.S.: Exploiting Value Locality in Physical Register Files, *Proc.* 36th Intl. Symp. on Microarchitecture, pp.265– 276 (2003).
- Cruz, J.-L., González, A., Valero, M. and Topham, N.P.: Multiple-Banked Register File Architectures, *Proc. 27th Intl. Symp. on Computer Architecture*, pp.316–325 (2000).
- 6) Balasubramonian, R., Dwarkadas, S. and Albonesi, D.H.: Reducing the Complexity of the Register File in Dynamic Superscalar Processors, *Proc. 34th Intl. Symp. on Microarchitecture*, pp.237–248 (2001).
- Tseng, J.H. and Asanovic, K.: Banked Multiported Register files for High-Frequency Superscalar Microprocessors, *Proc. 30th Intl. Symp.* on Computer Architecture, pp.62–71 (2003).
- 8) 近藤正章,中村 宏:ビット分割によるレジス タファイルサイズ削減手法,情報処理学会研究報 告,ARC-159, pp.13-18 (2004).
- 9) Kondo, M. and Nakamura, H.: A Small, Fast and Low-Power Register File by Bit-Partitioning, Proc. 11th Intl. Symp. on High-Performance Computer Architecture, pp.40–49 (2005).
- 10) Kessler, R.E.: The Alpha 21264 Microprocessor, *IEEE Micro*, Vol.19, No.2, pp.24–36 (1999).
- Yeager, K.C.: The MIPS R10000 Superscalar Microprocessor, *IEEE Micro*, Vol.16, No.2, pp.28–40 (1996).
- 12) Sima, D.: The Design Space of Register Renaming Techniques, *IEEE Micro*, Vol.20, No.5, pp.70–83 (2000).
- 13) Martin, M.M., Roth, A. and Fischer, C.N.: Exploiting Dead Value Information, *Proc 30th Intl. Symp. on Microarchitecture*, pp.125–135 (1997).

- 14) Lipasti, M.H., Mestan, B.R. and Gunadi, E.: Physical Register Inlining, Proc. 31st Intl. Symp. on Computer Architecture, pp.325–335 (2004).
- 15) Ergin, O., Balkan, D., Ghose, K. and Ponomarev, D.: Register Packing: Exploiting Narrow-Width Operands for Reducing Register File Pressure, *Proc. 37th Intl. Symp. on Microarchitecture*, pp.304–315 (2004).
- 16) Austin, T., Larson, E. and Ernst, D.: SimpleScalar: An Infrastructure for Computer System Modeling, *IEEE Computer*, Vol.35, No.2, pp.59–67 (2002).
- 17) Brooks, D., Tiwari, V. and Martonosi, M.: Wattch: A Framework for Architectural-Level Power Analysis and Optimizations, *Proc. 27th Intl. Symp. on Computer Architecture*, pp.83–94 (2000).
- 18) Lee, C., Potkonjak, M. and Mangione-Smith, W.H.: MediaBench: A Tool for Evaluating and Synthesizing Multimedia and Communications Systems, *Proc. 30th Intl. Symp. on Microarchitecture*, pp.330–335 (1997).
- 19) Shivakumar, P. and Jouppi, N.P.: CACTI 3.0: An Integrated Cache Timing, Power, and Area Model, WRL Research Report 2001/2, Compaq Computer Corporation, Western Research Laboratory (2001).
- 20) Brooks, D. and Martonosi, M.: Value-Based Clock Gating and Operation Packing: Dynamic Strategies for Improving Processor Power and Performance, ACM Trans. Computer Systems, Vol.18, No.2, pp.89–126 (2000).
- 21) Gonzalez R., et al.: A Content Aware Integer Register File Organization, Proc. 31st Intl. Symp. on Computer Architecture, pp.314–324 (2004).
- 22) Aggarwal, A. and Franklin, M.: Energy Efficient Asymmetrically Ported Register Files, Proc.21st Intl. Conf. on Computer Design, pp.2– 7 (2003).
- 23) Shackleford, B., et al.: Embedded System

Cost Optimization via Data Path Width Adjustment, *IEICE Trans. Inf. Syst.*, Vol.E80-D, No.10, pp.974–981 (1997).

(平成 17 年 1 月 24 日受付)(平成 17 年 4 月 26 日採録)



近藤 正章(正会員) 平成10年筑波大学第三学群情報 学類卒業.平成12年同大学大学院 工学研究科博士前期課程修了.平成 15年東京大学大学院工学系研究科先 端学際工学専攻修了.博士(工学).

独立行政法人科学技術振興機構戦略的創造研究推進事業 CREST 研究員を経て,現在東京大学先端科学技術研究センター特任助手.計算機アーキテクチャ,八イ パフォーマンスコンピューティング,ディペンダブル コンピューティングの研究に従事.電子情報通信学会, IEEE,ACM 各会員.



中村 宏(正会員)

1985年東京大学工学部電子工学科 卒業.1990年同大学大学院工学系研 究科電気工学専攻博士課程修了.工 学博士.同年筑波大学電子・情報工 学系助手.同講師,同助教授を経て,

1996年より東京大学先端科学技術研究センター助教授.この間,1996~1997年カリフォルニア大学アーバイン校客員助教授.高性能・低消費電力プロセッサの アーキテクチャ,ハイパフォーマンスコンピューティング,ディペンダブルコンピューティング,ディペンダブルコンピューティング,ディジタルシステムの設計支援の研究に従事.情報処理学会より論文賞(平成5年度),山下記念研究賞(平成6年度),坂井記念特別賞(平成13年度),各受賞.IEICE, IEEE,ACM 各会員.