# ドントケアを用いたキャプチャセーフテスト集合の静的テスト圧縮法

越智小百合<sup>†1</sup> 山崎紘史<sup>†2</sup> 細川利典<sup>†2</sup> 吉村正義<sup>†3</sup>

近年,VLSIの微細化・大規模化に伴いテストパターン数が増加している.テスト品質を低下させずにテストパターン数を削減する手法にテスト圧縮技術がある.しかしながら,テスト圧縮後の各テストパターンの検出故障数が増加することにより,1テストパターンあたりの遷移信号線数が増加する.それゆえ,スキャンテストにおける過度のキャプチャ消費電力は過度のIRドロップを引き起こし,歩留り損失が発生する可能性がある.本論文では,圧縮可能なテストパターンの組み合せに対し,圧縮後のキャプチャ時消費電力の見積もり値を計算し,その見積もり値が閾値を越えた場合,そのテスト圧縮の組合せを禁止するキャプチャ時消費電力を考慮した静的テスト圧縮法を提案する.ISCAS'89ベンチマーク回路のキャプチャセーフテスト集合に対する実験結果は,本提案手法が効果的であることを示す.

# A Static Test Compaction Method of Capture Safe Tests Set Using Don't Cares

SAYURI OCHI<sup>†1</sup> HIROSHI YAMAZAKI<sup>†2</sup> TOSHINORI HOSOKAWA<sup>†2</sup> MASAYOSHI YOSHIMURA<sup>†3</sup>

In recent years, the number of test patterns has increased due to VLSI circuit density and complexity. A test compaction technique can reduce the number of test patterns without losing test quality. However, the number of transitioned signal lines per one test pattern increases since each compacted test pattern detects more faults. Therefore, excessive capture power consumption at scan testing cause the excessive IR-drop and it might induce unnecessary yield loss. In this paper, we propose a static test compaction method taking capture power consumption into account. The method calculates the estimated values of the capture power consumptions after the compaction for the combinations of compactable test patterns and prohibits the test compaction for the combinations when the estimated values are more than the threshold value. Experimental results for capture-safe test sets of ISCAS'89 benchmark circuits show that our proposed method was effective.

## 1. はじめに

近年,半導体微細化技術の発達に伴い,超大規模集積回路 (Very Large Scale Integrated Circuits : VLSI)の実速度スキャ ンテストは必要不可欠な技術となっている.スキャンテス トでは,順序回路の全てのフリップフロップ(Flip-Flop:FF) がシフトとキャプチャの2つのモードで動作するスキャン FF に置き換えられる[1].シフトモードでは,シフトインに よるテストパターンの印加とシフトアウトによるテスト応 答の観測を行い,キャプチャモードでは,組合せ回路部のテ スト応答をスキャン FF に取り込む.フルスキャン設計され た回路に対するテストでは,順序回路を擬似的に組合せ回 路として取り扱うことが可能となり,テスト容易性が向上 する[2].

ー般的に実速度スキャンテストの消費電力は、テストコスト削減のため少数のテストパターンで多くの故障を検出しようとするため、VLSIが機能動作する際の消費電力と比較して3倍~5倍になることが報告されている[3].

スキャンテスト時消費電力として,スキャンチェインへのテストデータの印加を行うシフト動作時に発生するシフト時消費電力[4]と,テスト応答 FF への格納を行うキャプ

チャ時に発生するキャプチャ時消費電力[4]が挙げられる. シフト動作時には最大スキャンパス長分のクロックサイク ル数が必要となるため、シフト時消費電力の影響は温度上 昇という形で現れ、VLSIを熱破壊する可能性がある.一方、 キャプチャ動作時には FF の遷移が同じタイミングで発生 し、回路内の多くの信号線が遷移するため、キャプチャ時消 費電力の影響は IR ドロップ[3]による回路内の遅延増加と いう形で現れる.増加した遅延は遅延故障として検出され る可能性がある.その結果、良品を不良品として判定する誤 テストを行う可能性があり、歩留り損失の原因となる.した がって、歩留り損失や回路の熱破壊を抑制するため、テスト 時の消費電力を削減することが重要な課題となっている.

キャプチャ時消費電力の削減のための手法は、テストパ ターンの変更による手法[5][6][7][8]とテスト生成による手 法[9][10][11]が提案されている.テストパターン変更による 手法は、ドントケア(X)判定による手法[5],X割当てによ る手法[6][7][8]がある.X判定による手法[5]は、低消費電 力なX割当てを効果的に行うために、1つのテストパター ンで検出可能な故障数を平均化する手法[5]が提案されてい る.また,X割当てによる手法は、正当化や含意操作などの 決定的アルゴリズムを用いてテストパターン中のXに適切 な0や1を割当てるLCP-FILL[6]や確率計算を用いてテスト パターン中のXに適切な0や1を割当てるPreferred-FILL[7], その両方の手法を組み合わせたJP-FILL[8]などが挙げられ る.これらの手法は、キャプチャ時のFFの遷移数を削減す

<sup>†1</sup> 日本大学大学院 生産工学研究科

Graduate School of Industrial Technology, Nihon University

<sup>†2</sup> 日本大学 生産工学部

College of Industrial Technology, Nihon University †3 京都産業大学 コンピュータ理工学部

College of Faculty of Computer Science and Engineering, Nihon University

ることで、キャプチャ時消費電力を削減することを目的と している.また、テスト生成による手法[9][10][11]は、従来 の故障検出重視のテスト生成手法により生成されたテスト 集合内の高消費電力テストパターンでのみ検出されるアン セーフ故障[9]に対して、低消費電力テストパターンを模倣 し、高速に低消費電力なテストパターンを合成する手法 [10][11]などが挙げられる.上記で示したキャプチャ時消費 電力削減のための手法を用いることにより、高消費電力テ ストパターンであるアンセーフパターン数[9]やアンセーフ 故障数[9]を削減することは可能だが、テストパターン数の 増加が課題となっている.

テストパターン数の増加は、VLSIのテストコストの増加 につながるため、テストパターン数を削減することが重要 である.テストパターン数を削減するために様々なテスト 圧縮法[12][13][14]が提案されている.テストパターン数を 削減する手法の1つとして、生成されたテスト集合に対し、 X 判定,Xに基づく静的圧縮,X割当て、二重検出法[14]を 繰返し適用することで、テストパターン数を削減する手法 が提案されている[13].この手法において、セーフテスト集 合に対して、X 判定やX割当てに低消費電力指向な手法を 適用したとしても、アンセーフパターンを生成し、アンセー フ故障が存在する可能性がある.

本論文では、キャプチャ時消費電力を考慮した静的テス ト圧縮法を提案する.提案手法では、テスト圧縮前に圧縮後 のテストパターンの消費電力を見積もり、それを考慮して 圧縮することでアンセーフパターンを生成しないで、でき る限りテストパターン数を削減することを目指す.

#### 2. 低消費電力テスト

相補型金属酸化膜半導体 (Complementary Metal Oxide Semiconductor: CMOS) 回路の消費電力は静的なリーク電流, 及びスイッチング動作に起因する動的電流により構成される.

#### 2.1 動的消費電力の推定

CMOS 回路の動的消費電力は(1)式のとおりである[15].

$$P_d = \frac{1}{2} \times V_{DD}^2 \times f_p \times \sum_{i=1}^G E(t_i) \times C_i \quad \cdots (1)$$

(1) 式において、 $V_{DD}$ は電源電圧、 $f_p$ はクロック周波数、 Gは回路中の総ゲート数、 $E(t_i)$ はあるテストパターン $t_i$ 当た りの予想スイッチング数、 $C_i$ はゲート $g_i$ の負荷容量を表す、 本論文では、スイッチング動作に起因するキャプチャ時消 費電力を評価する。キャプチャ時消費電力を見積もる手法 として、多くの評価尺度では、FF や内部信号線における論 理値の遷移数を評価している。そのため、消費電力の評価と して計算式を簡略化した WSA[15]を用いる。あるテストパ ターン $t_i$ の WSA は (2) で表される。

WSA
$$(t_i) = \sum_{j=1}^{G} tran(g_j) \times (1 + fanout(g_j)) \cdots (2)$$

(2) 式において、WSA( $t_i$ )はテストパターン $t_i$ のWSA値を表す.Gは回路中の総ゲート数を表す. $tran(g_j)$ はゲート $g_j$ の遷移関数であり、 $g_j$ に遷移が発生した場合は1、それ以外は0を返す. $fanout(g_j)$ はゲート $g_j$ のファンアウト数を示す.

#### 2.2 アンセーフパターンとアンセーフ故障

2.1 節で説明したように、多数のスイッチング動作は過度 な消費電力を発生させる. キャプチャ時の過度な消費電力 は過度な IR ドロップを発生させる. 過度な IR ドロップは 遅延を増加させ、増加した遅延が遅延故障として検知され 可能性がある. その結果、良品を不良品として判定する誤テ ストを行う可能性がある. そのため、閾値を超えた高キャプ チャ時消費電力なテストパターンは、テストに使用するこ とができない. このようなテストパターンをアンセーフパ ターン[9]と呼ぶ. 一方、テストに使用できるテストパター ンのことをセーフパターン[9]と呼ぶ. その集合をセーフテ スト集合と呼ぶ. また、アンセーフパターンはテストに使用 できないため、アンセーフパターンでのみ検出可能なアン セーフ故障[9]は、テストされなくなる.

# 3. テストパターン中のドントケア判定手法に基 づく静的圧縮法

本章では、従来手法[13]の説明をする.従来手法では、テ スト集合に対して X 判定を適用したあと、静的テスト圧縮 を適用し圧縮されたテスト集合を求める.また、圧縮された テスト集合に対して、X 割当てと二重検出法[14]を適用し、 さらにテストパターン数を小さくする.

図1に従来手法であるテストパターン中のドントケア判 定手法による静的テスト圧縮法のアルゴリズムを示す.入 力として、テスト生成で生成した2値のテスト集合Tと回路 Cを与える.まず、入力として与えられたTに対して、二重 検出法を適用し、極小なテスト集合を生成する(行 5).行 5 で生成したT<sub>mini</sub>に対して,行7から行15の処理を適用す る. 行 5 で生成したT<sub>mini</sub>に対して, X 判定を適用し, X を 含むテスト集合 $T_{xid}$ を生成する(行7).行7を適用した $T_{xid}$ をもとに頂点をテストパターン,頂点間の辺を圧縮不可能 性とした圧縮不可能グラフを生成する(行8).行7で生成 したT<sub>xid</sub>と行 8 で生成したGに対して, 頂点彩色問題[13]を 解き、ドントケアに基づくテスト圧縮を適用し、圧縮された テスト集合T<sub>comp</sub>を生成する(行 9). 行 9 で生成したT<sub>comp</sub> 中にあるドントケアに対して0や1を割当て, $T_{f_{comp}}$ を生 成する (行 10). 行 10 で生成したT<sub>f\_comp</sub>に対して,再度, 二重検出法を適用し、極小テスト集合Tminimalを生成する (行 11). もし, 行 9 で生成したT<sub>comp</sub>中のテストパターン 数がT<sub>xid</sub>中のテストパターン数と比較して削減されていな ければ、行 11 で生成した $T_{minimal}$ を返し、処理を終了する (行13). そうでなければ、行7から行11までの処理を再 度繰り返し適用する.

1. input <i>C</i> : Circuit, <i>T</i> : Test Set
2. output <i>T<sub>minimal</sub></i> : MinimalTest Set
3. Static Test Compaction Based on Don't Care Identification ( $C$ , $T$ )
4. {
<ol> <li>T<sub>mini</sub> = double_detection_fault_simulation(C, T);</li> </ol>
6. while(1){
7. $T_{xid} = x_{identification}(C, T_{mini});$
8. $G = \text{uncompactability}_graph_generation}(T_{xid});$
9. $T_{comp} = \text{graph}_{coloring}_{compaction} (G, T_{xid});$
10. $T_{f\_comp} = x\_Filling(T_{comp}, C);$
11. $T_{minimal} = double_detection_fault_simulation(C, T_{f_comp});$
12. $if( T_{comp}  ==  T_{xid} )$ {
13. return( $T_{minimal}$ );
14. }
15. }
16.}

図 1. テスト集合中のドントケア判定に基づく 静的テスト圧縮法のアルゴリズ

# ドントケアを用いたキャプチャセーフテス集 合の静的テスト圧縮法

本章では、提案手法であるドントケアを用いたキャプチ ャセーフテスト集合の静的テスト圧縮法について説明する. 提案手法では、キャプチャセーフになるテストパターンの みで構成され、できるだけサイズが小さいテスト集合を求 める.そのために、まず、圧縮後もキャプチャセーフになる テストパターンの組合せを列挙する.次に、列挙された圧縮 後のテスト集合と圧縮されてないテスト集合の和集合を得 る.最後に、和集合から故障検出率を維持するために必要な 極小のセーフテスト集合を最小被覆問題とみなして解く.

#### 4.1 問題定式化

"ドントケアを用いたキャプチャセーフテスト集合の静 的テスト圧縮法"による問題定式化を示す.

#### (問題定式化)

入力:フルスキャン設計回路,セーフテスト集合
 出力:圧縮済みセーフテスト集合
 制約:圧縮済みセーフテスト集合中のテストパターンの
 WSA 値が WSA 閾値以下

最適化: 圧縮後のセーフパターン数

#### 4.2 提案手法の概要

図2に、テスト集合の変化例を示す.提案手法では、文献 [10]で生成した2値のキャプチャセーフテスト集合(図2(a))







図 3. 圧縮可能グラフの例

に対して,低消費電力を考慮したドントケア判定を適用する(図2(b)).次に,ドントケアを含んだ3値のテスト集合に対して,圧縮可能なテストパターンの組合せを列挙する(図2(c)).次に,図2(c)で列挙したテスト圧縮の組合せに対して最小被覆問題を解き,2値の圧縮したテスト集合を生成する(図2(d)).最後に,二重検出法を適用することで極小テスト集合を生成する(図2(e)).

#### 4.3 圧縮可能グラフ

図3に、圧縮可能グラフの例を示す.提案手法では、圧縮 可能グラフを作成する. 圧縮可能グラフは、各頂点をドント ケア判定後の3値のテストパターン $t_i$ で表現する. また、各 頂点間の辺は、その隣接頂点がテスト圧縮可能であること を表現する. 図3(a)のテストパターン $t_2$ と $t_3$ は、左から1 ビット目で値の衝突が発生する. そのため、図3(b)のよ うに頂点 $t_2$ と $t_3$ の間に辺は存在しない. 一方、図3(a)のテ ストパターン $t_1$ と $t_2$ は、全ビットにおいて値の衝突が発生し ないため、圧縮可能とみなされ、図3(b)のように $t_1$ と $t_2$ の 間に辺を引く.

#### 4.4 アルゴリズム

提案手法では、キャプチャセーフテスト集合に対して、低 消費電力を考慮したドントケアに基づくテスト圧縮を行う ことで、アンセーフパターンを生成しないテスト集合の生

- 1. input C: Circuit,  $T_{safe}$ : Capture Safe Test Set, th: wsa\_threshold
- 2. output  $T_{min\_comp\_safe}$ : Minimum Compacted Capture Safe Test Set
- 3. Procedure\_low\_power\_test\_compaction (C, T<sub>safe</sub>)
- 4. {
- 5.  $T_{xid} = x_{identification}(C, T_{safe});$
- 6.  $G_{us} = \text{compactability}_graph_generation}(T_{xid});$
- 7.  $T_{comp\_safe} = \text{compaction\_clique\_enumeration}(G_{us}, T_{xid}, th, C);$
- 8.  $T_{sm\_comp\_safe} = minimum\_clique\_cover(T_{comp\_safe}, T_{safe});$
- 9.  $T_{\min\_comp\_safe} = double\_detection\_fault\_simulation(C, T_{m\_comp\_safe});$
- 10. return( $T_{min\_comp\_safe}$ );

<sup>11.}</sup> 

図 4. 提案手法のアルゴリズム

1. input C: Circuit, $T_{xid}$ :X Identification Test Set
$C_{us}$ : compactability Graph
2. output <i>I<sub>comp_safe</sub></i> : compacted capture safe fest set
3. compaction_clique_enumeration $(T_{xid}, th, G_{us}, L)$
4. {
5. $T_{two\_unsafe} = \emptyset;$
$6.  T_{two\_safe} = \emptyset;$
7. $T_{n\_safe} = \emptyset;$
8. $T_{two} = \text{two\_size\_compaction\_enumeration}(G_{us}, T_{xid});$
9. $T_{two_fill} = low_power_x_filling(C, T_{two});$
10. for each test pattern $t_{twoi}$ in $T_{two_fill}$ {
11. $wsa_i = calc_wsa(C, t_{twoi});$
12. $if(wsa_i > th)$ {
13. $T_{two\_unsafe} = T_{two\_unsafe} \cup t\_two_i;$
14. }else{
15. $T_{two\_safe} = T_{two\_safe} \cup t\_two_i;$
16. }
17. }
18. $G_s = \text{addition\_edge}(T_{two \ unsafe}, \ G_{us});$
19. $T_n = n\_size\_compaction\_enumeration(G_s, T_{xid});$
20. $T_{n \text{ fill}} = \text{low_power_x_filling}(C, T_n);$
21. for each test pattern $t_{ni}$ in $T_{n fill}$ {
22. $wsa_i = calc_wsa(C, t_{ni});$
23. $if(wsa_i < th)$ {
24. $T_{n \ safe} = T_{n \ safe} \cup t_n;$
25. }
26. }
27. $T_{comp \ safe} = T_{two \ safe} \cup T_{n \ safe};$
28. return $(T_{comp \ safe});$
29.}
-

図 5. 圧縮可能なテストパターンの 組合せ列挙アルゴリズム

成を実現する. 図 4 は,提案手法の全体アルゴリズムであ る.提案手法では,入力として文献[10]で生成した 2 値のキ ャプチャセーフテスト集合 $T_{safe}$ と回路 C と WSA 閾値th を 与える. はじめに, $T_{safe}$ に対して X 判定を適用し, 2 値の テスト集合から 3 値のテスト集合 $T_{xid}$ を生成する (行 5).次 に, $T_{xid}$ に対して, 圧縮可能グラフ $G_{us}$ を作成する (行 6). 次に,入力である C とth,行 5 で生成した $T_{xid}$ ,行 6 で生成 した $G_{us}$ を用いて, 圧縮後のテストパターンがセーフパター ンであることを制約として,圧縮可能なテストパターンの 組合せを列挙した集合 $T_{comp.safe}$ の和集合に対して,テ ストパターンを頂点とし,頂点間の圧縮可能性を辺とする 圧縮可能グラフ $G_s$ を作成する.この $G_s$ に対して,最小クリー ク被覆問題[16]を解く.得られたクリーク集合に対して,ク リークごとにクリークに含まれる頂点のテストパターンを 圧縮し、テスト集合 $T_{sm\_comp\_safe}$ を得る.  $T_{sm\_comp\_safe}$ は、 セーフパターンのみで構成され、全ての故障を検出するテ スト集合である(行 8). 最後に、二重検出法適用し、行 8 で 生成したテスト集合より極小セーフテスト集合  $T_{min\_comp\_safe}$ を生成する(行 9). テスト集合 $T_{min\_comp\_safe}$ を返す(行 10).

図 5 に圧縮可能なテストパターンの組合せ列挙アルゴリ ズムを示す.また,図6に圧縮可能なテストパターンの組合 せ列挙の例を示す.入力として、回路Cとドントケア判定に よって生成された 3 値のテスト集合 $T_{xid}$  と WSA 閾値th,  $T_{xid}$ をもとに生成した図 6(a)のような圧縮可能グラフ $G_{us}$ を与える.まず,2 サイズアンセーフテスト圧縮集合  $T_{two\_unsafe}$ と2サイズセーフテスト集合 $T_{two\_safe}$ とnサイズ セーフテスト集合T<sub>n safe</sub>をØに初期化する(行 5~行 7).入 力である $G_{us}$ と $T_{rid}$ をもとに、2 サイズテスト圧縮を列挙した テスト集合T<sub>two</sub>を生成する(行8).また,本論文では,2個 のテストパターンを圧縮することを 2 サイズテスト圧縮と 呼ぶ. 行 5 で生成したTtwoの全てのテストパターンに対し て、キャプチャ時低消費電力指 X 割当て[7]を行い、2 値の テスト集合T<sub>two\_fill</sub>を生成する (行 9). T<sub>two\_fill</sub>に含まれる各 テストパターンttwoiに対して行 10 から行 17 の処理を適用 する. t<sub>twoi</sub>に対して, WSA を算出しwsa<sub>i</sub>を求める (行 11). wsa<sub>i</sub>がthより大きいか否かを判定する(行 12).もし, wsa<sub>i</sub> がthより大きければ $t_{twoi}$ を $T_{two unsafe}$ に加える(行 13). そ れ以外の場合は, t<sub>twoi</sub>をT<sub>two\_safe</sub>に加える (行 14). 行 10 か ら行 17 の処理の例が図 6(b) になる.図 6(b) は、2 サイ ズテスト圧縮を行った後にキャプチャ時低消費電力指向 X 割当て[7]を行い, WSA 計算した状態である.例では, WSA 閾値を 150 に設定したため、図 6(b)のct3, ct14, ct18のテ ストパターンがアンセーフパターンとなった.次に,行13 で生成したテスト集合をもとに入力であるGusを更新し、Gs を生成する (行18). 図6(b) でアンセーフパターンをもと に、圧縮不可能グラフを更新したものが図 6(c) となる. 図 6(c) において、実線が圧縮可能を示す線、点線が圧縮 により消費電力が閾値を超えるため削除した辺を示す線と なる. 次に、行 18 で更新した $G_s$ と入力である $T_{xid}$ を用いて nサイズテスト圧縮を列挙したテスト集合T<sub>n</sub>を生成する(行



図 6. 圧縮可能なテストパターンの組合せ列挙の例

1. input T <sub>comp_safe</sub> : Compacted Capture Safe Test Set, T <sub>safe</sub> : Capture Safe Test Set								
$T_{xid}$ : X Identification Test Set								
2. output T <sub>sm_comp_safe</sub> : Small Compacted Capture Safe Test Set								
3. Minimum_Clique_cover( $T_{comp \ safe}, T_{safe}, T_{xid}$ )								
4. {								
5. $M = \text{matrix}_{generation}(T_{comp \ safe}, T_{safe}, T_{xid});$								
6. while( <i>M</i> ){								
7. $if(L_{ess} = essential_row(M))$ {								
<ol> <li>M = essential_row_deletion(M);</li> </ol>								
9. $M = \operatorname{singular_column}(M);$								
10. }else{								
11. L <sub>max</sub> = max_compaction_row(M);								
<pre>12.  M = max_compaction_row_deletion(M);</pre>								
<pre>13.  M = singular_column(M);</pre>								
14. }								
<pre>15.  M = dominated_row_deletion(M);</pre>								
16. <i>M</i> = dominating_column_deletion(M);								
17. }								
18. $T_{sm\_comp\_safe} = L_{ess} \cup L_{max};$								
19. return( <i>T<sub>sm_comp_safe</sub></i> );								
20.}								
図 7. クリーク被覆アルゴリズム								

19). また、本論文では、3 個以上のテストパターンを圧縮 することをnサイズテスト圧縮と呼び, nの数は, テスト圧 縮をするテストパターンの個数で決まる.行19で生成した T<sub>n</sub>に対して,低キャプチャ時消費電力指向ドントケア割当 てを行い2値のテスト集合 $T_{n_fill}$ を生成する(行 20).  $T_{n_fill}$ に含まれる各テストパターンtniに対して行 21 から行 26 の 処理を適用する. tniに対して, WSA を算出しwsaiを求める (行 22). wsa<sub>i</sub>がthより小さいか否かを判定する(行 23). もし $wsa_i$ がthより小さければ $t_{ni}$ を $T_{n \ safe}$ に加える(行 24). 行 16 から行 23 までの処理の例が図 6 (d) となる. 図 6 (d) は, n サイズテスト圧縮を行った後に低消費電力指向 X 割 当てを行い、WSA 計算した状態である.例では、WSA 閾値 を150に設定したため、図6(d)のct20, ct23のテストパタ ーンがアンセーフパターンとなった.最後に,2サイズテス ト圧縮と n サイズテスト圧縮の和集合であるテスト集合 Tcomp safe に行 15 で生成したTtwo safe と行 24 で生成した  $T_{n_safe}$ を加え図 6(e)のように $T_{comp_safe}$ を更新する(行 27). T<sub>comp safe</sub>を返す(行28).

図 7 にクリーク被覆アルゴリズムを示す. 図 7 のアルゴ リズムは、クワインマクラスキー法[16]に基づいている. 図 5 のアルゴリズムの出力である 2 サイズテスト圧縮したテ スト集合と n サイズテスト圧縮したテスト集合の和集合で あるテスト集合T<sub>comp</sub> safe と文献[10]で生成した 2 値のキャ

	$tx_1$	tx <sub>2</sub>	tx <sub>3</sub>	$tx_4$	$tx_5$	$tx_6$	tx <sub>7</sub>	tx <sub>8</sub>
$ct_1$	0	$\circ$						
ct <sub>2</sub>	0				$\circ$			
ct <sub>3</sub>	0					0		
ct <sub>21</sub>	0	0					0	
ct222			0	0				0
ct <sub>24</sub>					0		0	0
$t_1$	0							
$t_2$		$\circ$						
t <sub>6</sub>						0		
t <sub>7</sub>							0	
t <sub>8</sub>								0
t <sub>7</sub> t <sub>8</sub>	5			6 4th ===		i a colo		С

図 8. クリーク被覆テーブルの例

プチャセーフテスト集合 $T_{safe}$ を入力として与える.まず, 入力のテスト集合を用いてクリーク被覆テーブルMを作成 する(行 5). 作成されるクリーク被覆テーブルの例を図 8 に示す. 各行は、2サイズテスト圧縮したテスト集合とnサ イズテスト圧縮したテスト集合の和集合であるテスト集合  $T_{comp\_safe}$ と初期テスト集合 $T_{safe}$ に含まれるテストパター ンを表している. そのため,総行数は,2サイズテスト圧縮 と n サイズテスト圧縮の組合せを含んだテスト集合のテス トパターン数と初期テストパターン数の和になる.また,各 列は、初期テスト集合に対して X 判定を適用したテスト集 合Txidに含まれるテストパターンを表しているため,列の総 数は, 初期テストパターン数になる. さらに, テーブル内に 描かれている丸印は,各行のテストパターンct<sub>i</sub>に列のtx<sub>i</sub>が 包含されていることを示す. 例えば, 1 行目のct<sub>1</sub>は, tx<sub>1</sub>と  $tx_2$ の圧縮結果であるため、1列目、2列目の $tx_1$ と $tx_2$ に丸印 が付く.次に、行5で生成したクリーク被覆テーブルMの行 が存在する限り、行7から行16の処理を適用する.行5で 生成したMに対して、必須行[16]が含まれているか判定し、 含まれている場合,必須行を採用し,必須クリーク集合Less を更新する(行7). 必須行は, ある列の要素(図8の場合, 丸印) が一つしかない場合, その列を被覆するためには要素 が1つしかない列を採用しなければならない. そのような 行を必須行と呼ぶ.その後,採用した必須行を削除し,Mを 更新する(行 8). また,必須行の採用により,元の列と同 様に必須行によって被覆されているほかの列も削除し, M を更新する(行9).行5で生成したMに対して,必須行が 含まれているか判定し,必須行がない場合,行11と行12の 処理を適用する.まず,圧縮サイズが最大な行を採用し,最 大圧縮サイズクリーク集合Lmaxを更新する(行 11).図8の 場合, 圧縮サイズが1番最大ものはct<sub>21</sub>, ct<sub>22</sub>, ct<sub>23</sub>なため, この例ではct21を採用する. その後,行11で採用した行を 削除し, M を更新する (行 12). また圧縮サイズが最大な行 の採用により、その行に被覆されている列を削除し、M を 更新する(行13).次に,被支配行[16]の削除をおこない, M を更新する(行15).図8の場合,二つの行i1とi2に対し て, i,上で丸印がついているすべての列においてi,上の要素 も丸印がついている場合,行i1は行i2を支配している.また, 行i<sub>2</sub>を被支配行という。行i<sub>1</sub>を被覆するためにいかなる列を 採用しても同時に行i2 が被覆されることは明らかなので, 行らは削除できる. さらに、支配列[16]の削除をおこない、 M を更新する(行 16).図8の場合,二つの列j<sub>1</sub>とj<sub>2</sub>に対 してj<sub>2</sub>上で丸印がついているすべての行においてj<sub>1</sub>上の要 素も丸印がついている場合,列j<sub>1</sub>は列j<sub>2</sub>を支配している.ま た、列j1を支配列という.列j1を採用するときに被覆される すべての行は列j<sub>2</sub>を採用しても被覆されるので,列j<sub>1</sub>は削除 できる. 最後に, 行7で生成したLessとLmaxをTsm\_comp\_safe に加え更新する (行18). T<sub>sm comp safe</sub>を返す (行19).

circuit	#initial_tps	fault coverage(%)	#detected faults	WSA_th
s5378	228	61.29	4315	1112
s15850	500	65.03	12386	2253
s35932	105	69.41	44076	8741
s38584	1857	71.56	43834	4500

表 1. 初期テスト集合情報

## 5. 実験結果

提案手法を C 言語で実装し, ISCAS'89 ベンチマーク回路 の一部(キャプチャセーフテスト集合のみで遷移故障検出 効率100%を達成できた回路)を対象として実験を行い,テ ストパターン数,アンセーフパターン数,アンセーフ故障数 を評価した.初期テスト集合には,文献[10]の手法を適用し て生成したキャプチャセーフテスト集合を用いる.表1に 初期テスト集合情報を示す.「circuit」は,実験対象回路を示 す.「#initial\_tps」は,初期テスト集合であるキャプチャセー フテスト集合に含まれているテストパターン数を示す.

「fault coverage(%)」は、初期テスト集合に対する故障検出 率示し、その時の検出故障数を「#detected faults」で示す. また、「WSA\_th」は、WSA の閾値を示す.また、初期テス ト集合の最大 WSA の 70%を閾値としている.

表2に実験結果を示す、「circuit」は実験対象回路を示し、 「initial\_TP」は初期テスト集合の情報を示し、「previous」は 初期テスト集合に対し、従来手法を施した結果を示し、

「proposed」は初期集合に対し、提案手法を施した結果を示 す. そのうち、「#initial\_tps」は初期テスト集合のテストパタ ーン数を示し、「#tps\_after Vertex Coloring」は頂点彩色問題 [13]を解いた後のテストパターン数を示し、「#tps\_after prposed」は提案手法適用後のテストパターン数を示し、

「#tps\_after DD」は二重検出法適用後のテストパターン数数 を示し、「#unsafe\_tps」は各回路の WSA 閾値を超えたテスト パターン数を示し、「#unsafe\_faluts」は、アンセーフパター ン数でしか検出できない故障数を示し、「reduction rate(%)」 は提案手法適用後の集合と初期テスト集合のテストパター ン数を比較したときの削減率を示す.また、「NA」は、現在 実験中であることを示す.

本論文の目的である圧縮後のテストパターン数は、初期 テスト集合と比較して最大 40.8%,平均 25.6%削減すること ができた.

## 6. むすび

本論文では、キャプチャ時消費電力を考慮したドントケ アを用いたキャプチャセーフテスト集合の静的テスト圧縮 法を提案した.評価実験では、実験結果が出ている回路にお いて,初期テスト集合と比較して最大40.8%,平均25.6%削 減することができた.今後の課題として,アルゴリズムの高 速化とさらなるテストパターン数の削減することが挙げら れる.

#### 参考文献

1) H. Fujiwara, "Logic Testing and Design for Testbility, "The MIT Press, pp298, 1985.

2) J.Savir and S.Patil, "Scan-based transition test," IEEE Trans. Comput. Aided Design Int. Circuit & Syst., vol.13, no.8, pp.1057-1064, 1994.

3) J.Saxena, K.M.Butler, V.B.Jayaram, S.Kundu, N.V.Arvind, P. Sreeprakash and M. Hachinger, "A case study of IR-drop in structured atspeed testing, "Proc.ITC, pp.1098-1104, 2003.

4) A.Krstic, and K.T.Cheng, "Delay Falut Testing for VLSI Circuits," Kluwer Academic Publishers, 1998.

5) K.Miyase, K.Noda, H.Ito, K.Hatayama, T.Aikyo, Y.Yamato, H.Furukawa, X.Wen, and S.Kajihara, "Effective IR-Drop Reduction in At-Speed Scan Testing Using Distribution-Controlling X-Identification," IEEE/ACM International Conference on Computer-Aided Design, pp.52-58, 2008.

6) X.Wen, Y.yamashita, S.kajihara, L-T.Wang, K. K.SALUJA, K.Kinoshita "A New Method for Low-Capture-Power Test Generation for Scan Testing", IEICE Trans. Inf. & Syst., vol.E89-D, No.5, 2006, pp1679-1686.

7) S.Remersaro, X.Lin, Z.Zhang, S.M.Reddy, I.Pomeranz and J.Rajski, "Preferred Fill: A Scalable Method to Reduce Capture Power for Scan Based Designs," Proc. ITC, paper 32.2, 2006.

8) X.Wen, K.Miyase, S.Kajihara, T.Suzuki, Y.Yamato, P.Girard, Y.Ohsumi and L.-T.Wang, "A Novel Scheme to Reduce Power Supply Noise for High-Quality At-Speed Scan Testing," Proc. ITC, paper 25.1, 2007.

 X.Wen, K.Miyase, S.Kajihara, H.Furukawa, Y.Yamato, A.Takashima, K.Noda, H.Ito, K.Hatayama, T.Aikyo and K.K.Saluja, "A Capture-Safe Test Generation Scheme for At-Speed Scan Testing," Proc. ETS, pp. 55-60, 2008.

10) T.Hosokawa, A.Hrai, Y.Yamauchi, M.Arai, "A Low Capture Power Test Generation Method Based on Capture Safe Test Vector Manipulation," IEICE Trans. Inf. & Syst., vol.E100-D, No.9, 2017(to be appeared.)

 細川利典,平井敦士,山崎紘史,新井雅之,"キャプチャセーフ ベクトルを利用した低消費電力指向テスト生成における動的テス ト圧縮法",信学技法,vol.116, no.466, pp.1-6, 2017.

12) P.Goel, and B.C.Rosales, "Test Generation and Dynamic Compaction of Tests, "Digest of Papers 1979 Test Conf., pp.189-192, Oct.1995

13) K.Miyase, S.Kajihara, S.M.Reddy Electronic Design, "A Method Of Static Test Compaction Based on Don't Care Identification," Test and Applications, IPSJ Journal vol.43 No.5, pp .1290-1293, May, 2002.

14) S.Kajihara, I.Pomeranz, K.Kinoshita and S.M.Reddy, "Cost-Effective Generation of Minimal Test Sets for Stuck-at Faults in Combinational Logic Circuits," IEEE Trans. on CAD, pp.1496-1504, Dec.1995.

15) S-J.Wang, K-L.Fu, K.S-M.Li, "Low Peak Power ATPG for n-Detection Test", IEEE Trans., pp.1993-1996, 2009.

16) 笹尾勤, 論理設計-スイッチング回路理論, 近氏科学社, 1995

表 2. 実験結果

	initial_TP	previous				proposed				
	_	#tps_after	#tps_after			#tps_after	#tps_after			reduction
circuit	#initial_tps	Vertex Coloring	DD	#unsafe_tps	#unsafe_faluts	prposed	DD	#unsafe_tps	#unsafe_faluts	rate(%)
s5378	228	204	201	0	0	204	202	0	0	11.4
s15850	500	282	281	14	138	296	296	0	0	40.8
s35932	105	77	77	3	339	79	79	0	0	24.7
s38584	1857	527	527	46	934	NA	NA	NA	NA	NA