フリップフロップの記憶保持特性を利用した トランジスタばらつきの推定

西澤 真一 今野 拓真 伊藤 和人 埼玉大学 工学部

概要 トランジスタ特性の製造時および製造後の経年変化の診断には、トランジスタ特性の適切な診断技術が必要である.クリティカルパスモニタなどの回路遅延を評価する診断回路は PMOS トランジスタと NMOS トランジスタの平均 的な動作速度を診断する事が容易であるが、その比率を診断する事が難しい問題がある.本研究では、PMOS トランジ スタと NMOS トランジスタの特性の比率 (PN 比)がフリップフロップの記憶保持特性に強く影響する事を利用して、フ リップフロップの記憶保持特性から PN 比のばらつきを診断する手法を提案する.フリップフロップの記憶保持特性と RO 回路の発振周波数を組み合わせる事で、PMOS トランジスタと NMOS トランジスタのグローバルなばらつき量を推 定可能である事を示す.

Process variation estimation utilizing a retention characteristics of FlipFlop circut

Shinichi Nishizawa, Takuma Konno and Kazuhito Ito Faculty of Engineering, Saitama University

Abstract

Transistors performance monitoring technique is required for both the process condition monitoring and the transistors performance degradation monitoring. Critical path monitor or replica circuits are one solution for the performance monitoring technique, however these circuit monitors the delay characteristics of circuit therefore it is difficult to separate the PMOS performance variation and NMOS performance variation from a measured delay characteristics. We propose to utilize a retention characteristics of Filp-Flop circuit since the retention characteristics is highly sensitive to the imbalance of the PMOS transistor performance and NMOS transistor performance.

1 序論

集積回路はその高性能化,低消費エネルギー化が強く求 められている.この実現を阻む要因としてトランジスタ特 性のばらつきが挙げられる.集積回路の構成要素であるト ランジスタは製造プロセスに起因して静的に動作特性がば らつく.また温度や動作電圧などの使用環境の変化,トラ ンジスタ自身の特性劣化によって動的に特性変動を起こす.

これら特性変動ばらつきへの対策として,各種電圧制御 による集積回路の特性補償技術が注目されている[1][2].電 源電圧および基板電圧を制御する事で,回路の動作速度と 消費エネルギーの変動を補償する.特にトランジスタの閾 値電圧ばらつきはフリップフロップやSRAM などの記憶回 路の動作特性に影響するため,電圧制御によってトランジ スタの閾値電圧ばらつきを補償する事ができると,集積回 路の低電圧安定動作を実現することができる.

電圧制御による集積回路の特性補償のためには,PMOS トランジスタとNMOSトランジスタの動作特性の変動量を 個別に推定するための診断技術が必要である.従来行われ ているような集積回路の最大動作周波数と消費エネルギー の関係からは, PMOS トランジスタと NMOS トランジス タの特性が共に影響するためにこれらの特性変動を分離す る事が難しい. PMOS トランジスタと NMOS トランジス タの特性変動を専用回路の発振速度から個別に評価するオ ンチップ診断回路が提案されているが [3], 専用回路を追加 する事はチップ面積の増大を招き, 製造原価が上がる問題 がある.

本論文は,集積回路中で多用されるフリップフロップの記 憶保持特性から,NMOS トランジスタとPMOS トランジ スタの特性変動を診断可能にする手法を提案する.文献 [4] によると,フリップフロップを構成するPMOS トランジス タとNMOS トランジスタのプロセス条件を変える事がフ リップフロップの最低記憶保持電圧(リテンション電圧)に 強く影響される結果が示されている.この特性を利用して, リテンション電圧とトランジスタの強弱関係の関係を解明 する事で,最終的にリテンション電圧からトランジスタ特 性の変動量の診断を可能にする.トランジスタ特性ばらつ きには,全てのトランジスタが同じように特性ばらつくグ ローバルなばらつきと,各トランジスタが個別に特性ばら つくローカルばらつきが存在する.本論文ではリテンショ ン電圧の測定値を平均化させることで測定値からランダム ばらつきの影響を除去可能であることを示し,フリップフ ロップと RO 回路を組み合わせる事でグローバルばらつき を推定可能であることを示す.

本論文の構成は以下の通りである.2章ではトランジス タ特性ばらつきとフリップフロップの記憶保持特性につい て先行文献を利用して述べる.3章ではフリップフロップの 記憶保持特性から,トランジスタ特性のグローバルばらつ きを推定する解析式をを示す.4章では試作チップに搭載し たテスト回路を用いて,フリップフロップの記憶保持特性 とリング発振回路の測定結果からグローバルばらつきを推 定する手法について述べる.5章で結論を述べる.

- トランジスタ特性ばらつきとフリップフロップの記憶保持特性の関係
- 2.1 ラッチ回路のリテンション電圧を利用したトランジス タ特性ばらつきセンサーの要件

フリップフロップのリテンション電圧やそのノイズマージ ンがラッチを構成するトランジスタ特性によって決定され る事がこれまで広く研究されている.本論文ではフリップ フロップのリテンション電圧からトランジスタ特性ばらつ きを推定する事を提案するが,そのためには以下の要件を 満たす必要がある.

- 特定のトランジスタの特性ばらつきがフリップフロップのリテンション電圧に影響する事.
- 2. グローバルばらつき,ローカルばらつきの分離が可能 である事.

ラッチ回路は2つのインバータ回路がクロスカップルし た構成となっており,複数のトランジスタの特性ばらつき がフリップフロップの記憶保持特性に影響を与える可能性 がある.従って特定のトランジスタ(もしくはインバータ) の特性ばらつきを評価するためには,ラッチ回路が1.の要 件を満たす必要である.また,トランジスタ特性ばらつき の成分として,全てのトランジスタが同じようにばらつく グローバルばらつき成分と,個々のトランジスタが独立に ばらつくランダムばらつき成分の2つの成分に分けられる. これらの成分は異なる統計的性質を持つため,フリップフ ロップの記憶保持特性によるばらつき抽出は2.の要件を満 たす必要がある.

本節では,上記の要件を満たすためのラッチ回路の設計 指針となる解析式を示す.文献 [5] で提案されているラッチ 回路の安定動作モデル式を基として,ラッチ回路のリテン

つくローカルばらつきが存在する.本論文ではリテンショ ション電圧から PMOS トランジスタと NMOS トランジス ン電圧の測定値を平均化させることで測定値からランダム タのグローバルばらつきの比を抽出可能である事を示す.

2.2 ラッチ回路の安定動作モデル [5]

本論文で議論するラッチ回路から PMOS トランジスタと NMOS トランジスタのグローバルばらつき比を推定する解 析式の元となる,ラッチ回路の安定動作モデル式について 簡単に引用しながら説明する.

文献 [5] ではラッチ回路の電圧伝達関数 (バタフライカー ブ) を,バタフライカーブのユニティゲイン点とある利得 $\alpha(0 < \alpha < 1)$ を通る直線を結ぶ4本の線からなる平行四辺 形で近似し,その面積が正となる条件がラッチ回路が安定 動作する条件であると定義している.

電源電圧が低いときにラッチ回路はその値の保持に失敗 する事を考えると、その時のトランジスタの動作条件はサ ブスレッショルド電圧動作であると考える事ができる.ト ランジスタのサブスレッショルド電圧特性は以下の式に示 す通りである.

$$\begin{split} I &= k \frac{W}{L} \exp\left(-\frac{\Delta V_{\mathrm{TH,p(n)}}}{n, p(n) v_{\mathrm{T}}}\right) \exp\left(1-\frac{\Delta V_{\mathrm{DS}}}{v_{\mathrm{T}}}\right) \\ &\qquad \exp\left(-\frac{V_{\mathrm{GS}} + \eta V_{\mathrm{DS}} - k_{\gamma,\mathrm{p(n)}} V_{\mathrm{BS}}}{n, p(n) v_{\mathrm{T}}}\right) \qquad (1) \\ k, p(n) &= I_0 e^{\left(\frac{V_{\mathrm{TH,p(n),0}}}{n, p(n) v_{\mathrm{T}}}\right)} \qquad (2) \end{split}$$

ここで, $I_{0,p(n)}$ は $V_{GS} = 0$, $V_{DS} = V_{DD}$ の時の I_{DS} ,WおよびLはトランジスタのゲート幅とゲート長, $V_{TH,p(n),0}$ および $\Delta V_{TH,p(n)}$ は閾値電圧の平均値および変動量,n, p(n)はサブスレッショルド係数, v_{T} は熱電圧, $\eta, p(n)$ はDIBL係数, $k_{\gamma,p(n)}$ はボディ効果係数であり,添え字を利用してPMOS(NMOS)を区別する.

文献 [5] では回路がサブスレッショルド電圧で動作すると きの,ラッチ回路の安定動作モデルは以下の様にモデル化 している.バタフライカーブの一部に注目したときに,ユ ニティゲイン点とある α 利得点を結ぶ直線をそれぞれ u と v と定義する事で,それらの長さを以下の様に求めている.

$$u = \frac{\sqrt{1+\beta^2}}{1-\beta^2} \left(\beta V_{\rm IH} + V_{\rm IL} - \beta V_{\rm OH} - V_{\rm OL}\right)$$
(3)

$$v = \frac{\beta\sqrt{1+\beta^2}}{1-\beta^2} \left(V_{\rm IH} + \beta V_{\rm IL} - V_{\rm OH} - \beta V_{\rm OL}\right)$$
(4)

この時,

$$\beta = \frac{2}{n} \frac{\ln\{(n+2)/(n\alpha+2)\}}{\ln\{\alpha(n+2)/(n\alpha+2)\}}$$
(5)

$$\alpha = \frac{1}{2} + \frac{1}{n \cdot \frac{k_p W_p}{L_p}} \exp\left(\frac{1}{v_{\rm T}} \left(\frac{1}{n_{\rm p}} - \frac{\eta_{\rm n}}{n_{\rm n}} V_{DD}\right)\right) - 1}$$
(6)

$$\frac{1}{n} = \frac{1}{n_{\rm n}} + \frac{1}{n_{\rm p}} \tag{7}$$

これより平行四辺形が面積を持つ時,つまりラッチ回路 がリテンションに成功するためには以下の全ての条件を満 たす必要があるとある.

$$\Delta u - H_{\text{const.}} < 0: u_1 > 0$$
の制約, P_1 が保持 (8)

$$\Delta v - L_{\text{const.}} > 0: u_1 > 0$$
の制約, N_1 か保持 (9)
 $\Delta u' - H_{\text{const.}} < 0: u_2 > 0$ の制約 P_2 が保持 (10)

$$\Delta u = H_{\text{const.}} < 0: u_2 > 0$$
 0 前約, P_2 が保持 (10)
 $\Delta v' = L_{\text{const.}} > 0: u_2 > 0$ の制約 N_2 が保持 (11)

ここで, $\Delta u, \Delta v, H_{\text{const.}}, L_{\text{const.}}$ は以下の式で表される.

$$\begin{pmatrix} \Delta u \\ \Delta v \end{pmatrix} = \frac{n}{2} \begin{pmatrix} 1 & \beta \\ \beta & 1 \end{pmatrix} \begin{pmatrix} \frac{\Delta V_{\text{TH,p,1}}}{n_{\text{p}}} - \frac{\Delta V_{\text{TH,n,1}}}{n_{\text{n}}} \\ \frac{\Delta V_{\text{TH,p,2}}}{n_{\text{p}}} - \frac{\Delta V_{\text{TH,n,2}}}{n_{\text{n}}} \end{pmatrix}, \quad (12)$$

$$H_{\text{const.}} = \left\{ -\beta + (\beta + 1)\frac{n}{2n_{\text{p}}} + \beta \frac{n}{2n_{\text{p}}}\eta_{\text{p}} - \frac{n}{2n_{\text{n}}}\eta_{\text{n}} \right\} V_{\text{DD}} + v_{\text{t}}(\beta - 1) \left\{ \ln\left(\frac{n}{2} + 1\right) + \frac{n}{2}\ln\left(\frac{2}{n} + 1\right) \right\} + \frac{nv_{\text{t}}}{2} \left\{ \ln\left(\frac{k_{\text{p}}\frac{W_{\text{p},1}}{L_{\text{p},1}}}{k_{\text{n}}\frac{W_{\text{n},1}}{L_{\text{n},1}}}\right) + \beta \ln\left(\frac{k_{\text{p}}\frac{W_{\text{p},2}}{L_{\text{p},2}}}{k_{\text{n}}\frac{W_{\text{n},2}}{L_{\text{n},2}}}\right) \right\} (13)$$

$$L_{\text{const.}} = \left\{ -1 + (\beta + 1) \frac{n}{2n_{\text{p}}} + \frac{n}{2n_{\text{p}}} \eta_{\text{p}} - \beta \frac{n}{2n_{\text{n}}} \eta_{\text{n}} \right\} V_{\text{DD}} + v_{\text{t}} (-\beta + 1) \left\{ \ln \left(\frac{n}{2} + 1 \right) + \frac{n}{2} \ln \left(\frac{2}{n} + 1 \right) \right\} + \frac{nv_{\text{t}}}{2} \left\{ \beta \ln \left(\frac{k_{\text{p}} \frac{W_{\text{p},1}}{L_{\text{p},1}}}{k_{\text{n}} \frac{W_{\text{n},1}}{L_{\text{n},1}}} \right) + \ln \left(\frac{k_{\text{p}} \frac{W_{\text{p},2}}{L_{\text{n},2}}}{k_{\text{n}} \frac{W_{\text{n},2}}{L_{\text{n},2}}} \right) \right\} (14)$$

 $\Delta u', \Delta v', H'_{\text{const.}}, L'_{\text{const.}}$ は $\Delta u, \Delta v, H_{\text{const.}}, L_{\text{const.}}$ の添 字を入れ替えたものである.また $\Delta u' = \Delta v, \Delta v' = \Delta u$ で ある.

リテンション失敗モデルの導出 3

特定のトランジスタにおけるプロセスばらつきを原因と して, ラッチ回路がリテンションに失敗する条件を導出す る.式(8)は,1つめのインバータのPMOS トランジスタ (以下 P₁)が値を保持するための条件である.同様に,式(9) はトランジスタ N_1 が,同様に,式(10)はトランジスタ P_2 が,同様に,式(11)はトランジスタ N₂が値を保持するた めの条件である.従って,例えば式(11)が成立しかつ式(8) が成立しない条件を見つける事ができると、トランジスタ P1 に起因して値の保持に失敗する条件を見つける事ができ る.またその条件を満たさない最小の電源電圧 V_{DD} がラッ チ回路のリテンション電圧である事がわかる.

トランジスタ特性は,製造プロセスに起因してグローバ ルばらつきおよびローカルなばらつきを持つ.ばらつきの 解析において,両者の統計量を適切に分離する必要がある. ラッチ回路のリテンション電圧によるばらつき推定におい 量が式に存在することから,ラッチ回路の設計だけでなくト

ては,測定されたリテンション電圧 $V_{\rm DR}$ は,グローバルば らつきに起因するリテンション電圧 VDR.G とローカルばら つきに起因するリテンション電圧 VDR.L の和の形で現れる と考えられる.従って以下の解析において,閾値電圧ばら つき ΔV_{TH} ばらつきの成分をグローバルばらつき $\Delta V_{\mathrm{TH,G}}$ とランダムばらつき $\Delta V_{\text{TH,L}}$ の線形和で表されるものとし て考える.ランダムばらつきはそのサンプル数を増やす事 で大数極限定理に従って減少すると仮定し,サンプル数を 増やすことで $\Delta V_{\text{TH,L}}$ の減少と共に $V_{\text{DR,L}}$ も減少する事を 示す.

3.1 PMOS トランジスタを例にしたラッチの保持失敗条 件の導出

PMOS トランジスタ P_1 を対象に, ラッチ回路が値の保持 に失敗する条件を見つける.トランジスタ P1 が High を出 力している条件において, ラッチが正常に値を保持する条 件は次の式となる.

$$L'_{\rm const.} < \Delta u < H_{\rm const.}$$
 (15)

従って,トランジスタ P1 に起因して値が反転する条件は 以下となる.

$$L'_{\rm const.} < H_{\rm const.}$$
 (16)

$$\Delta u > H_{\text{const.}}$$
 (17)

式(17)を変形すると、最終的に以下の様に簡単化できる.

$$\left(\left\{ -\frac{2}{n} + \frac{1+\eta_p}{n_p} - \frac{1}{n_p} - \frac{\eta_n}{n_n} \right\} (V_{\text{DR,G}} + V_{\text{DR,L}}) + 2v_t \cdot \frac{2}{n} \ln\left(\left(\frac{n}{2} + 1\right) \left(\frac{2}{n} + 1\right) \right) - v_t \left\{ \ln \frac{\frac{k_p W_{p,1}}{L_{p,1}}}{\frac{k_n W_{n,1}}{L_{n,1}}} - \ln \frac{\frac{k_p W_{p,2}}{L_{p,2}}}{\frac{k_n W_{n,2}}{L_{n,2}}} \right\} \right) (\beta - 1) > 0$$
 (18)

式(18)は、トランジスタの定数が係数として入っている-方でばらつきの項が入っていない事から,ばらつきがない 状態においてバタフライカーブが開く制約を表している. 式(19)も同様に変形すると以下の形にする事ができる.

$$\begin{pmatrix} \beta - \frac{2}{n} + \frac{1+\eta_p}{n_p} + \frac{1}{n_p} - \frac{\eta_n}{n_n} \end{pmatrix} (V_{\text{DR,G}} + V_{\text{DR,L}}) \\ + v_t(\beta + 1) \cdot \frac{2}{n} \ln\left(\left(\frac{n}{2} + 1\right)\left(\frac{2}{n} + 1\right)\right) \\ - v_t \left\{ \ln\frac{\frac{k_p W_{p,1}}{L_{p,1}}}{\frac{k_n W_{n,1}}{L_{n,1}}} - \ln\frac{\frac{k_p W_{p,2}}{L_{p,2}}}{\frac{k_n W_{n,2}}{L_{n,2}}} \right\} \\ - \left(\frac{\Delta V_{\text{TH,P,1}} + \beta \Delta V_{\text{TH,P,2}}}{n_p} - \frac{\Delta V_{\text{TH,N,1}} + \beta \Delta V_{\text{TH,N,2}}}{n_n} \right) (1 + \beta) \\ - \left(\frac{\Delta V_{\text{TH,P,G}}}{n_p} - \frac{\Delta V_{\text{TH,N,G}}}{n_n} \right) (1 + \beta) > 0$$
(19)

式(19)は,トランジスタの定数とトランジスタのばらつき



図 1: 電源電圧に対するリテンション条件を示す式 (18) と 式 (19)の関係.

ランジスタのばらつきによって式が制約される事がわかる. 以上2式を用いる事で,2式を同時に満たすプロセス条件 である時に,1つ目のインバータの PMOS(*P*₁)に起因して リテンションに失敗する条件を導くことができた.グロー バルばらつきに注目すると,NMOS トランジスタと PMOS トランジスタのグローバルばらつき量の差分をリテンショ ン電圧ばらつきとして観測できる事がわかる.

また式 (19) を見ると, グローバルばらつきとローカルば らつきによる閾値電圧変動およびリテンション電圧変動が 線形和で表されている事がわかる.従ってサンプル数を増 やしリテンション電圧の測定値の平均値を取る事で, 閾値 電圧のグローバルばらつき量を推定する事が可能となる.

図1に,TTコーナーとSFコーナーの中間点のプロセスばらつき量を与えたときの,電源電圧の変化に対する式(18)と式(19)の遷移を示す.電源電圧に対して式(18)は常に正であるが,式(19)は電源電圧によって符号が変わる事がわかる.電源電圧が低い領域で式(19)が成立しており,電源電圧を一定以下にするとリテンションできなくなる事を示している.

図 2 に, TT コーナーから SF コーナーの 5 種類のプロ セス条件における式 (19) の電圧依存性を示している.プロ セスばらつき量が増えるにつれ,式(19)の符号が変わる電 圧が高くなる事がわかる.このことから,プロセス条件の 変動によってリテンション電圧が変わる事が式(19)からわ かる.



図 2: プロセス条件の変化に対する式 (19)の関係.

4 フリップフロップのリテンション電圧とリン グオシレータの発振周波数によるグローバル ばらつき量の推定

本節では、フリップフロップのリテンション電圧とリング オシレータ(RO)の発振周波数によるグローバルばらつき 量の推定を行う.前節では、ラッチ回路のリテンション電圧 からNMOSトランジスタとPMOSトランジスタの閾値電 圧ばらつきのグローバルばらつき量の差分を評価可能であ る事がわかった.一方でNMOSトランジスタとPMOSト ランジスタの閾値電圧を個別に分離するためには、NMOS トランジスタとPMOSトランジスタのグローバルばらつ き量に対して異なる感度を持つ別の回路が必要である.RO 回路は一般にプロセスばらつきに感度が高く、またその発 振周波数はPMOSトランジスタとNMOSトランジスタの 閾値電圧の平均値に対して感度を持つ.そこでフリップフ ロップとROを組み合わせたグローバルばらつき量の推定 手法を提案する.

4.1 シミュレーションによる感度解析

65-nm FDSOI プロセスを対象に,ばらつきを評価するため のフリップフロップと RO 回路による評価を行う. RO 回 路は駆動力 1x インバータによる 19 段 RO 回路を利用した. フリップフロップはデジタル回路設計を目的とした標準的 な TGFF(Transmission Gate Flip Flop)を利用した.どち らもレイアウトを行い,LPE 後のネットリストに対してシ ミュレーションによるプロセスばらつきに対する発振周波 数およびリテンション電圧の評価を行った.

図 3 に , NMOS トランジスタと PMOS トランジスタの 閾値電圧ばらつきに対する RO の発振周波数の変動の様子



図 3: 閾値電圧変動に対する RO 発振周波数の変動.

を示す.この時ROの電源電圧は0.4Vとした.図より,RO の発振周波数は各トランジスタの平均的特性に対して感度 をち,FF-SS コーナーに対して発振周波数は変動するが, SF-FS コーナーに対しては発振周波数の変動は少ない.

図4に,NMOSトランジスタとPMOSトランジスタの 閾値電圧ばらつきに対するリテンション電圧の変動の様子 を示す.リテンション電圧を評価するために,図の様に電 源電圧を徐々に下げ,フリップフロップの保持値が反転する 最も高い電圧を評価し,リテンション電圧とした.図から わかるように,リテンション電圧は各トランジスタの差分 の特性に対して感度をち,SF-FSコーナーに対して変動す るが,FS-SFコーナーに対しては変動は少ない事がわかる.

評価精度を調べるために,シミュレーションにおいてあ るプロセスばらつき量を仮定したときに,同じばらつき量 をフリップフロップと RO に与えてそれらのリテンション 電圧と発振周波数からばらつき量の逆算を行った.その結 果,NMOS トランジスタと PMOS トランジスタの閾値電 圧変動量が \pm 20-mV の範囲において曲面方程式から精度 良く閾値電圧変動量を推定する事ができ,その誤差は最大 でも ± 0.25 -mV 以内である事がわかった.

4.2 実測によるプロセスばらつき量の推定

以上より,2つの回路は NMOS トランジスタと PMOS ト ランジスタのプロセスばらつきに対して異なる感度を持つ 事から,これらの回路を利用してプロセスばらつきの分離 を行う.

図 3 および図 4 の結果から,図 5 の様に NMOS トラン ジスタと PMOS トランジスタの閾値電圧変動量に対する RO の発振周波数およびフリップフロップのリテンション電



図 4: 閾値電圧変動に対するリテンション電圧の変動.

圧の変動量の予測式を作成する.作成した予測式に対して, テストチップにおける RO の発振周波数とリテンション電 圧の測定値を入力する事で,テストチップにおけるグロー バルばらつき量の推定を行う.作成する予測式の次数と推 測精度にはトレードオフが存在する.今回は NMOS トラン ジスタと PMOS トランジスタの閾値電圧変動量 ($\Delta V_{\text{TH,n}}$, $\Delta V_{\text{TH,p}}$)に対する発振周波数 (F) およびリテンション電圧 変動量 (V_{DR})を次に示す 2 次の曲面式で表す事にする.

$$V_{\rm DR} = k_1 \Delta V_{\rm TH,p}^2 + k_2 \Delta V_{\rm TH,n}^2 + k_3 \Delta V_{\rm TH,p}^2 \Delta V_{\rm TH,n}^2 + k_4 \Delta V_{\rm TH,p}^2 \Delta V_{\rm TH,n} + k_5 \Delta V_{\rm TH,p} \Delta V_{\rm TH,n}^2 + k_6 \Delta V_{\rm TH,p} \Delta V_{\rm TH,n} + k_7 \Delta V_{\rm TH,p} + k_8 \Delta V_{\rm TH,n}^2 + k_9 (20)$$

$$F = c_1 \Delta V_{\rm TH,p}^2 + c_2 \Delta V_{\rm TH,n}^2 + c_3 \Delta V_{\rm TH,p}^2 \Delta V_{\rm TH,n}^2 + c_4 \Delta V_{\rm TH,p}^2 \Delta V_{\rm TH,n} + c_5 \Delta V_{\rm TH,p} \Delta V_{\rm TH,n}^2 + c_6 \Delta V_{\rm TH,p} \Delta V_{\rm TH,n} + c_7 \Delta V_{\rm TH,p} + c_8 \Delta V_{\rm TH,n}^2 + c_9 (21)$$

ここで, k₁-k₉ および c₁-c₉ は感度係数である.

図6にテスト回路を示す.テスト回路はROアレイとなっ ており,同一のレイアウトを持つRO回路が380個搭載さ れている.制御回路を利用して同時に一つのROを有効化 し,その発振信号をチップの外部へ伝達し,チップ外部の 周波数カウンタを利用して発振周波数を計算する.制御回 路には制御回路を構成するためのシフトレジスタが搭載さ れており,今回の試験では本シフトレジスタへ初期値を与 え,電源電圧を下げる事,再度電源電圧を十分に上げ値を 読み出す事でリテンションに失敗し値が消失するか否かを 確認する.各フリップフロップにおいて,0もしくは1が 共に正常に記憶できる最低保持電圧をそのフリップフロッ プのリテンション電圧とした.リテンションのテストにお いて,静的ばらつきの影響だけでなく,動的な外部ノイズ による値の反転が見られた.そのため,3回同じ電圧条件



図 5: フリップフロップのリテンション電圧と RO の発振周 波数を組み合わせたトランジスタばらつきの推定手法.

表 1: Threshold voltage variation estimation result.

Chip	$\Delta V_{\mathrm{TH,p}}$	$\Delta V_{\mathrm{TH,n}}$
chip1	-5.48%	-1.36%
chip2	-3.73%	-1.66%

での測定を行い,2回値を保持できなくなる場合にリテン ションに失敗したと判定した.

実験において,200 サンプルの RO 回路の発振周波数と, 20 個のフリップフロップ回路のマスターラッチを利用して ばらつき量の推定を行った.推定結果を表1に示す.2つ のチップにおける閾値電圧変動量を評価した結果,chip1に おいて NMOS トランジスタと PMOS トランジスタの閾値 電圧変動量がそれぞれ-5.5%,-1.4%,chip2 において同じ く-3.7%,-1.7%である事がわかった.

5 結論

本論文では,フリップフロップのリテンション電圧を利 用した PMOS と NMOS の閾値電圧変動量を測定手法を提 案した.ラッチ回路において,特定のトランジスタに起因 してラッチ回路が値の保持に失敗する条件を明確にし,そ れは NMOS トランジスタと PMOS トランジスタの閾値電 圧変動量の差分がリテンション電圧ばらつきに影響する事 を明らかにした.また測定個数を増やす事でランダムばら つきを打ち消し,グローバルばらつきによるリテンション 電圧の変動が抽出可能である事を示した.以上の結果から, フリップフロップのリテンション電圧と RO 回路の発振周 波数を組み合わせる事でグローバルばらつき量を推定する 手法を提案した.測定手法の精度をシミュレーションによっ



図 6: テストチップの回路構造.

て評価した結果,2つの回路を組み合わせた閾値電圧変動 量の推定結果の誤差は想定している真値に対して最大でも ±0.25-mVと十分小さい事がわかった.また提案手法を用 いて,実シリコン上のばらつき量の推定を行った.

謝辞

本研究は JSPS 科研費 JP-17K12657 の助成を受けたもの である.設計実験は,東京大学大規模集積システム設計教 育研究センターを通し、シノプシス株式会社,日本ケイデ ンス株式会社,メンター株式会社の協力で行われた.

参考文献

- J. Tschanz and S. Narendra, "Effectiveness of Adaptive Supply Voltage and Body Vias for Reducing Impact of Parameter Variations in Low Power and High Performance Microprocessors," *IEEE Journal of Solid-State Circuits*, vol. 38, no. May, pp. 826–829, 2003.
- [2] S. Narendra, D. Antoniadis, and V. De, "Impact of Using Adaptive Body Bias to Compensate Die-to-die Vt Variation on Within-die Vt variation," in *International Symposium on Low Power Electronics* and Design, 1999, pp. 229–232.
- [3] I. A. Mahfzul, A. Tsuchiya, K. Kobayashi, and H. Onodera, "Variation-sensitive Monitor Circuits for Estimation of Die-to-Die Process Variation," in *International Conference on Microelectronic Test Structures*, no. 1, 2011, pp. 153 – 157.
- [4] A. Datta, M. Abu-Rahma, S. Dasnurkar, H. Rasouli, S. Tamjidi, M. Cai, S. Sengupta, P. Chidambaram, R. Thirumala, N. Kulkarni, P. Seeram, P. Bhadri, P. Patel, S. S. Yoon, and E. Terzioglu, "Analysis, modeling and silicon correlation of low-voltage flop data retention in 28nm process technology," in *Proceedings - International Symposium on Quality Electronic Design*, 2013, pp. 580–584.
- [5] T. KAMAKARI, J. SHIOMI, T. ISHIHARA, and H. ONODERA, "Analytical Stability Modeling for CMOS Latches in Low Voltage Operation," *IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences*, vol. E99.A, no. 12, pp. 2463–2472, 2016.