動的リコンフィギャラブルプロセッサにおける 時分割多重実行の評価

長谷川 揚平[†] 阿 部 昌 平^{†,} 黒 瀧 俊 輔^{†,} ヴマントウアン[†] 天 野 英 晴[†]

本論文では,動的リコンフィギャラブルプロセッサにおける時分割多重実行の性能,面積,消費電力のトレードオフを議論する.動的リコンフィギャラブルプロセッサは,粗粒度のProcessing Element (PE)のアレイによる並列処理と,マルチコンテキスト方式の動的再構成機能により,アプリケーションを時分割多重化することで高い面積効率,電力効率を実現する.本論文では,対象アプリケーションの要求性能に対して面積効率,電力効率を最適化するPEアレイ構成を明らかにし,動的再構成機能による時分割多重実行の効果を定量的に評価する.実際に,NECエレクトロニクス社のDynamically Reconfigurable Processor(DRP)を対象として,いくつかのアプリケーションを様々なPEアレイ構成を想定して実装し,評価を行った.

Evaluation of Time-multiplexed Execution on the Dynamically Reconfigurable Processor

Yohei Hasegawa,[†] Shohei Abe,^{†,} Shunsuke Kurotaki,^{†,} Vu Manh Tuan[†] and Hideharu Amano[†]

Dynamically Reconfigurable Processor (DRP) developed by NEC Electronics is a coarse grain reconfigurable processor that selects a datapath called a context from the on-chip repository of sixteen circuit configurations at run-time. The time-multiplexed execution based on the multicontext functionality is expected to improve area and power efficiency. To demonstrate the impact of the time-multiplexed execution, we have implemented several stream applications on DRP with various context sizes. Throughout the evaluation based on real application designs, we made a quantitative analysis of the context size which realize optimal area and power efficiency.

1. はしがき

近年,発展の目覚ましい動的リコンフィギャラブル プロセッサは,ハードウェアの高速性とソフトウェア の柔軟性をあわせ持つデバイスとして注目を集めてい る¹⁾.近年の商用の動的リコンフィギャラブルプロセッ サ^{2),3)}は,8~32 bit の粗粒度の Processing Element (PE)と分散メモリモジュールを二次元アレイ上に配 置した構成をとり,各 PE の命令と PE 間の接続を動 的に変更することが可能である.

動的リコンフィギャラブルプロセッサは , 多くの PE

* 慶應義塾大学
 Keio University
 現在,株式会社野村総合研究所
 Presently with Nomura Research Institute, Ltd.
 現在,ソニー株式会社
 Presently with Sony Corporation

と分散メモリモジュールのアレイによる並列処理によ り,特にマルチメディア処理やネットワーク処理にお いて高い処理性能を示す.また,動的再構成機能によ り,ハードウェアの面積を削減し,面積効率,電力効 率を改善することができると期待されている.さらに, 高位合成技術との融合により,アプリケーションの開 発期間を大幅に短縮することができる.

近年の動的リコンフィギャラブルプロセッサの最大 の特徴は,マルチコンテキスト方式に基づく動的再構 成機能である.物理的な PE アレイ上で実現される データパスをコンテキストと呼び,これを1クロック 程度の短い時間で高速に切り替えることができる.対 象となるアプリケーションは複数のコンテキストに分 割され,必要なコンテキストを必要なときのみ実行す ることができる.我々は,このマルチコンテキスト方 式に基づく実行方式を時分割多重実行と呼ぶ.

時分割多重実行の概念は,細粒度の Field Pro-

grammable Gate Array (FPGA)を対象として,従 来から活発に議論されてきた⁴⁾.近年,複数の企業よ り粗粒度の PE アレイによる高速な動的再構成能力を 持つデバイスが登場し,FPGA に代表される従来の プログラマブルデバイスの課題であった面積効率,電 力効率を改善するデバイスとして期待されている.

一方,動的リコンフィギャラブルプロセッサは, System-on-a-Chip(SoC)におけるIntellectual Property(IP)コアとしての利用が想定されている.動的 リコンフィギャラブルプロセッサ自体は,チップ製造後 に用途に応じてユーザプログラム可能であるが,チッ プ製造段階では搭載する PE アレイのサイズやコン テキスト数を定義する必要がある.これらのパラメー タは時分割多重実行において性能,面積,消費電力に 直結する重要な要素である.このため,対象のアプリ ケーションに対して,高い面積効率および電力効率を 得ることのできる PE アレイの構成をチップ設計時に 明らかにしておく必要がある.

一般的なプロセッサに関しては,設計時に構成をカ スタマイズする技術が進んでおり,目的に応じて専用 の命令セットを定義したり,専用ハードウェア回路を 拡張したりするコンフィギャラブルプロセッサ^{5)~7)}が すでに広く利用されている.しかし,動的リコンフィ ギャラブルプロセッサの場合,様々なサイズの PE ア レイで時分割多重実行をした際の,面積効率および電 力効率に関する定量的な評価はあまり行われておらず, 最適な PE アレイ構成を見出す方法論は確立されてい ない.

本論文では,実際の動的リコンフィギャラブルプロ セッサである NEC エレクトロニクス社の Dynamically Reconfigurable Processor (DRP)を対象とし て,PE アレイのサイズを変えて時分割多重実行を行っ た場合の性能,面積,消費電力のトレードオフを議論 する.DRP のプロトタイプチップ DRP-1 とその開 発環境を用いて,いくつかのアプリケーションを,異 なるサイズの PE アレイのもとで設計し,時分割多重 実行によるトレードオフを定量的に評価する.そのう えで,対象のアプリケーションに対して,面積効率お よび電力効率を最適化する PE アレイ構成を見出す. 本研究の最終目標は,対象のアプリケーションに対し て必要性能を最も効率的に実現する PE アレイの構成 を見出すための方法論を確立することであり,本論文 はそのための第1歩である.

本論文の構成は以下のとおりである.2 章では,対 象デバイスである DRP のアーキテクチャについて述 べる.続いて,3 章において,DRP における時分割 多重実行モデルを述べる.そして,4章でDRP-1上 に実装したアプリケーションに基づいた評価結果を述 べ,5章で評価結果に関する考察と結論を述べる.

2. DRP アーキテクチャ

DRP は, NEC エレクトロニクス社より 2002 年に 発表された動的リコンフィギャラブルプロセッサであ る²⁾. DRP の基本ユニットである Tile の構造を図 1 に示す. DRPは, Tileをアレイ状に配置することで, 所望の規模の DRP Core を実現する. 各 Tile は, 8 bit の演算器とレジスタファイルなどから構成される Processing Element (PE)を8×8の2次元アレイ状に 並べ,その周辺に8個の2-portメモリである VMEM を垂直方向の端に配置し,4個の1-portメモリである HMEM を水平方向に配置した構成となっている.ま た, VMEM/HMEM をそれぞれ制御するコントロー ラである VMCTR が2つ, HMCTR が1つ搭載され ている.さらに中央部に1つのState Transition Controller (STC) が配置されている. Tile ごとに STC と PE のアレイが組み合わされているため, 各 Tile が 独自のステートマシンの制御下で独立して動作するこ とが可能である.

各 PE の構成を図 2 に示す. 各 PE は 8 bit の ALU, シフトやデータ制御,簡単な論理演算を行う Data Manipulation Unit (DMU), 8 bit の Flip Flop, レジス タファイルから構成される.

DRP では, PE アレイで実現される複数の回路構成 情報(コンフィギュレーションデータ)を,内部の命 令メモリに格納しておく.本論文では,PE アレイで 実現される回路構成をコンテキストと呼ぶ.そして, 実行中に必要に応じて STC が発行した命令ポインタ に切り替えることでコンテキストを切り替える.DRP

НМЕМ		НМЕМ		НМЕМ		HMEM		HMCTR			
PE	PE	PE	PE	PE	PE	PE	PE	VMEM			
PE	PE	PE	PE	PE	PE	PE	PE	VMEM			
PE	PE	PE	PE	PE	PE	PE	PE	VMEM			
PE	PE	PE	PE	PE	PE	PE	PE	VMEM			
	VMCTR										
	VMCTR										
PE	PE	PE	PE	PE	PE	PE	PE	VMEM			
PE	PE	PE	PE	PE	PE	PE	PE	VMEM			
PE	PE	PE	PE	PE	PE	PE	PE	VMEM			
PE	PE	PE	PE	PE	PE	PE	PE	VMEM			

図1 Tileの構造 Fig.1 DRP Tile architecture.



では,クロックサイクルごとにコンテキストの切替え が可能である.

DRP のプロトタイプチップである DRP-1 の 構成を図 3 に示す.DRP-1 はコアの周辺部に 32 bit の乗算器を 8 個, PCI バスインタフェース, SDRAM/SRAM/CAM インタフェースを搭載したシ ステム LSI である.また, PCI バスインタフェース, SDRAM/SRAM/CAM インタフェースにより単独で PCI バスへの接続や外部メモリの制御が可能である.

DRP-1 では 4×2 個の Tile が配置されており, 全 体では 512 個の PE を持つ.チップ中央には, DRP-1 全体の状態遷移を制御するためのシーケンサである Central State Transition Controller (CSTC)が配 置されている.また, DRP-1 全体では VMEM を合 計 80 個 (DRP Core の両端には必ず VMEM を配置 する必要があるため, 1 列付加される), HMEM を合 計 32 個持つ.

DRP-1 は内部の命令メモリに最大16 コンテキスト 分の情報を蓄えることが可能で,クロックサイクルご とにコンテキストの切替えが可能なマルチコンテキス トデバイスである.

DRP の開発環境として, DRP コンパイラおよび 統合開発環境 Musketeer⁸⁾ が提供されている.対象 のアプリケーションをソフトウェアライクに開発する ことができるため,短 TAT を実現することができる. DRP コンパイラは, C 言語をハードウェア記述用に拡 張した Behavior Design Language (BDL)から,動 作合成,テクノロジマッピング,配置配線などの合成 を経て,最終的に DRP 上で実行可能なコンフィギュ レーションデータを生成する.



DRP における時分割多重実行

3.1 時分割多重実行の基本モデル

DRP の対象とするアプリケーションは,組み込みシ ステムにおけるマルチメディアデータを扱うストリー ム処理である.動的リコンフィギャラブルプロセッサ において,アプリケーションは複数のコンテキストに 分割され,これらを動作中に切り替えながら実行する. このとき,コンテキストの切替えは逐次的に行われる が,コンテキスト内ではアレイ状に配置された多数の PE と分散メモリによって並列処理が行われる.よっ て,アプリケーションの実行性能はコンテキストのス ケジューリング方法に大きく依存する.

通常,計算機上で実行されるアルゴリズムには潜在 的に並列性と逐次性が存在するため,アプリケーショ ンを実行するためには一定のサイクルを必要とする. 特に,DRP上でストリーム処理を実行する場合,以 下のような典型的な処理フローが考えられる.

- (1) 処理するデータを分散メモリ(レジスタ)から 読み出す.
- (2) 要求された処理を PE アレイ上で実行する.
- (3) 演算結果を分散メモリ(レジスタ)に書き戻す.
 ここで,これらの一連の処理を1つのステップと
 考える.通常,このようなステップは反復して実行され,ステップごとに少なくとも1クロックを要する.
 すべてのステップが終了次第,出力データをチップ外に出力する.時分割多重実行では,ステップの処理は
 PE アレイからなるコンテキストにマッピングされ,

ステップの遷移はコンテキストの切替えに対応する. このように,対象とするアプリケーションには逐次 実行の制約があるが,並列性はそれぞれのステップに



Fig. 4 The number of required PEs for each step (DCT).

対して定義される.本論文では,各ステップにおける必要PE数をそのステップの並列性と定義する.図4は, JPEGエンコーダにおける離散コサイン変換(DCT) をDRPのPEアレイ上に実装した場合の各ステップ における必要PE数を示す.この実装例では,無限個のPEとVMEM/HMEMが利用可能であると想定し ている.各ステップはアルゴリズムに従って一定回数 反復して実行される.

DCT は, 主に 8×8 の画像データ上での行および 列方向への積和・積差演算から構成される.この実装 例では,それぞれ 8×8 の画像データを VMEM で 構成される 8 個の独立した配列に格納している.これ は,8 個の行方向のデータを同時に読み出し並列処理 を行うためである.データの読み出しが終了した段階 で,行方向の処理が 600 個近くの PE を使用して並列 に処理される.なお,ここでの定数乗算は DRP コン パイラによって Shift & Add に自動的に展開される. 一方,列方向の演算ステップでは,逐次的にデータを 読み出す必要があることから並列性が低下する.

ここで,コンテキストサイズを1つのコンテキスト あたりで利用可能な PE 数とし,N で表す.このと き,あるアプリケーションのステップの集合を S_N と し,ステップ $i \in S_N$ の利用 PE 数,反復回数,遅延 時間をそれぞれ n_N^i , l_N^i , t_N^i とする.このときのア プリケーションの実行サイクル数と最大遅延時間をそ れぞれ c_N , d_N とすると,

 $c_N = \sum_{i \in S_N} l_N^i, \qquad d_N = \max_{i \in S_N} \{t_N^i\}$

となり,実行時間 e_N は $c_N d_N$ で与えられる.

ここで,図4の例のように,無限個のPEを想定 ($N = \infty$)する.このとき, S_{∞} の要素の個数,す なわち総ステップ数の最小値 s_{∞} は,アルゴリズム 自体とデータ構造に依存することになる.よって,た とえ無限個のPEを想定しても,対象アプリケーショ ンは少なくとも s_∞ ステップを必要とする.ゆえに, c_∞ は,対象アプリケーションの DRP における実行 クロック数の最小値を意味する.

本論文では,この無限個の PE を想定した評価結果 を基に,コンテキストサイズを変えて時分割実行した 場合に,性能とコストがどのように変化するかをモデ ル化し,理論式あるいは簡単なプログラムにより,実 行時間と必要コンテキスト数を見積もる手法を示す. この手法により,無限個の PE を想定して評価した結 果のみから,それぞれのコンテキストサイズでの性能 とコストを見積もることができる.

3.2 コンテキストスケジューリング手法

これまで述べたように,時分割多重実行では,各ス テップはあるコンテキストにマッピングされ,ステッ プの遷移はコンテキストの切替えに対応する.しかし, コンテキストサイズ N と,利用可能コンテキスト数 には限りがあるため,計算資源の利用効率を高めるた めに,実際には以下に示す操作が必要となる.

3.2.1 コンテキスト分割

各ステップが要求する利用 PE 数が,コンテキスト サイズを超える場合,すなわち $n^i_{\infty} > N$ となる場合, そのステップ *i* をさらに複数のステップに小さく分割 する必要がある.本論文では,これをコンテキスト分 割と呼ぶ.図5のAの領域のステップは,必要 PE 数がコンテキストサイズを超えているため,さらに小 さく分割する必要がある.

コンテキストサイズ N が与えられたとき,コンテ キスト分割により必要ステップ数の最小値 s_N は,

$$s_N = \sum_{i \in S_{\infty}} \left\lceil \frac{n_{\infty}^i}{N} \right\rceil \ge s_{\infty}$$

と定義される.また,このとき実行クロック数は *c_N*は,

$$c_N = \sum_{i \in S_N} l_N^i = \sum_{i \in S_\infty} \left(\left| \frac{n_\infty^i}{N} \right| l_\infty^i \right) \ge c_\infty$$

である.

実行クロック数は,コンテキストサイズが明らかに なれば,上記の式で見積もり可能である.遅延時間に 関しては,分割により一定の割合で削減されると仮定 すれば,実行時間を見積もることができる.とはいえ, コンテキスト分割により,通常はデータパス自体を分 割するため,遅延時間は削減されるが,実際には,分 割の方法によって遅延時間に与える影響は異なる.こ の影響については実際のアプリケーションの評価時に 議論する.



また,コンテキスト分割の損失として,分割箇所に

データ共有のためのレジスタが必要である.さらに, 定数乗算のように,これ以上の分割が難しい場合には, 分割にフラグメントが生じて無駄が増大すると同時に, 最大遅延の増大を招く.この点についても実際のアプ リケーションの評価を通して議論する.

3.2.2 コンテキスト統合

図5のBの領域のステップのように,並列性が少 なく必要PE数の少ないステップが存在する場合,こ れらのステップを単一のコンテキストにそれぞれ割り 当てると,PEの利用効率がきわめて悪い.そこで,1 つのコンテキストに利用PE数の少ない複数のステッ プを割り当て,各ステップを逐次的に実行することで PEの利用効率を高めることができる.本論文では, これをコンテキスト統合と呼ぶ.

コンテキスト統合の概念を式で表すことは困難だが, コンテキストサイズ N の範囲内で統合するステップ を決定するため,必要コンテキスト数 x_N は単純なプ ログラムで見積もることが可能である.なお,DRP の場合,同一コンテキストに統合可能なステップ数は 最大で4までに制限されるが,全ステップがコンテキ スト統合により単一のコンテキストに割り当てられた 場合,これは時分割多重化を行わない通常の実行方式 に対応する.

コンテキスト統合は,確かに PE の利用効率を高め, 必要コンテキスト数を削減するが,実行時間を改善す るものではない.その主な理由は,コンテキスト統合 を行っても,*s_N* および *c_N* が変化しないためである.

一方,コンテキスト統合により,単一コンテキスト のデータパス全体が平面的に拡大するため,配線遅延 が増大する傾向にある.また,単一コンテキスト内の 複数のステップ間でデータを共有する場合に限り,マ ルチプレクサを追加する必要があり,場合によっては 必要 PE 数を増加させ,最大遅延時間を増大させる. このため,不必要なコンテキスト統合を行わないよ うに注意が必要であるが,最大遅延パスを含むステッ プは,通常はそれ自体が多くの PE を消費するため, コンテキスト統合の対象ステップとなることはない. よって,多くの場合,コンテキスト統合による性能お よびコストへの影響は少ない.ここでは,理論的に見 積りを行う場合は,コンテキスト統合での遅延の増加 は生じないと仮定する.

3.3 コンテキストサイズのトレードオフ

これまで述べたように,コンテキストサイズ N はコ ンテキストあたりの利用可能 PE 数を意味する.DRP の場合,1 つの Tile 中に 64 個の PE とそれに応じた VMEM/HMEM を装備しており,コンテキストサイ ズの変更は Tile 単位で行われる.よって,N は 64 の 倍数となる.実際には,全 PE を用いた場合,配置配 線が困難となることから,利用 PE 数は N の 80% 程 度に抑えることが望ましい.

N を大きくとれば,多くの PE による並列処理によ り,性能を向上させることが可能である.しかし,多 くのアプリケーションにおいて,各ステップにおける 並列性 nⁱ_N は一様ではないため,N を大きくしすぎ ると PE の利用効率が悪化し,面積あたりの性能が低 下する.さらに,面積が増加することで,配線遅延と 消費電力の増大を招く.また,PE の利用効率を高め るために,不必要なコンテキスト統合を行うと,最大 遅延時間の増大により,かえって性能を悪化させてし まう可能性がある.

一方,コンテキストサイズを小さくすると,PEの 利用効率は向上し,面積効率と電力効率はともに向上 する.しかし,コンテキスト分割により絶対性能が低 下することから要求性能を満足できない可能性があ る.また,コンテキストサイズが小さすぎると,必要 ステップ数および必要コンテキスト数の増加とともに コンテキストスイッチの頻度が高まり,付加的な消費 電力の増加を招くことが予想される.

4.評価

4.1 実アプリケーションによる評価

前章で示したモデルと実際のアプリケーションの挙 動の差を調べるため,評価用アプリケーションとして, 以下に示すストリーム処理を選んだ.

- JPEG エンコーダにおける離散コサイン変換 (DCT)
- MP3 デコーダにおける変形逆離散コサイン変換 (IMDCT)
- 高速フーリエ変換(FFT)
- 共通鍵ブロック暗号 Advanced Encryption Stan-

dard (AES)

 一方向ハッシュ関数 Secure Hash Algorithm 1 (SHA-1)

これらのアプリケーションのアルゴリズムは BDL で記述し, DRP コンパイラを用いて合成した.

ここで,時分割多重実行のトレードオフを評価す るため,それぞれのアプリケーションをコンテキスト サイズ N を変えながら実装した.具体的には,まず $N = \infty$ を想定してアルゴリズムの並列性を測定し, 8 Tile で実装できる範囲で並列性を高めるようにデー タ構造などの工夫を行った.次に,アルゴリズムは変 えずに,コンテキストサイズ N を変化させ,それぞ れのコンテキストサイズで性能が最も高くなるように チューニングを行った.

ここで,コンテキスト分割および統合は DRP コン パイラが自動的に行う方法と,人手で行う方法が選 択可能である.本評価では,コンテキスト分割は最も 性能が高くなるように可能な限り人手で最適化を行っ た.一方,コンテキスト統合は,前述したように,不 必要な統合を行わなければ性能およびコストに大きな 影響を与えない.DRP の場合は,コンパイラによっ て,あまりロスが発生しないようにコンテキスト統合 を行うことが可能で,手動で試行錯誤を行うよりも自 動で行ったほうが良好な結果が得られる場合が多い. このため,今回は16コンテキストに収まらない場合 や,最大遅延時間が極端に増大してしまう場合などの 例外を除き,コンテキスト統合は DRP コンパイラに 委ねることとした.

なお,Nに制約を設けない場合,利用するPE数が 8 Tileに実装可能な範囲を超えてしまうと,DRP-1上 に配置配線を行うことができない.この場合は,配置 配線前の結果を利用している.配置配線後の結果と比 べ,利用ステップ数,コンテキスト数に違いはないが, 配置段階で回路の最適化が行われるため,利用PE数 は多めに算出される傾向にある.

また,Nに制約を設けない場合の実装結果より,3章 で示した時分割多重実行モデルを用いて,利用 PE数, コンテキスト数,実行時間を見積もり,実装結果と比 較する.

4.2 実装結果

表1 に各アプリケーションの実装結果を示す. 左から想定 Tile 数, 全コンテキストのうちの最大利用 PE 数, 最大遅延時間, 最大動作周波数, 必要クロック数, 消費電力を示している. なお, 括弧内の数値は前章の モデルより求めた理論的な見積り値を示す. $N = \infty$ は, 無限の PE アレイサイズを想定して, コンテキス ト分割および統合を行っていない状態での測定結果で あり,理論的な見積りの基盤として用いられる.

 $N = \infty$ での最大利用 PE 数は,アプリケーション の最大並列性を意味する.DCT,IMDCT,Viterbi, AES-CBC は FFT,SHA-1 に比べて相対的に並列性 の高いアプリケーションであるといえる.また,最大 遅延時間は DRP コンパイルフローにおける配置配線 後のレポートから算出した値である.必要クロック数 は,入力ストリームの1ブロックデータあたりの実行 クロック数である.

消費電力は,統合開発環境 Musketeer における電 カプロファイラの算出した値である.電力プロファイ ラは,DRP-1を対象デバイスとして,シミュレーショ ン結果と,利用 PE 数や最大動作周波数などの実装結 果より電力値を算出しており,実チップから測定した 場合と異なる可能性がある.また,対象とする消費電 力は DRP-1 のコア部のみで,I/O などの 3.3 V 系の 電力は含まれていない.さらに,ここでは算出される 電力値はサイズを 8 Tile に固定しているため,電力 プロファイラの値を補正して各コンテキストサイズに 対する消費電力を算出している.

評価結果より,前章のモデルで予測したとおり,N の減少にともないコンテキスト分割により必要コンテ キスト数は増加し,最大利用 PE 数は減少している. 前章で示したモデルから得られる理論的な見積りから も同様の傾向が確認できる.しかし,理論値はコンテ キスト分割および統合のロスを考慮していないため, 場合によっては実測値と比較するとある程度の差が生 じている.また,理論式はコンテキスト統合による遅 延時間の増大を無視しているため, FFT や SHA-1 な どの並列性の低いアプリケーションでは,可能な限り コンテキスト統合を行ってコンテキスト数を減らした 場合の設計となっている.しかし,実際には各サイズ で性能を最適化する設計を行い,統合によって遅延時 間が延びて性能に影響を与える場合,これを避けて いる.このため,理論式からの見積りに比べ,最大利 用 PE は少なめ,利用コンテキスト数は多めになって いる.

一方,必要クロック数は,見積り値に示す傾向に従っ て,Nの減少にともない増加している.しかし,DCT および Viterbi など並列性の高いアプリケーションで, 見積りとの差が大きくなっている.これは,並列性の 高いアプリケーションでは,一定以上分割すると,レ ジスタの挿入や,これ以上分割が難しい演算などに より,分割のオーバヘッドが大きくなるためと考えら れる.

Application	Tile	Context	May DEc	Delay [ns]	Freq. [MHz]	Clocks	Power [mW]
Application	(N/64)	(x_N)	Max FES	(d_N)	$(1/d_N)$	(c_N)	(p_N)
	∞	26	588	87.7	11.4	73	-
DCT	8	16(10)	259(379)	82.0	12.2	92 (81)	345.4
	6	25(14)	186(304)	76.0	13.2	153 (81)	269.0
	4	34(16)	148 (200)	0) 67.3 14.9 168 (89)		168 (89)	217.6
	2	64(27)	73(98)	69.2	14.4	332(145)	113.1
IMDCT	∞	16	888	160.6	6.2	1347	-
	8	13(9)	360 (333)	95.5	10.5	3681 (3773)	248.3
	6	14(11)	280 (301)	102.4	9.8	3791 (3837)	180.1
	4	20(14)	183(198)	83.7	11.9	3928 (3901)	164.7
Viterbi	∞	3	893	60.0	17.6	2	-
	8	7(4)	320(364)	27.2	36.8	8 (4)	1136.0
	6	8(5)	204 (298)	27.7	36.1	10 (4)	908.1
	4	9(7)	160(179)	31.0	32.2	11(6)	611.8
	∞	8	514	29.1	34.3	10	-
AFS FCP	8	6(4)	448 (357)	27.0	36.2	20 (20)	1092.5
AES-EOD	6	7(6)	224 (257)	22.2	45.0	29 (20)	1080.0
	4	8 (7)	224(172)	27.6	37.1	29 (30)	627.3
FFT	∞	14	61	40.1	24.9	49050	-
	8	5(4)	101 (123)	35.6	28.1	49050 (49563)	731.4
	4	6(4)	87 (123)	37.2	26.9	49050 (49563)	373.2
	2	7(5)	73(83)	38.4	26.1	49050 (49563)	225.3
	1	16(7)	33(51)	23.0	43.4	73125 (60827)	186.9
	∞	14	61	35.1	28.5	93	-
SH A_1	8	8 (4)	61(217)	27.6	36.2	93 (93)	806.8
	6	8 (4)	61(217)	27.2	36.8	93 (93)	624.1
511A-1	4	8 (4)	61 (156)	29.5	33.9	93 (93)	394.8
	2	8(5)	61 (94)	29.6	33.8	93 (93)	213.8
	1	10 (10)	53(46)	31.2	32.1	94(135)	114.3

表 1 評価アプリケーションの実装結果 Table 1 Implementation results of target applications.

伝搬遅延時間の見積りは前章のモデルは分割によっ て一定の割合で減少し,統合によっては変化しないと 考えたが,実際の設計ではアプリケーションによる依 存性が大きい.SHA-1とFFTは両者ともに並列性は 小さいが,FFTはコンテキスト統合がさほど遅延時 間に影響しないため,Nが大きい範囲でコンテキスト 数を削減できている.一方で,SHA-1は遅延時間の増 大を抑えるためには,コンテキスト統合を行うことが できず,Nが大きくてもコンテキスト数は減っていな い.モデルどおり,コンテキスト分割により,最大遅 延時間は減少する傾向にあるが,ViterbiやSHA-1, FFTでは,かえって増加するケースがみられた.こ れは,Nの減少により,PEの利用密度が増加し配置 配線の自由度が低下したことで配線長が増大したため である.

消費電力も前章のモデルでは予測ができない要素で ある.基本的な傾向として,消費電力はコンテキスト サイズの減少にともない減少することが分かった.こ れは,より大きなサイズのコンテキストでは,命令の 割り当てられていない PE も含め稼働する PE の総数 が増加するためである. また, DRP のシミュレータと電力プロファイラを 用いて, 下記の単純化した実験より, コンテキストス イッチに要する消費電力を見積もった.まず, 下記の 2つの設計を DRP-1 上に実装した.

- (1) どの PE にも命令が割り当てられていない空コン テキストをループし続ける設計
- (2) 設計(1) と同一の空コンテキストを2つ用意し,ク ロックごとに毎回コンテキストを切り替える設計

この2つの設計に対して,動作周波数および実行サ イクル数を一定にしたうえで消費電力を比較した結果, 設計(1)に比べ設計(2)では約5%の消費電力の増加 が確認された.これよりPEアレイやクロック網など の基本的な部分の消費電力が支配的であるため,コン テキストスイッチの頻度は消費電力において大きく影 響していないことが分かった.

4.3 トレードオフの検討

4.3.1 トレードオフの指標

本節では,前節で示した評価アプリケーションにお いて,各コンテキストサイズに対する性能,面積,消 費電力のトレードオフの検討する.

まず, ある N に対する各アプリケーションの性能

は、実行時間 $e_N = c_N d_N$ を指標とする.

次に,各アプリケーションに対する面積コストを,使 用した Tile の総面積と定義する.面積コストには,使 用した PE と VMEM/HMEM,各 PE の命令メモリ の面積が含まれる.DRP では,VMEM/HMEM は, 64 PE からなる Tile 単位に対して装備されるため,コ ストは Tile の個数に対して線形に増加することにな る.このとき,あるコンテキストサイズ N に対する 面積コスト f_N を以下で定義する.

$$f_N = (1 + \gamma x_N) \left\lceil \frac{N}{64} \right\rceil$$

ここで, γ は, 1 つの PE のデータパス部の面積に対 する命令メモリ1コンテキスト分の占める面積の割合 を示す.

DRP-1 における面積の割合は公表されていないが, 16 bit の PE を用いた動的リコンフィギャラブルプロ セッサ ADRES⁹⁾ では, 32 コンテキスト分の命令メ モリの面積が1 PE にほぼ等しく, この値は 0.031 で ある.一方, ADRESのPEのデータ幅は16bitであ るのに対して, DRPのPEのデータ幅は8bitである. 一般的にデータパスの面積はデータ幅に比例して大き くなるが,構成情報はALU,DMUなどの命令長が変 化する程度であり, PE あたりのデータパス部の回路 面積の増加に比べて構成情報量の増加は大きくない. よって, PEのデータパス部の面積に対する命令メモ リ1コンテキスト分の面積の割合である γ は, PE の データ幅が小さい方が大きくなる.DRP や ADRES の構成情報の詳細は非公開なので正確な比率を求め ることができないが,本論文では16bit ADRESの 0.031 を単純に倍にした 0.062 に比べて命令メモリの 比率をやや大きめに見積もって $\gamma = 0.1$ とした.

さらに,本評価では, x_N が命令メモリに保持可能 なコンテキスト数以下であることが条件となる.現在 の DRP-1 は,16 コンテキストを保持可能であるが, 次世代のチップでは,アーキテクチャを大きく変える ことなく,64 コンテキストほどを保持可能であると考 えられる.このため,本論文では, $x_N \le 64$ とした. 以上より,時分割多重実行におけるコスト性能比(性

能に対して必要なコスト)の指標として, $r_N=f_Ne_N$ を定める.

消費電力の性能指標は,バッテリに対する負荷を考 える必要があることから,それぞれのアプリケーショ ンを実行するのに必要な総エネルギー量とした.必要 な総エネルギー量 *j*_N は,実行時間と消費電力の積 *e*_N*p*_N で表される.

4.3.2 評価結果

各アプリケーションに対する評価結果を図 6 に示す. なお,それぞれの値は,想定 Tile 数 8(N = 512)の実 装結果を基準として正規化している.指標のうち,実行 時間とコスト性能比は,理論モデルから予想可能である が,グラフの混乱を避けるため,ここでは実行時間のみ を Ideal として示した.なお,図中では,実行時間 e_N を Exectime,コスト性能比 r_N を Exectime*Cost, 必要エネルギー量 j_N を Exectime*Power と表記し ている.

実行時間の評価結果より,ほとんどのアプリケー ションに対して,並列性の許す限りは性能的には改善 することが可能であることが分かる.特に並列性の高 いアプリケーションでは,実行サイクル数が大幅に削 減されるため,その効果が大きい.一方,並列性の低 いFFT と SHA-1 では,1,2 Tile 以上にコンテキス トサイズを増加させても,実行クロック数を大きく削 減できないため,実行時間も横ばいである.

また,実行時間の理論的な見積りと実測値を比較す ると,DCT や Viterbi など並列性が高いアプリケー ションでは,先に検討したようにコンテキスト分割お よび統合のロスが顕在化する場合には両者の差が大き いが,性能の向上が限界にあたる Tile 数は正しく見 積もることが可能である.たとえば,DCT の場合に は,理論値では4 Tile 以上のサイズでは性能は横ば いである.実測値では2 Tile から4 Tile にサイズを 増やすことで大きく性能が向上するが,それ以降では 理論値の見積りと同様,大きな性能向上は達成してい ない.むしろ,4 Tile と6 Tile のケースを比較する と分かるように,遅延時間の増大により,かえって性 能を損ねることがある.

Viterbi の場合,理論値の見積りでは,6 Tile と8 Tile では性能に変化はみられないが,8 Tile 以上のサ イズを設けることで性能向上が期待できる.実際に, 実測値では6 Tile から8 Tile にサイズに増やすことで 性能向上が達成されており,Viterbi は8 Tile 以上に N を増やすことで性能向上が期待できるアプリケー ションの例であるといえる.AES-ECB は,Viterbi と同様,理論値から8 Tile 以上のサイズを設けること で性能向上が期待できるが,その度合いはあまり大き くなく,実測値と同様6 Tile に性能向上の限界が存在 するといえる.IMDCT では4 Tile,FFT と SHA-1 では2 Tile 程度のサイズが性能向上の限界であり,理 論値からも同様の傾向が確認できる.

次に面積効率に関しては, DCT の場合では, 実行 時間の改善がみられない6 Tile のケースが効率が悪







いが,8 Tile に増やすことで面積効率を高めることが 可能であることが分かる.その他のアプリケーション に関しては,実装した中で最も小さいコンテキストサ イズのケースが最も面積効率が高い結果となった.こ れは,コンテキストサイズを増加させた場合の実行時 間の改善がコストの増加割合を下回ったためであり, 理論的な見積りからも同様の結果が得られている.

必要な総エネルギー量も,面積効率の評価結果と同様,すべてのアプリケーションにおいて,実装した中で最もコンテキストサイズの小さいケースが最も少ない必要エネルギー量となり,最も電力効率が高い結果となった.DCTの場合には,2 Tileから4 Tile に増

やすことで実行時間を大きく削減することができるが, それよりも消費電力の増加割合が高いため,2 Tileの ケースの方が必要エネルギー量が少ない.

評価全体を通して,面積効率と電力効率の間には相 関関係があり,コンテキストサイズの増減に対して同 様の変化の傾向を示すことが分かった.また,面積効 率を最適化するコンテキストサイズを選択することで, 多くの場合において電力効率も最適化できることが分 かった.

5. む す び

本論文では,動的リコンフィギャラブルプロセッサ

における,時分割多重実行の性能,コスト,消費電力 のトレードオフを議論した.性能とコストについては, 無限のコンテキストサイズを想定してアプリケーショ ンの並列性を評価することで,それぞれのコンテキス トサイズで実行時間とコストがどのように変化するか をモデル化し,それぞれの値を見積もる方法を示した.

次に,実際にいくつかのアプリケーションを NEC エレクトロニクス社の DRP-1 上に実装し,見積りが 正しいかどうかを検討した.各アプリケーションを異 なるコンテキストサイズを想定して設計し,面積効率, 電力効率を最適化するコンテキストサイズを評価した. その結果,理論モデルからの見積りは,かなりのケー スで実際の設計からの値を予想することが可能だが, いくつかの場合で差が大きくなることが明らかになり, その原因はコンテキストの分割と統合に関する遅延時 間の変化を正確に予測することが難しいこと,コンテ キスト分割ロスの見積りが正確でないことが主である 点が明らかになった.

また,評価結果より,コンテキストサイズの増減に 対して面積効率と電力効率の間には相関関係があるこ とが分かった.また,面積効率を最適化するコンテキ ストサイズを選択することで,多くの場合において電 力効率も最適化できることが分かった.

以上の結果から,アプリケーションに対するコンテ キストサイズの決定の方法には以下の方法が考えら れる.

- (1) 無限のコンテキストを想定してアプリケーションの並列性を測定する.
- (2) 本論文で提案したモデルを用いて実行時間を見 積もる.
- (3) 実行時間が要求仕様を満足するために必要な最 も小さな Tile を用意することで面積効率およ び電力効率は最大になる.

ただし,今回の評価は,アプリケーションの数も限 定されており,さらに PE の粒度も 8 bit に固定され ている.今後は,さらに広い範囲でトレードオフを検 討していく必要がある.一方,FPGA におけるアーキ テクチャ評価はすでに多数報告されており,近年では 特に高電力効率を実現するアーキテクチャがすでに検 討されている.今後は,Xilinx 社の Spartan FPGA など,組み込み分野への応用を想定した他のプログラ マブルデバイスとの比較を行う必要がある.

謝辞 本研究を進めるにあたり DRP-1 とその開発 環境を提供していただいた NEC エレクトロニクス 社および NEC システムデバイス研究所の皆様に感謝 いたします.また,本研究ではメンターグラフィック ス社のユニバーシティプログラムを利用しており,そ のシミュレーションにはメンターグラフィックス社の ModelSim を使用しています.

参考文献

- 1) 末吉敏則,天野英晴(編):リコンフィギャラブ ルシステム,オーム社 (2005).
- Motomura, M.: A Dynamically Reconfigurable Processor Architecture, *Microprocessor Forum* (2002).
- Sugawara, T., Ide, K. and Sato, T.: Dynamically Reconfigurable Processor Implemented with IPFlex's DAPDNA Technology, *IEICE Trans. Information & System*, Vol.E87-D, No.8, pp.1997–2003 (2004).
- 4) Trimberger, S., Carberry, D., Johnson, A. and Wong, J.: A Time-Multiplexed FPGA, *Proc. IEEE Symposium on Field-Programmable Custom Computing Machines (FCCM1997)*, pp.22–28 (1997).
- Gonzalez, R.E.: Xtensa: A Configurable and Extensible Processor, *IEEE Micro*, Vol.20, No.2, pp.60–70 (2000).
- 6) 宮森 高:コンフィギャラブルプロセッサ MeP とその SoC 応用開発事例,電子情報通信学会技 術研究報告 CPSY2004-81, pp.31-36 (2005).
- Arnold, J.: S5: The Architecture and Development Flow of a Software Configurable Processor, Proc. IEEE International Conference on Field Programmable Technology (FPT2005), pp.120–128 (2005).
- 8) 粟島 亨, 戸井崇雄, 中村典嗣, 紙 弘和, 加藤 吉之介, 若林一敏, 宮澤義幸, 李 京: 動的再構 成可能チップ DRP の C コンパイラ, 電子情報 通信学会技術研究報告 VLD2003-118, pp.23-28 (2004).
- 9) Veredas, F.J., Scheppler, M., Moffat, W. and Mei, B.: Custom Implementation of the Coarse-Grained Reconfigurable ADRES Architecture for Multimedia Purposes, *Proc. International Conference on Field Programmable Logic and Application (FPL2005)*, pp.106–111 (2005).

(平成 18 年 1 月 27 日受付)(平成 18 年 5 月 14 日採録)



長谷川揚平

2003 年慶應義塾大学経済学部卒 業.2005 年同大学大学院理工学研 究科開放環境科学専攻修士課程修了. 現在,同後期博士課程に在学中.リ コンフィギャラブルシステムの研究

に従事.電子情報通信学会,IEEE Computer Society 各学生会員.



阿部 昌平

2004 年慶應義塾大学理工学部情 報工学科卒業 . 2006 年同大学大学 院理工学研究科開放環境科学専攻修 士課程修了 . 現在,株式会社野村総 合研究所勤務.在学中は,リコンフィ

ギャラブルシステムの研究に従事.



黒瀧 俊輔

2004 年慶應義塾大学理工学部情報工学科卒業.2006 年同大学大学院理工学研究科開放環境科学専攻修 士課程修了.現在,ソニー株式会社勤務.在学中は,リコンフィギャラ

ブルシステムの研究に従事.



ヴ マン トウアン 1993年八ノイ大学電気通信学部卒 業.2000年ニューサウスウェールズ 大学修士号(理学)取得.現在,慶 應義塾大学大学院理工学研究科開放 環境科学専攻後期博士課程に在学中.

リコンフィギャラブルシステムの研究に従事.



天野 英晴(正会員)

1981 年慶應義塾大学理工学部電 気工学科卒業.1986 年同大学大学 院理工学研究科電気工学専攻博士課 程修了.現在,慶應義塾大学理工学 部情報工学科教授.工学博士.計算

機アーキテクチャの研究に従事.電子情報通信学会, IEEE 各会員.