# SMT プロセッサにおけるキャッシュリプレース動的切替え方式

## 小笠原 嘉泰<sup> $\dagger$ , $\dagger^{\dagger}$ </sup> 佐藤 未来子<sup> $\dagger$ </sup> 並木 美太郎<sup> $\dagger$ </sup> 中 條 拓 伯<sup> $\dagger$ </sup>

SMT プロセッサは,複数のスレッドで演算器やキャッシュメモリを共有し,性能向上を目指している.ところが,キャッシュメモリの共有が原因で,キャッシュラインにおけるスレッド間競合が発生し, 性能が低下するという問題がある.スレッド間競合を抑え性能向上を実現する手法として,スレッド ごとにリプレース可能な領域を制限するキャッシュリプレース方式があるが,キャッシュ容量やプログ ラムによっては従来の擬似 LRU と比較し性能低下を引き起こす.そこで本論文では,その SMT プ ロセッサ向けキャッシュリプレース方式の利点と問題点に着目し,プログラム実行中に擬似 LRU と の動的切替えを行うことで,性能向上を目指す.リプレース方式の動的切替えとして,スレッド間競 合ミスを切替えパラメータとする動的切替え方式と,セットごとにリプレース方式を切り替える動的 切替え方式を提案し,設計した.評価の結果,各動的切替え方式は有効に動作し,SMT プロセッサ 向けリプレース方式で発生した性能低下を抑え,さらに擬似 LRU と比べ最大 1.427 倍と SMT プロ セッサ向けリプレース方式よりも高い性能向上をもたらした.また,各動的切替え方式を実装しハー ドウェアコストを見積もった結果,どちらの方式も,プロセッサとキャッシュメモリを含んだチップ 全体で 3%未満とわずかなハードウェア増加量で実現できることを示した.

## Dynamic Switch Strategies of Cache Replacement for an SMT Processor

## Yoshiyasu Ogasawara,<sup>†,††</sup> Mikiko Sato,<sup>†</sup> Mitaro Namiki<sup>†</sup> and Hironori Nakajo<sup>†</sup>

An SMT processor aims to gain higher performance by sharing resources such as ALUs and cache memory among several threads. However, sharing cache memory causes thread conflict miss which degrades its performance. In order to inhibit thread conflict, a cache replacement strategy that restricts replaceable blocks for each thread is proposed. However, to compare with conventional pseudo-LRU replacement, the replacement algorithm which is suitable for an SMT processor causes performance degradation depending on programs or cache configuration such as cache size. This paper proposes two dynamic switching strategies of cache replacement in order to improve performance. One uses the number of thread conflict miss as invocator of switching, and the other switches replacement algorithm in each set. As a result, dynamic strategy shows 1.427 times as high performance as a conventional replacement strategy. Furthermore, both dynamic switching strategies can be implemented with small additional hardware cost in less than 3%.

#### 1. はじめに

近年,プロセッサアーキテクチャとして,スレッドレベル並列性(TLP: Thread Level Parallelism)を利用したマルチスレッドアーキテクチャに注目が集まっている.マルチスレッドアーキテクチャとして,チップマルチプロセッサ(CMP: Chip Multi Processor)

† 東京農工大学大学院

†† 日本学術振興会特別研究員 DC2

や, Simultaneous MultiThreading (SMT) プロセッ サ<sup>1)</sup> がある.これらのプロセッサは,1チップ上で複 数のスレッドを並列に実行し,性能向上を目指してい る.特にSMT プロセッサは,1チップで複数のハー ドウェアコンテキストを持ちつつ各種演算器やキャッ シュメモリなどスレッド間で共有できる資源をできる 限り共用することで,資源の有効活用とプロセッサの 性能向上を同時に実現している.

しかし,SMT プロセッサには,スレッド間で共有 している資源の競合や枯渇が発生するという短所があ る.具体的には,スレッドのキャッシュライン競合に よるキャッシュミスの増加,各種演算器の枯渇があり, そのため,これらが原因でプロセッサの性能が低下し

Graduate School of Technology, Tokyo University of Agriculture and Technology

Research Fellow of the Japan Society for the Promotion of Science DC2

#### てしまう場合がある.

特にキャッシュラインのスレッド間競合による性能 低下は深刻であり,それを解決すべくハードウェア, ソフトウェア両面から様々な解決策が提案されてき た<sup>2),9),13)</sup>.その解決策の1つとして,我々はスレッド 間競合ミスを抑えるSMT プロセッサ向けキャッシュ リプレース方式を提案している<sup>2)</sup>.これは,スレッド ごとにリプレース可能な領域を制限し,スレッドの干 渉による競合ミスを抑える働きがある.評価の結果, このリプレース方式は有効に動作し,従来の擬似LRU と比較し全体的に性能向上を実現した.しかしながら, プログラムやキャッシュ容量によっては,一部性能低 下を引き起こした.

そこで,本論文では,擬似 LRU と SMT プロセッ サ向けリプレース方式のプログラム実行中における動 的切替え方式を提案する.プログラム実行中に適切な タイミングで両リプレース方式を切り替えることによ り,SMT プロセッサ向けリプレース方式で発生した性 能低下を抑え,さらなる性能向上を目指す.また,提 案する動的切替え方式を実装し,具体的なハードウェ ア量を見積もり,その実現可能性を検証する.

なお、本論文では、マルチスレッドプロセッサにおい て1つのスレッドを処理する単位を実スレッド(AT: Architecture Thread)と定義する.また、マルチス レッドプログラミングやコンパイラによって生成され るスレッドを論理スレッド(LT: Logical Thread)と定 義する.つまり、プログラムの論理スレッドを、SMT プロセッサが保持している実スレッドに順次割り当て、 スレッドを並列実行する.論理スレッドの実スレッド への割当て方法として、スレッドスケジューラなど<sup>13)</sup> を用いることもできるが、本論文では、キャッシュリ プレース方式のみの性能を調査するため、生成順に論 理スレッドを実スレッドに割り当てる FIFO(First In First Out)を採用する.

次章では,研究背景を示す.3章では,切替え対象 のリプレース方式について示す.4章では,プログラ ム実行中に適切なタイミングでリプレース方式を切り 替える動的切替え方式を提案,設計,検討する.5章 では評価を,6章では関連研究との比較を行う.

## 2. 研究背景

本章では研究背景として,本論文で前提とする SMT プロセッサアーキテクチャとそのキャッシュメモリに おける問題点を示す.また,SMT プロセッサ向けリ プレース方式の利点,問題点を示す.

## 2.1 前提とする SMT プロセッサアーキテクチャ とキャッシュメモリの問題点

本論文では、SMT プロセッサとして OChiMuS(On Chip Multi SMT) PE<sup>3)</sup>を使用する.OChiMuS PE の特徴の1つとして、スレッドに、論理スレッド番 号(LTN: Logical Thread Number)という ID を付加し、スレッド管理の効率化を図っている.本論 文のキャッシュメモリでは、この LTN を使用するが、 OChiMuS PE と LTN でなくとも、論理スレッドを 一意に特定できるスレッド ID のようなものが存在す れば、他の SMT プロセッサアーキテクチャやキャッ シュメモリを共有した CMP においても対応が可能で ある.

SMT プロセッサアーキテクチャでは,各スレッド で共有するデータの有効活用を目指し,L1,L2キャッ シュメモリを共有する.ただし,L1-I(Instruction) -キャッシュメモリは,読み込みしか行わず,コヒーレ ンス維持の必要がないため,OChiMuS PEでは実ス レッドごとにL1-I-キャッシュメモリを持つ.本論文 ではターゲットとするキャッシュメモリとして,L1-D (Data)-キャッシュメモリを扱う.以降,キャッシュ メモリという表記は,L1-D-キャッシュメモリを指す.

SMT プロセッサにおけるキャッシュメモリでは, 複数 のスレッドが並列実行するため, あるスレッドが他のス レッドのデータをリプレースしてしまうスレッド間の干 渉が発生する.このスレッド間の干渉によりキャッシュ ライン競合が多発することは,破壊的干渉(Destructive Interference)と定義されており<sup>9),14)</sup>,本論文 では,破壊的干渉により発生する競合ミスを破壊的干 渉ミス(Destructive Interference Misses)と定 義する.

2.2 SMT プロセッサ向けリプレース方式の利点 と問題点

我々は,SMT プロセッサ向けのキャッシュリプレー ス方式として,破壊的干渉ミスを抑えるLTN(Logical Thread Number)方式を提案している<sup>2)</sup>.LTN 方式は,実スレッドが保持するLTNを用いることで, スレッドのリプレース可能なウェイを制限し,スレッ ド間の干渉を緩和させる方式である.キャッシュアク セス時は従来と変わらず,すべてのウェイに対してア クセスできるようにし,キャッシュミスが発生した場 合のみ,リプレース方式としてLTN方式を使用する. そうすることでキャッシュメモリを共有するメリット を損なわず,スレッドの破壊的干渉ミスを抑えること ができる.

擬似 LRU (LRU)と LTN 方式 (LTN)の性能比





Fig. 1 The performance comparison between pseudo-LRU and LTN strategy.

較として, 文献 2)の評価結果の一部を図1 に示す. プログラムは,論理スレッドを8個に分割した行列 乗算を用いている.また,プロセッサの実スレッド数 を2とし,L1-D-キャッシュメモリはウェイ数:4,プ ロックサイズ:32Bとし,キャッシュ容量を4KB~ 128KB と変化させ,評価している.詳細なパラメー タは文献 2)を参照されたい.

図1 は擬似 LRU の性能を基準とし, LTN 方式の 性能向上率を示している.キャッシュ容量 16 KB~ 128 KB の場合で性能向上しており,特に 128 KB の 場合,1.420 倍と高い性能向上率を示している.これ は LTN 方式が有効に働き,破壊的干渉ミスを抑える ことができた結果である.

ところが,キャッシュ容量が4KB,8KBの場合, 性能向上率が0.922倍,0.953倍となり,擬似LRUと 比較して性能が低下している.これは,キャッシュ容 量が少ない場合,LTN方式を使用することで,各ス レッドのリプレースできる領域が減少し,リプレース 領域の制限が欠点として働いてしまったためである. また,行列乗算は破壊的干渉ミスが多いプログラムの ため,LTN方式の性能向上率が高いが,破壊的干渉 ミスが少ないプログラムは,LTN方式の性能向上率 が低く,場合によっては性能低下を引き起こすことが ある.

本論文では,これら LTN 方式の利点と問題点に着 目し,それらを考慮した有効なリプレース動的切替え 方式を提案,設計し,SMT プロセッサ全体の性能向 上を目指す.

3. 切替え対象キャッシュリプレース方式

本章では,まず,動的切替え対象のキャッシュリプ レース方式である擬似LRUとLTN方式の実現方法



Fig. 2 The realization method of pseudo-LRU.

について示す.次に,両リプレース方式を同時に実現 する方法を示す.

#### 3.1 擬似 LRU の実現

キャッシュメモリのリプレース方式として,LRU方 式,ランダム方式,ラウンドロビン方式など<sup>7)</sup>がある が,性能面において有利であるLRU方式が多用され ている.しかし,キャッシュメモリのウェイ数が増加 すると,LRUを実現するハードウェア増加量が大きく なってしまうため,ウェイ数が2の場合以外は,LRU を擬似的に用いている.本研究では,擬似LRUとし て pseudo-LRU<sup>7)</sup>を用いる.pseudo-LRUは2分木 によって,リプレースウェイを決定する.4ウェイセッ トアソシアティブの pseudo-LRUの実現方法を図2 に示す.

図 2 中の (A), (B), (C) は, 1 bit × インデックス のレジスタである.(A), (B), (C) のレジスタの更新 はキャッシュヒット時に次のように行う.

- (1) (A) にヒットしたウェイ番号の上位 1 bit を格 納する.
- (2) 上位ビットが 0 の場合は (B) を,1 の場合は
  (C) を更新する.格納する数はヒットしたウェイ番号の下位1bitとする.

リプレースウェイを決定するとき,まず(A)のレジ スタに1が格納されていた場合,(B)を選択し,0が 格納されていた場合,(C)を選択する.次に,(B)が 選択された場合,(B)に1が格納されていたらウェイ 0をリプレース,0が格納されていたらウェイ1をリ プレースする.(C)が選択されたときも同様であり, (C)に1が格納されていたらウェイ2をリプレース, 0が格納されていたらウェイ3をリプレースする.

このアルゴリズムにより, pseudo-LRU は枝の中で 最近アクセスしたウェイではない枝を指すことがで きる.

3.2 LTN 方式の実現

LTN 方式は,論理スレッド番号(LTN)を用いて 破壊的干渉ミスを抑えるリプレース方式である<sup>2)</sup>.リ プレースウェイ制限にLTNを用いるが,LTNからn ビットを取り出しリプレースウェイを制限するとき,そ れをLTN-n方式と呼ぶ.たとえば,LTNから1ビッ

文献 2) では,8KB,32KB,128KBを評価している.4KB, 16KB,64KBの結果は追加評価による.



Fig. 3 The realization method of LTN strategy.



図 4 擬似 LRU と LTN 方式の同時実現方法 Fig. 4 The realization method of both replacement strategies.

トを用いてリプレースウェイを制限するときは LTN-1 方式となり,各実スレッドのリプレース可能ウェイは すべてのウェイの半分となる.以降,本論文の LTN 方式という表記は,LTN の最下位1bit を取り出した LTN-1 方式を指す.

4 ウェイセットアソシアティブのときの LTN 方式 の実現方法を図 3 に示す.図 2 の擬似 LRU と比べる と,(A)の部分が異なる.LTN 方式の場合,(A)の 箇所が,キャッシュアクセスした実スレッドの LTN から取り出したビットの比較器となる.図3の場合, LTN の最下位1bitを判定しているので,論理スレッ ド(LT)を8個に分割する場合,LT0,LT2,LT4, LT6が(B)を選択し,LT1,LT3,LT5,LT7が(C) を選択することになる.

比較器を組み込むことになるが,1bit × インデッ クス分のレジスタ領域がなくなることになり,ハード ウェア量は擬似 LRU に比べ減少する.

3.3 擬似 LRU と LTN 方式の同時実現

擬似 LRU と LTN 方式の実現方法の違いは,図2, 図3の(A)の部分のみとなるため,両リプレース方 式を同時に実現することは容易である.両リプレース 方式を同時に実現する方法を図4に示す.

図 2 の擬似 LRU と比べると,(D) と(E)の回路が 新たに必要となる.(D)は LTN 方式を実現するため に必要な 1 bit 比較器である.次に(E)の回路につい て説明する.次章で提案するリプレース動的切替え方 式から,プログラム実行中に適切なタイミングでリプ レースモード(Mode)として,0または1が出力さ れてくる.それを(E)の入力値とし,0が入力された 場合は擬似 LRU を使用するため (A) を選択し,1 が 入力された場合は LTN 方式を使用するため (D) を選 択する.そのため,(E) として,擬似 LRU と LTN 方 式を切り替えるための1 bit 比較器が必要となる.

つまり, 擬似 LRU と LTN 方式を同時に実現する 場合, 擬似 LRU と比較し, 1 bit 比較器が2つ追加 されるだけであり, ハードウェア増加量は問題となら ない.

#### 4. 動的切替え方式

本章では,破壊的干渉ミスを切替えパラメータとす る動的切替え方式として SDI 方式(Switch by miss ratio of Destructive Interference)を,セット ごとにリプレース方式を切り替える動的切替え方式と して SON 方式 (Switch by Occupied Number of ways in set)を提案し,設計する.

4.1 SDI 方 式

4.1.1 SDI 方式の概要

リプレース動的切替え方式として,ここでは破壊的 干渉ミスを切替えパラメータとする SDI 方式を提案 する.破壊的干渉ミス数をプログラム実行中につねに 測定し,破壊的干渉ミス率を計算する.計算した結果, 破壊的干渉ミス率が一定値以下の場合は擬似 LRUを, 一定値を超えた場合は LTN 方式を選択する.

このように破壊的干渉ミス率を閾値としてとらえリ プレース方式をプログラム実行中に切り替えること で,破壊的干渉ミスが多発するプログラムの場合,リ プレース方式がすぐに擬似 LRU から LTN 方式に切 り替わり,LTN 方式をプログラム開始時から使用した 場合に近似する性能向上率を実現することができる. 一方,破壊的干渉ミスが少ないプログラムの場合,リ プレース方式が擬似 LRU から LTN 方式に切り替わ ることはなく,LTN 方式を使用することによって発 生する性能低下を防ぐことができる.

SDI 方式で重要となるのが,リプレース方式の切替 え閾値である破壊的干渉ミス率である.ところが,正 確な破壊的干渉ミス率を計算しようとすると除算器を 使用しなければならず,それはハードウェア増加量, 動作周波数ともに多大な悪影響を及ぼす.そこで SDI 方式では,破壊的干渉ミス数と総メモリアクセス数を 用いて,以下の計算を行う.

$$\frac{Miss\_\#\_DI}{Total\_Memory\_Access\_\#} > \frac{1}{M}$$
(1)

$$=2^{n}$$
 (2)

M

$Miss_\#_DI$	:破壊的干渉ミス数
Total_Memory_Access_#	: 総メモリアクセス数

式 (1) を満たす場合は LTN 方式 (Mode: 1) を選 択し,満たさない場合は擬似 LRU (Mode: 0)を選 択する.そして,式 (2) の n を変化させることで,擬 似 LRU か LTN 方式かを決定する閾値を変化させる. ただし,n はプログラム実行中に動的に変化させるの ではなく,静的に設定する.また,式(1)の M を 2 のべき乗とすることで,総メモリアクセス数の下位nビットをおとして,それを破壊的干渉ミス数と比較す るだけなので除算器を使用せずに済む.

一方,切り替える閾値 M を 2 のべき乗とすると, 実質的に選択可能な M の候補が少なくなる.そのた め,加算器などを配置して M を詳細に設定した方が, より良い性能をもたらす可能性が考えられる.しかし, 閾値 M の最適値は実行するプログラムによって異な り,特に SMT プロセッサは異種プログラムの同時実 行に適しているので,最適値を求めることが難しい. そのため本論文では,八ードウェア増加量,動作周波 数低下の抑制を重視し,リプレース方式を切り替える 閾値 M を 2 のべき乗とした.

以上を考慮し, SDI 方式の切替えアルゴリズムを以下に示す.

- (1) リプレース方式として,擬似 LRU を初期設定とし,プログラムを開始する.
- (2) プログラム実行中,つねに破壊的干渉ミス数を 測定し,式(1)を満たすかどうか確かめる.
- (3) 式(1)を満たす場合(破壊的干渉ミス率がある 一定値を超えていた場合),リプレース方式を 擬似LRUからLTN方式に切り替える.
- (4) 一度, LTN 方式に切り替えたら, プログラム
  終了まで LTN 方式を使用する.

以上のように,リプレース方式が擬似 LRU の状態 で破壊的干渉ミス率が増加した場合に限り,LTN 方 式への切替えを行う.このような擬似 LRU から LTN 方式への切替えのほかに,リプレース方式が LTN 方 式の状態で,破壊的干渉ミス率が減少し一定値以下に なった場合,再度擬似 LRU に切り替えることが考え られる.しかしながら LTN 方式は破壊的干渉ミス率そ のものを低下させる働きがあるので,破壊的干渉ミス 率が一定値以下になったからといって,再度リプレー ス方式を擬似 LRU に切り替えると,破壊的干渉ミス 率も再び増加してしまう可能性が高い.また,双方向 の切替えとすると,擬似 LRU から LTN 方式への切 替え閾値のほかに,LTN 方式から擬似 LRU への切替





え閾値も決定しなければならないため, 切替え閾値設 定がいっそう難しくなる.これらを考慮し,本論文で は, SDI 方式の切替えとして擬似 LRU から LTN 方 式への1方向のみとした.

ここで,式 (2)の n を具体的に設定した SDI 方式 を SDI-n 方式と呼ぶ.たとえば, n = 6 を設定した 場合, SDI-6 方式となり,式 (1)の分母 M は 64 と なり,破壊的干渉ミス率が 1/64 (1.56125%)まで上 昇したら,擬似 LRU から LTN 方式にリプレース方 式を切り替える.

4.1.2 SDI 方式の設計

SDI 方式の切替えアルゴリズムの実現方法を図 5 に 示す.

まず,すべてのキャッシュラインのタグに LTN を 記憶する領域を追加する(図5の(F)).次に,キャッ シュミスとなり,リプレースウェイが決定したら,そ のキャッシュラインに保持している LTN とキャッシュ アクセスした実スレッドの LTN を比較する(図5の (G)).比較した結果,LTN が異なっていたら他のス レッドによるリプレースという判定となり,破壊的干 渉ミス数を測定しているカウンタ(図5の(H))をイ ンクリメントする.そして,(H)が保持している破壊 的干渉ミス数とパフォーマンスカウンタが保持してい る総メモリアクセス数を用いて式(1)を計算し,設定 した破壊的干渉ミス率(図5では1.56125%)を超え ているかどうかを判別する.超えていたら1,超えて いない場合は0を出力する(図5の(I)).

この図 5 からの出力は,図4の入力となる.SDI 方式のために追加するハードウェア資源は図中の(F), (G),(H),(I)となる.(G),(H),(I)の資源はキャッ シュメモリにおいて,1つのみ追加すればよいのでハー ドウェア増加量は問題ない.唯一,(F)のLTNに注 意が必要である.たとえば,プロセッサで8個の論理 スレッドを実行する場合は,最低3bit×ウェイ×イ ンデックス分の領域を用意しなければならないので, ハードウェア増加量は大きくなる.つまり,SDI方式 SMT プロセッサにおけるキャッシュリプレース動的切替え方式



Fig. 6 The overview of SON strategy.

のハードウェア増加量は (F) に起因する.

4.2 SON 方式

4.2.1 SON 方式の概要

キャッシュメモリには,アクセスが集中する領域(ホッ トスポット)が存在するため,破壊的干渉ミスが多い 場合でも,それが特定のセットのみで多発している場 合が考えられる.そこで図6のように,セットごとに リプレース方式を動的に切り替えるSON方式を提案 する.図6では,インデックス1,2に多数のスレッ ドがアクセスしていると仮定し,それらセットのみの リプレース方式をLTN方式に切り替えている.この ように特定のセットのみ,リプレース方式をLTN方 式とすることで,ホットスポットやスレッドのアクセ ス局所性に対応することができ,LTN方式を適当な セットのみで使用することができる.

セットごとにリプレース方式を切り替える手段とし て,破壊的干渉ミス数をセットごとに測定する方法が 考えられる.しかし,その手段による実現には,測定 用カウンタがインデックス分必要となり,ハードウェ ア量が大幅に増加してしまうため現実的ではない.

そこで,セットにアクセスしているスレッド数に注 目する.SDI 方式と同様にタグにLTN を持たせ,セッ ト中の各ウェイのLTN を比較し,何種類のスレッド のデータがセット中に格納されているか確認する.そ のスレッド数に応じて,使用するリプレース方式を決 定する.

セット中に格納されているスレッド数 n を切替え パラメータとし, n 以上になったらリプレース方式を 擬似 LRU から LTN 方式に切り替える SON 方式を SON-n 方式と呼ぶ.4 ウェイセットアソシアティブ の場合, SON-2 方式, SON-3 方式, SON-4 方式が 考えられ,各方式の切替えタイミングを表1 に示す. セット中のスレッド数が1つだけの場合,そのスレッ ドが4つすべてのウェイに格納されていることになる. その場合,LTN 方式を用いる必要がないため,リプ レース方式として擬似 LRU を選択する.そのため, SON-1 方式は存在しない.

表 1	セット中のスレ	ノツ	ド数による	リブレース	ス方式のは	刀替	え
Table 1	The switch	bv	occupied	number	of wavs	in	set.

		*		v				
スレッド数	各スレッドに割り当	選打	選択リプレース方式					
	てられるウェイ数	SON-2	SON-3	SON-4				
1	4	擬似 LRU	擬似 LRU	擬似 LRU				
2	3:1	LTN 方式	擬似 LRU	擬似 LRU				
2	2:2	LTN 方式	擬似 LRU	擬似 LRU				
3	2:1:1	LTN 方式	LTN 方式	擬似 LRU				
4	1:1:1:1	LTN 方式	LTN 方式	LTN 方式				





図 7 SON 方式の実現方法

Fig. 7 The realization method of SON strategy.

以上を考慮した SON 方式の切替えアルゴリズムを 以下に示す.

- リプレース方式として,擬似 LRU を初期設定
  とし,プログラムを開始する.
- (2) リプレースが必要なキャッシュミスが発生した
  場合,そのセット中に存在するスレッド数を確認する.
- (3) 確認した結果,設定したスレッド数 n 以上のス レッド数がセット中に存在した場合,擬似 LRU から LTN 方式に切り替える.
- (4) 一度, LTN 方式に切り替わっても, セット中の スレッド数が設定したスレッド数 n より小さく なった場合,再度 LTN 方式から擬似 LRU に 切り替える.

以上のように,セット中に存在するスレッド数が設 定数よりも小さくなった場合,再度擬似 LRU に切り 替えることで,適当な期間のみ LTN 方式を活用でき る.このように SON 方式は,LTN 方式を適当な場所 と期間のみに適用することで,LTN 方式を単体で使 用する以上の性能向上率を目指す.

4.2.2 SON 方式の設計

SON 方式の切替えアルゴリズムの実現方法を図 7 に示す.図7の出力は図4の入力となる.

まず,既存のタグに LTN (図7の(F))を追加す る.次に,各ウェイの LTN を比較するため,比較器 を追加する.ここで,各ウェイの LTN を正確に比較 するためには,4ウェイで6個,8ウェイで28 個の比 較器が必要となる.それにともなって,LTN からの

表 2 (M) に追加される回路の真理値表 Table 2 The truth table of (M).

(J)	(K)	(L)	擬似スレッド数	SON-2	SON-3	SON-4
0	0	0	1	0	0	0
0	0	1	2	1	0	0
0	1	0	2	1	0	0
1	0	0	2	1	0	0
0	1	1	3	1	1	0
1	0	1	3	1	1	0
1	1	0	3	1	1	0
1	1	1	4	1	1	1

出力ファンアウト数を増加させなければならず,多くのLTNを比較することは,ハードウェア量,動作周 波数の両方に悪影響を及ぼす.そこで,SON方式で は隣のウェイのみのLTNを比較することで,スレッ ド数を確認する.そうすることで,正確ではないがお およそのスレッド数を調べることができ,なおかつ比 較器やLTNの出力ファンアウト数を抑えることがで きる.ただし,すべてのLTN比較と,隣のウェイの みのLTN比較で性能に大きな差が生じるようでは意 味がない.しかし,4ウェイ上でLTNの全比較と隣 のウェイのみのLTN比較の予備評価を行ったところ, 性能誤差はわずかであり,ほぼ同等の性能であること が分かった.そのため,SON方式では隣のウェイの みのLTN比較とし,4ウェイの場合は,図7のよう に(J),(K),(L)の3つの比較器を追加する.

最後に (J), (K), (L) からの入力をもとに,0(擬 (以 LRU) または1(LTN 方式)を出力する(M)を追 加し,SON 方式を実現する.ここでは,(M)に追加 する回路を考える.前節で示した表1と,(J),(K), (L) から入力をもとに,SON-2,3,4方式の出力を 考えると,表2のような真理値表が得られる.なお, 表2の擬似スレッド数とは,隣のウェイのみのLTN 比較で判断したスレッド数を表す.この真理値表をも とに,回路を簡単化していくと,SON-2方式は3bit OR 回路,SON-3方式は以下の式(3),SON-4方式 は3bit AND 回路が得られる.

 $J \cdot K + J \cdot L + K \cdot L \tag{3}$ 

つまり,(M)に追加する回路はどの方式でも簡単 な組合せ回路となる.SON方式を実現するためには, (F),(J),(K),(L),(M)の回路が新たに必要となる が,ハードウェア量増加の原因となるのは,SDI方式 同様(F)の追加LTNになると考える.

## 4.3 動的切替え方式の予備評価と検討

提案した2つの動的切替え方式について,本評価の 前に予備評価を行い,適切なパラメータを検討する.

まず,SDI 方式について検討する.切替えの閾値で ある破壊的干渉ミス率の適切な値を求めるため,まず, 破壊的干渉ミス率として,2のべき乗ではない0.5~ 20%を設定し,予備評価を行った.その結果,1~3%が より良い結果をもたらした.その原因として,破壊的 干渉ミスが多発するプログラムの場合,そのミス率 は3%以上になる場合が多く,一方,破壊的干渉ミス が少ないプログラムの場合,そのミス率は1%未満と なる場合がほとんどであった.そのため,切替え閾 値として 0.5%を設定した場合,破壊的干渉ミスが少 ないプログラムまで擬似 LRU から LTN 方式に切り 替わってしまい,性能低下が拡大した.また,切替え 閾値として 3%以上を設定した場合,破壊的干渉ミス が多いプログラムにおいてもなかなかリプレース方 式が切り替わらず,LTN 方式の利点を活かせなかっ た.これらの結果から, SDI 方式としては, SDI-5 方 式(切替え閾値: 3.125%), SDI-6 方式(切替え閾値: 1.56125%)が適切であり,性能低下の抑制および性 能向上が見込めると判断した.

次に SON 方式について検討する.まず,すべての LTN 比較(正確なスレッド数)と隣のウェイのみの LTN 比較(擬似的なスレッド数)の性能誤差を調査 するため,4ウェイセットアソシアティブのキャッシュ メモリ上で, それぞれの SON-2, 3, 4 方式を設計し, 予備評価を行った.その結果,両者の性能誤差はわず かであり,ほぼ同等の性能であることが分かった.次 に,切替えパラメータとして適切なセット中に存在す る擬似スレッド数を求めるため, SON-2, 3, 4 方式 間の性能比較を行った.結果,SON-3,4方式の性能 向上率が良く, SON-4 方式の性能向上率が最も高かっ た.SON-2 方式では多くのセットで切替えが発生し てしまい,SON-3,4方式と比べると性能は低かった. そのため、適切な切替えパラメータとして、ウェイ数 の半分を超える値が妥当と考え,4ウェイセットアソ シアティブでは SON-3,4 方式,8 ウェイセットアソ シアティブでは SON-5,6,7,8 方式が適切であり, 性能向上が見込めると判断した.

#### 5.評価

本章では,提案したリプレース動的切替え方式の性能,ハードウェア量,動作周波数について評価する.

5.1 シミュレーションパラメータ設定

性能評価には、OChiMuS PE をシミュレートする実 行駆動型シミュレータ MUTHASI (MUltiTHreadedArchitecture SImulator)<sup>3)</sup>を用いた、評価時のプロ セッサパラメータを表 3 に示す、このプロセッサパ

定量的な予備評価を行ったが,紙面の都合で,予備評価のまと めのみを掲載している.

Table 3 The processor configuration of simulation.

PC $(AT#)$	2
Fetch Buffer Size	16
Dispatch Queue Size	32
Reorder Buffer Size	128
Normal Reservation Station Size	Simple ALU: 8
	Complex ALU: 4
LD/ST Reservation Station Size	8
Branch History Table Size	1024 (gshare)
Integer ALU	Simple ALU: 3
	Complex ALU: 2
FPU	Simple ALU: 2
	(delay 4 cycle)
	Complex ALU: 1
	(Mult 17 cycle , Div 30 cycle)
Branch Unit	1
Speculation Depth	4

ラメータは文献 2) と同じ設定である.実スレッド数(AT数)は2である.

評価には,LU分解(サイズ:128×128),行列乗算 (サイズ: 256×256), RADIX ソート(個数: 16384) を用いた.LU分解, RADIX ソートは SPLASH-2<sup>5)</sup> より採用した.これらのプログラムを並列化し,それ ぞれ単一プログラムから8個の論理スレッドを生成 し,評価する.次に,異種プログラムの同時実行を評 価するため, LU 分解と RADIX ソート, LU 分解と 行列乗算, RADIX ソートと行列乗算をそれぞれ実ス レッドに割り当てて評価する.異種プログラムの評価 では,単一プログラムから4個の論理スレッドを生成 し,計8個のスレッドを実行する.なお,異種プログラ ムの同時実行では,一方のプログラムのみが実行して いるという状況を極力避けるため,行列乗算の計算サ イズを 128×128 にしている.また,プログラムの作 成はスレッドライブラリ MULiTh<sup>4)</sup>, binutils-2.13, gcc-3.2 , newlib1.9.0 を用いた. 各プログラムのス レッド分割方法,スレッド間のデータ共有具合,メモ リアクセスパターンは文献 2) を参照されたい.

次に,キャッシュメモリのパラメータを表4に示す. L1-D-キャッシュメモリとして,ウェイ数4,ラインサ イズ32Bを設定した.4ウェイ程度の場合,リプレー ス方式として完全なLRUを実装しても,ハードウェ ア量は擬似LRUと大きく変わらない.しかし,完全 なLRUと擬似LRUの性能誤差はわずかであり,ほぼ 同一の性能であることが分かっている<sup>2)</sup>.よって,本 評価では,基準とするリプレース方式として,利用率 が高く<sup>6)</sup>,なおかつハードウェア量を抑えることので きる擬似LRUを選択する.

表 4 シミュレーション時のキャッシュメモリパラメータ Table 4 The cache memory configuration of simulation.

Capacity	L1-I-Cache	16 KB
	L1-D-Cache	8 KB , 32 KB , 128 KB
	L2-Cache	$512\mathrm{KB}$
Way	L1-I-Cache	1
	L1-D-Cache	4
	L2-Cache	8
Line Size	L1-I-Cache	32 B
	L1-D-Cache	32 B
	L2-Cache	64 B
Latency	L1-I-Cache	1 cycle
	L1-D-Cache	2 cycle
	L2-Cache	20 cvcle

また,本評価では,キャッシュ容量として 8 KB, 32 KB,128 KB を選択した.これらの容量は,本評 価のプログラム規模を考慮し設定している.詳細は文 献2)を参照されたい.

他のパラメータについては, 文献 2), 6) を参考に 設定し,性能に影響しないように各パラメータを比較 的大きな値に設定した.このとき,L1-D-キャッシュメ モリのリプレース方式として,擬似 LRU,LTN-1方 式(LTN),SDI-6方式(SDI),SON-4方式(SON) を実装し,プログラムを実行した.

5.2 実行結果

擬似 LRU と LTN 方式および本論文で提案した動 的切替え方式の性能を比較した.各プログラムの性能 向上率を図8に示す.このグラフは,擬似 LRUのサ イクル数を基準とし,LTN 方式と提案した動的切替 え方式の性能向上率を示している.

本評価のプログラム特性として,LU分解はスレッ ド間の破壊的干渉が少ないプログラムであり,逆に行 列乗算は破壊的干渉が多いプログラム,また RADIX ソートはその中間程度のプログラムである.そのため, LU分解やLU分解&RADIX ソートにおいて,LTN 方式および各動的切替え方式の性能向上率は低く,擬 似LRUと比較し性能が低下してしまった場合もある. 逆に行列乗算やRADIX ソート&行列乗算において, 各方式の性能が高くなっている.

キャッシュ容量 8 KB では, LTN 方式の性能が低下 している場合が多いが,動的切替え方式ではその性能 低下を抑制している.たとえば,LU分解 & RADIX ソートで LTN 方式の性能向上率は 0.924 倍であるが, SDI 方式は 0.982 倍,SON 方式は 0.997 倍となって いる.

キャッシュ容量 32 KB では, LTN 方式が行列乗算で 1.240 倍, RADIX ソート&行列乗算で 1.082 倍を示 すなど性能向上率が高い.それにともなって動的切替 え方式の性能も向上している.また, RADIX ソート &行列乗算の SDI 方式で 1.095 倍, SON 方式で 1.165

OChiMuS PE のスレッド制御命令を利用可能にしたもの. 最適化オプションは-O2 を設定した.





#### 表 5 単ープログラムの実行結果

Table 5 The result of all experiments of a program.

			LU		N	IATRIX			RADIX	
		cycle	SUR	L1D_H_R	cycle	SUR	L1D_H_R	cycle	SUR	$L1D_H_R$
L1-D cache size 8 KB	擬似 LRU LTN SDI SON	$\begin{array}{c} 20,011,179\\ 19,579,758\\ 20,011,179\\ 19,693,420 \end{array}$	$1.000 \\ 1.022 \\ 1.000 \\ 1.016$	$94.93\% \\ 94.94\% \\ 94.93\% \\ 94.94\%$	304,959,599 319,834,358 310,845,067 306,392,265	$\begin{array}{c} 1.000 \\ 0.953 \\ 0.981 \\ 0.995 \end{array}$	58.62% 55.61% 56.66% 57.75%	39,206,063 37,328,615 39,206,063 37,128,389	$1.000 \\ 1.050 \\ 1.000 \\ 1.056$	$99.93\% \\ 99.97\% \\ 99.93\% \\ 99.99\%$
L1-D cache size32 KB	擬似 LRU LTN SDI SON	$\begin{array}{c} 19,248,962\\ 19,000,196\\ 19,248,962\\ 18,741,264\end{array}$	$1.000 \\ 1.013 \\ 1.000 \\ 1.027$	98.19% 98.21% 98.19% 99.13%	346,332,673 279,284,903 279,878,305 268,698,431	$1.000 \\ 1.240 \\ 1.237 \\ 1.289$	$55.32\% \\ 64.41\% \\ 64.01\% \\ 66.55\%$	37,256,023 37,127,307 37,256,023 37,109,821	$1.000 \\ 1.003 \\ 1.000 \\ 1.004$	$99.97\% \\ 99.96\% \\ 99.97\% \\ 99.97\% \\ 99.97\%$
L1-D cache size128 KB	擬似 LRU LTN SDI SON	$\begin{array}{c} 18,718,283\\ 18,338,424\\ 18,718,283\\ 18,300,801 \end{array}$	$1.000 \\ 1.021 \\ 1.000 \\ 1.023$	$99.68\% \\ 99.74\% \\ 99.68\% \\ 99.75\%$	344,176,602 242,458,443 262,831,843 241,187,438	$1.000 \\ 1.420 \\ 1.309 \\ 1.427$	58.79% 75.65% 70.33% 75.96%	37,583,351 37,659,372 37,583,351 37,573,482	$1.000 \\ 0.998 \\ 1.000 \\ 1.000$	99.97% 99.97% 99.97% 99.97% 99.97%

\*SUR: Speed up ratio \*\*L1D\_H\_R: L1 D-cache Hit Ratio

表 6 異種プログラムの実行結果

Table 6 The result of all experiments of programs.

		LU	& RAD	IX	LU & MATRIX			RADIX & MATRIX		
		cycle	SUR	$L1D_H_R$	cycle	SUR	L1D_H_R	cycle	SUR	$L1D_H_R$
L1-D cache size 8 KB	擬似 LRU LTN SDI SON	39,761,514 43,043,571 40,497,092 39,888,445	$\begin{array}{c} 1.000 \\ 0.924 \\ 0.982 \\ 0.997 \end{array}$	95.13% 89.88% 93.31% 95.03%	60,533,836 58,744,706 62,090,271 57,440,914	$1.000 \\ 1.030 \\ 0.975 \\ 1.054$	72.69% 73.87% 70.83% 75.47%	$\begin{array}{r} 49,407,371\\ 50,442,593\\ 49,407,371\\ 48,381,425\end{array}$	$1.000 \\ 0.979 \\ 1.000 \\ 1.021$	$50.58\%\ 49.93\%\ 50.58\%\ 51.76\%$
L1-D cache size32 KB	擬似 LRU LTN SDI SON	38,943,112 39,544,058 41,134,110 39,324,343	$1.000 \\ 0.985 \\ 0.947 \\ 0.990$	$97.29\% \\ 95.55\% \\ 93.17\% \\ 96.50\%$	59,801,400 53,663,857 53,109,429 52,984,856	$1.000 \\ 1.114 \\ 1.126 \\ 1.129$	74.19% 78.24% 78.82% 78.57%	$\begin{array}{r} 49,346,307\\ 45,596,141\\ 45,071,018\\ 42,359,242\end{array}$	$1.000 \\ 1.082 \\ 1.095 \\ 1.165$	$50.65\%\ 56.64\%\ 56.87\%\ 59.08\%$
L1-D cache size128 KB	擬似 LRU LTN SDI SON	38,016,458 38,120,781 38,106,518 38,140,877	$\begin{array}{c} 1.000 \\ 0.997 \\ 0.998 \\ 0.997 \end{array}$	99.38% 99.30% 99.29% 99.32%	$\begin{array}{r} 43,369,476\\ 43,404,974\\ 43,410,083\\ 43,415,688\end{array}$	$\begin{array}{c} 1.000 \\ 0.999 \\ 0.999 \\ 0.999 \\ 0.999 \end{array}$	99.70% 99.69% 99.55% 99.65%	33,614,955 33,626,252 33,638,202 33,633,506	$\begin{array}{c} 1.000 \\ 1.000 \\ 0.999 \\ 0.999 \end{array}$	$99.79\%\ 99.50\%\ 99.48\%\ 99.79\%$

\*SUR: Speed up ratio, \*\*L1D\_H\_R: L1 D-cache Hit Ratio

倍など,プログラムによっては LTN 方式よりも動的 切替え方式の方が高い性能向上率を示している.

キャッシュ容量 128 KB では,行列乗算で LTN 方 式,動的切替え方式の性能向上率が高くなっている. 一方,行列乗算以外のプログラムの性能向上率は大き く変化していない.

#### 5.3 考 察

実行したプログラムのすべてのサイクル数,性能向 上率,L1-D-キャッシュヒット率を表5,表6に示す.

キャッシュ容量が8KBと少ない場合,キャッシュミスの要因として,破壊的干渉ミスの割合が低く,容量 ミスの割合が高くなる.そのため,リプレースウェイ を制限し,破壊的干渉ミスを抑えるLTN方式を用いても性能向上率は低く,逆にリプレースウェイ制限によって性能低下が発生してしまう.しかし,その性能低下を動的切替え方式によって緩和している.特に,SON方式の効果が強く,擬似LRUよりも性能が向上している場合が多い.つまり,キャッシュ容量が少ない場合,LTN方式を用いるよりも,特定のセットを部分的にLTN方式に切り替えるSON方式の方が有効であり,性能向上が見込める.

キャッシュ容量 32 KB では,もともと LTN 方式の 性能が高い.32 KB,128 KB とキャッシュ容量を大き くすると,破壊的干渉ミスの割合が大きくなるため,

		Execution Time (cycle)									
		0 (Start)	40,000,000	80,000,000	120,000,000	160,000,000	200,000,000	240,000,000	268,698,431(End)		
Index	Index 0	0	1	1	1	0	1	0	1		
Number	Index 32	0	1	1	0	1	1	1	1		
	Index 64	0	1	1	1	1	1	1	1		
	Index 96	0	1	1	1	1	1	1	1		
	Index 128	0	1	1	1	1	1	0	0		
	Index 160	0	1	0	1	1	1	1	1		
	Index 192	0	1	1	1	1	1	1	1		
	Index 224	0	1	1	1	0	1	0	1		

表 7 SON 方式の実行経過におけるリプレース方式の採用状況(破壊的干渉ミスの多いプログラム) **Table 7** The replacement strategy condition of execution process of SON strategy (program of much DI).

0:擬似 LRU,1:LTN 方式

各方式が擬似 LRU よりも有効になる.また,キャッシュ容量が増えるとインデックス数が増え,それぞれのセットに適するリプレース方式が変わってくる.異種プログラム実行の場合,アクセスするセットやスレッド間の競合が増えるため,それが顕著になる.そのため,32 KB でも SON 方式が有効に働き,破壊的干渉ミスが多発する行列乗算や RADIX ソート&行列乗算の同時実行などで,LTN 方式よりも高い性能向上率が実現できた.

キャッシュ容量 128 KB では,多くのプログラムで キャッシュヒット率がほぼ 100%となり,リプレース 方式が性能に影響しなくなっている.唯一,行列乗算 のみキャッシュヒット率が飽和しておらず,擬似 LRU と比較し,LTN 方式および提案した動的切替え方式 の性能向上率が高くなっている.

提案した動的切替え方式は,キャッシュ容量の大小, プログラムの種類にかかわらず,LTN 方式以上の性能 向上を示した.SDI方式は,8KBのLTN方式による 性能低下の抑制について効果は現れたものの,32KB, 128KBではLTN方式の性能向上率に達しない場合 が多かった.キャッシュ容量が大きい場合,LTN方式 が有効となるが,SDI方式は破壊的干渉ミス率が設定 した値(本評価では,1.56125%)を超えないとリプ レース方式が切り替わらないため,LTN方式の利点 をさらに生かすことができなかった.一方,SON方 式の性能向上率は多くプログラムにおいてLTN方式 よりも高く,8KBでは,LTN方式で発生する性能低 下を抑え,さらに32KB,128KBではLTN方式よ りも高い性能向上を実現した.

最後に,提案した2つの動的切替え方式の特性を 示し,比較する.SDI方式は,擬似LRUからLTN 方式への切替えしか行わず,LTN方式から擬似LRU への切替えを行わない.本論文で実行したプログラム は,均等にスレッド分割しているため<sup>2)</sup>,破壊的干渉 ミスはプログラム全体で比較的均一に発生する.その ため,一度破壊的干渉ミスが多いプログラムと判断さ れた場合,その後も,そのプログラムは破壊的干渉ミ スを多発する可能性が高く,1方向の切替えでも性能 向上が期待できる.逆に,LTN 方式の状態で再び擬 似LRUに切り替えてしまうと,低下した破壊的干渉 ミス率が再び増加し,結果として性能低下を引き起こ してしまう可能性が高い.しかしながら,1方向の切 替えでは,時間軸方向に対して自由にリプレース方式 を切り替えることができないため,実行途中で破壊的 干渉ミスが急激に増減するプログラムなどには正確に 対処できない.

一方,SON 方式はセットごとにリプレース方式を切 り替えることができ,さらに一度LTN 方式に切り替 わってもそのセットの状況に応じ,再度擬似LRU に リプレース方式を切り替えることができる.このSON 方式のプログラム実行経過におけるセットごとのリプ レース方式の採用状況を表7,表8に示す.破壊的 干渉ミスの多いプログラムと少ないプログラムを比較 するため,破壊的干渉ミスの多いプログラムとして行 列乗算を,少ないプログラムとしてLU分解を選択し た.行列乗算は40,000,000サイクルごとに,LU分解 は3,000,000サイクルごとにサンプリングした.また, どちらもキャッシュサイズは32KBとし,32セットご とにサンプリングした.なお,表中の0は擬似LRU を表し,1はLTN方式を表す.

表7は,破壊的干渉ミスの多いプログラムのため, 多くのセットにおいてLTN方式を採用しており,実 行経過によっては若干擬似LRUを採用している.一 方,表8は破壊的干渉ミスの少ないプログラムなので, 擬似LRUを採用しているセットが多く,LTN方式を 採用しているセットが少ない.このように,SON方式 はプログラムの特性に応じて,リプレース方式を適切 に切り替えていることが分かる.また,セットごとの 切替え(空間軸方向の切替え)のほかに,同じセット でも実行経過によって採用しているリプレース方式が 変化しており,時間軸方向においても正確に切り替え ている.つまり,SON方式は空間軸方向と時間軸方 向についてリプレース方式を自由に切替え可能である という特徴がある.この特徴を活用することで,SON

## 表 8 SON 方式の実行経過におけるリプレース方式の採用状況(破壊的干渉ミスの少ないプログラム)

Table 8 The replacement strategy condition of execution process of SON strategy (program of low DI).

		Execution Time (cycle)									
		0 (Start)	3,000,000	6,000,000	9,000,000	12,000,000	15,000,000	18,000,000	18,741,264 (End)		
Index	Index 0	0	0	0	0	0	0	0	0		
Number	Index 32	0	1	0	1	0	0	0	0		
	Index 64	0	0	0	0	0	0	0	0		
	Index 96	0	1	1	0	1	0	0	0		
	Index 128	0	0	0	0	1	0	0	0		
	Index 160	0	1	0	0	0	0	0	0		
	Index 192	0	0	1	0	1	1	0	0		
	Index 224	0	0	1	0	0	0	0	0		

0:擬似 LRU , 1 : LTN 方式

表 9 各動的切替え方式のハードウェア量 Table 9 The hardware cost of dynamic switch strategies.

スライス数	擬似 LRU	LTN	SDI	SON
SMT		836	6	
Cache	2937	2888	3248	3200
Block RAM $\#$	32	32	32	32
SMT + Cache	11303	11254	11614	11566
増加率 (%)	0	-0.44	2.68	2.27

方式は様々なキャッシュ容量やプログラム特性にも柔 軟に対応でき,LTN 方式やSDI方式以上の性能向上 率を実現している.

5.4 ハードウェア量と動作周波数

提案した各動的切替え方式の具体的なハードウェア 量と動作周波数を見積もるため, Verilog-2000 と Xilinx 社の ISE6.2.03i を用いて,各方式を実装した.実 装したキャッシュメモリ構成は,キャッシュ容量 32 KB, ウェイ数4,ラインサイズ 32 B,インデックス数 256 であり,リプレース方式は性能評価と同じく擬似 LRU, LTN-1 方式(LTN),SDI-6 方式(SDI),SON-4 方 式(SON)を実装した.実装した結果を表9に示す.

SMT プロセッサのハードウェア量は現在著者らが 設計・開発している FPGA 向け SMT プロセッサ<sup>8)</sup> を 参考にした.キャッシュメモリのデータ部分は,各方式 とも 32 個の Block RAM を使用した.しかし,Block RAM はその一部分しか使用していない場合でも,1 つと換算されてしまうので,タグ領域を Block RAM で実現すると使用していない無駄な Block RAM 領域 が大きくなり,各方式の Block RAM 個数の差が大き くなってしまう.そのため,タグ領域は,スライスを 用いて実現する分散 RAM を使用した.

擬似 LRU と比べると,LTN 方式のハードウェア量 が減少し,他方式のハードウェア量は増加している. SDI 方式は,タグに追加した LTN およびカウンタが 主な原因でハードウェア量が増加している.SON 方式 も SDI 方式同様に,タグに追加した LTN が増加の主 要因となっている.しかし,プロセッサを含めたチッ プ全体で考えると,SDI 方式のハードウェア増加率は

#### 表 **10** 各動的切替え方式の動作周波数 Table 10 The frequency of dynamic switch strat

table 10 The nequency of dynamic switch strategies.
---

	擬似 LRU	LTN	SDI	SON
最長パス (ns)	19.769	19.467	19.77	20.033
動作周波数 (MHz)	61.389	62.125	61.125	61.047
低下率 (%)	0	-1.19	0.43	0.56

2.68%, SON 方式のハードウェア増加率は 2.27%となり, 擬似 LRU と比較しても大幅な増加量ではない ことが分かる.

次に提案した動的切替え方式の動作周波数を表 10 に示す.提案方式の実装対象が L1-D-キャッシュメモ リであるため,動作周波数の低下は性能に大きな悪 影響を及ぼす.しかしながら,擬似 LRU と比較し, SDI 方式の動作周波数低下率は 0.43%, SON 方式は 0.56% となり,どちらも低下率は 1%未満である.つ まり,提案した各動的切替え方式の動作周波数の低下 について問題はないことが分かる.

#### 6. 関連研究

関連研究として, Suh らによる Partitioning Decision 方式と Modified LRU<sup>11)</sup> がある.本論文では キャッシュリプレース方式を動的に切り替えているが, Suh らはマルチスレッドプロセッサの L2-キャッシュ において,スレッドの実行状況に応じて扱うウェイ数 を動的に変化させ、最適化している.これは、キャッ シュ容量の大きい L2-キャッシュのあるセットにおい て,そこにアクセスする確率の高いスレッドに多くの ウェイを割り当て,性能向上を目指している.この方 式は、比較的空き容量の多いL2-キャッシュにおいて 効果がある.しかし,キャッシュ容量が小さくなると, 各スレッドは多くのセットにアクセスするため,動的 にウェイを変化させる効果が薄くなる.たとえば,L2-キャッシュ容量が1MBの場合,14.2%の性能向上率 を示しているが, 256 KB の場合はわずか 0.1%の性能 向上しか示していない11).よって,この方式は本論文 で対象とする L1-D-キャッシュのように, キャッシュ 容量が小さいキャッシュメモリについて効果は薄いと

#### 考える.

マルチスレッドプロセッサ向けのキャッシュリプレー ス方式として, 文献 9), 10), 12) がある. 山崎らに よる動的スレッドアソシアティブ方式<sup>9)</sup>は.マルチス レッドプロセッサのキャッシュのウェイをスレッドごと に限定することで性能向上を目指しており、5~8%の 性能向上率を示している.しかし,具体的な実現方法 が示されておらず,さらに実装したときのハードウェ ア増加量,動作周波数低下率の検討がない.本研究の 動的切替え方式は,性能向上率として最大42.7%を示 し,実装することで具体的なハードウェア増加量,動 作周波数低下率を示した.また,佐藤ら<sup>10)</sup>, Sigmund ら<sup>12)</sup> はスレッドに優先度をつけて,優先度が高いス レッドのデータを優先的にキャッシュに保持するリプ レース方式を提案している.これらの研究は,組み込 みやメディア処理に特化しており,特定スレッドの処 理時間の向上を目標としている.これに対し,我々の 動的切替え方式はすべてのスレッドを対象とし,プロ グラム実行全体の性能向上を実現している.

本論文は性能向上を目標とし,キャッシュリプレー ス方式を動的に切り替えたが,小宮らは低消費電力を 目標とし,キャッシュラインの電力の ON/OFF を動 的に切り替えている<sup>15)</sup>.キャッシュラインに対する参 照密度をプログラム実行中に動的に監視し,一定値を 上回るラインのみを活性化し,それ以外を非活性化さ せることで低消費電力を実現している.今後,これら 研究のようにプログラムの実行時情報を用いることで, ハードウェアを動的に最適化する研究がより活発化す るのではないかと考える.

7. 終わりに

本論文では,SMT プロセッサの性能低下の原因として,キャッシュラインのスレッド間競合を取り上げた.スレッドの競合ミスを抑えるキャッシュリプレース方式としてLTN方式があるが,プログラムやキャッシュ容量によっては性能低下を引き起こす.そこで,本論文ではプログラム実行中に擬似LRUとLTN方式の動的切替えを行うことで,LTN方式の性能低下の抑制,さらなる性能向上を目指した.動的切替え方式として,破壊的干渉ミス率を切替えパラメータとするSDI方式,セットごとにリプレース方式を切り替えるSON方式を提案し,設計した.評価の結果,各動的切替え方式は有効に動作し,LTN方式で発生した性能低下を抑え,さらに擬似LRUと比べ最大1.427倍とLTN方式よりも高い性能向上をもたらした.また,各動的切替え方式を実装しハードウェアコストを

見積もった結果、どちらの方式も、プロセッサとキャッ シュメモリを含んだチップ全体で 3%未満とわずかな ハードウェア増加量で実現できることを示した.

今後の課題として, OChiMuS PE 以外の SMT プロセッサアーキテクチャにおける各方式の適用, 評価がある.また, SMT プロセッサ向けのリプレース方式として, LTN 方式のほかに, スレッド間の共有データの有効活用を目指したリプレース方式がある<sup>2)</sup>.今後は, そのリプレース方式を含めた3つの方式の動的切替えの検討,評価を行いたい.

謝辞 本研究の遂行にあたり,貴重なご助言をいた だいた東京大学大学院笹田耕一助手に感謝いたします.

また,本研究の一部は,日本学術振興会科学研究費 補助金(No.19・8474)によるものです.

## 参考文献

- Tullsen, D., Eggers, S. and Levy, H.: Simultaneous multithreading: Maximizing on-chip parallelism, *Proc. 22nd Annual International Symposium on Computer Architecture (ISCA-22)*, pp.392–403 (1995).
- 2) 小笠原嘉泰,佐藤未来子,笹田耕一,内倉 要, 並木美太郎,中條拓伯:SMT プロセッサ向け キャッシュメモリリプレース方式,情報処理学会 論文誌:コンピューティングシステム,Vol.47, No.SIG12 (ACS15), pp.119–132 (2006).
- 3)河原章二,佐藤未来子,並木美太郎,中條拓伯: システムソフトウェアとの協調を目指すオンチップ マルチスレッドアーキテクチャの構想,コンピュー タシステムシンポジウム 2002, Vol.2002, No.18, pp.1-8 (2002).
- 4) 笹田耕一,佐藤未来子,河原章二,加藤義人,大和 仁典,中條拓伯,並木美太郎:マルチスレッドアー キテクチャにおけるスレッドライブラリの実現と 評価,情報処理学会論文誌:コンピューティングシ ステム, Vol.44, No.SIG11 (ACS3), pp.215-225 (2003).
- 5) Woo, S.C., Ohara, M., Torrie, E., Singh, J.P. and Gupta, A.: The SPLASH-2 Programs: Characterization and Methodological Considerations, *Proc. 22nd Annual International Symposium on Computer Architecture (ISCA-22)*, pp.24–36 (1995).
- Hennessy, J.L. and Patterson, D.A.: Computer Architecture A Quantitative Approach, 3rd Edition, Morgan Kaufmann Publishers (2002).
- Handy, J.: The Cache Memory book, 2nd Edition, Academic Press (1998).
- 8) 加藤義人,大和仁典,小笠原嘉泰,佐藤未来子, 笹田耕一,内倉 要,並木美太郎,中條拓伯: SMT プロセッサの FPGA への実装と評価,先進

的計算基盤システムシンポジウム SACSIS 2005, pp.239-240 (2005).

- 9) 山崎真也,本多弘樹,弓場敏嗣:マルチスレッド アーキテクチャにおけるデータキャッシュ構成方 式の提案,情報処理学会研究報告,1998-HPC-93, Vol.1998, No.93, pp.79-84 (1998).
- 10) 佐藤純一,内山真郷,伊藤務,山崎信行,安西 祐一郎:リアルタイム処理用マルチスレッディン グプロセッサの優先度に基づくキャッシュサブシ ステム,情報処理学会研究報告,2001-ARC-143, Vol.2001, No.143, pp.37-42 (2001).
- Suh, G.E., Rudolph, L. and Devadas, S.: Dynamic Partitioning of Shared Cache Memory, *The Journal of Supercomputing Architecture*, pp.7–26 (2004).
- 12) Sigmund, U. and Ungerer, T.: Memory Hierarchy Studies of Multimedia-enhanced Simultaneous Multithreaded Processors for MPEG-2 Video Decompression, Workshop on Multi-Threaded Execution, Architecture and Compilation 2000 (MTEAC-2000), pp.1–9 (2000).
- 13) 内倉 要, 笹田耕一, 佐藤未来子, 加藤義人, 大和 仁典, 中條拓伯, 並木美太郎: SMT プロセッサに おけるスレッドスケジューラの開発, 情報処理学 会論文誌: コンピューティングシステム, Vol.46, No.SIG12 (ACS11), pp.150–160 (2005).
- 14) Lo, J.L., Barroso, L.A., Eggers, S.J., Gharachorloo, K., Levy, H.M. and Parekh, S.S.: An Analysis of Database Workload Performance on Simultaneous Multithreaded Processors, Proc. 25th Annual International Symposium on Computer Architecture (ISCA-25), pp.39–50 (1998).
- 15) 小宮礼子,井上弘士,村上和彰:待機ラインへの参照密度に基づく低リーク・キャッシュの高性能化,先進的計算基盤システムシンポジウム SAC-SIS 2006, pp.3–12 (2006).

(平成 19 年 1 月 22 日受付)(平成 19 年 5 月 7 日採録)



小笠原嘉泰(学生会員) 1982年生まれ、2003年育英(現, サレジオ)工業高等専門学校情報工 学科卒業、2005年東京農工大学工 学部情報コミュニケーション工学科 卒業、2006年同大学院工学教育部

情報コミュニケーション工学専攻博士前期課程修了. 現在,同大学院工学府電子情報工学専攻博士後期課程 に在籍.2007年4月より,日本学術振興会特別研究員 DC2,サレジオ工業高等専門学校非常勤講師.マルチ スレッドプロセッサ,キャッシュメモリ,FPGA,再 構成技術に興味を持つ.電子情報通信学会学生会員.



佐藤未来子(正会員)

1966年生まれ.1990年東京農工 大学大学院工学研究科修了.同年 (株)日立製作所入社,サーバシステ ムの設計・性能評価等に従事.2006 年東京農工大学大学院工学教育部電

子情報工学専攻博士後期課程修了.博士(工学).現 在,東京農工大学大学院研究生.マルチスレッドプロ セッサ,オペレーティングシステムに関する研究に興 味を持つ.



並木美太郎(正会員)

1984 年東京農工大学工学部数理 情報工学科卒業.1986 年同大学院 修士課程修了.同年4月(株)日立 製作所基礎研究所入社.1988 年東 京農工大学工学部数理情報工学科助

手.1989年電子情報工学科助手.1993年11月電子情 報工学科助教授.1998年4月情報コミュニケーション 工学科助教授.現在,東京農工大学大学院共生科学技 術研究院教授.博士(工学).オペレーティングシステ ム,言語処理系,ウィンドウシステム等のシステムソ フトウェア,並列処理,コンピュータネットワークお よびテキスト処理の研究・開発・教育に従事.ACM, IEEE 各会員.



中條 拓伯(正会員) 1961年生まれ.1985年神戸大学 工学部電気工学科卒業.1987年同大 学院工学研究科修了.1989年同大学 工学部助手の後,1998年より1年 間 Illinois大学 Urbana-Champaign

校 Center for Supercomputing Research and Development (CSRD)にて Visiting Research Assistant Professor を経て,現在,東京農工大学大学院共生科学 技術研究院准教授.プロセッサアーキテクチャ,並列 処理,クラスタコンピューティング,高速ネットワー クインタフェースに関する研究に従事.電子情報通信 学会,IEEE CS 各会員.博士(工学).