SOTBを用いた CPU の省電力 OS スケジューラの基本設計

濱田 槙亮^{†1,a)} 小柴 篤史^{†1} 並木 美太郎^{†1}

概要: IoT の実現に向けて低消費電力 LSI は不可欠である.LSI を低消費電力化する技術として, Silicon on Thin BOX(SOTB) によるボディバイアス制御が有効であることが知られている.ボディバイアス制御 は,最大動作周波数とリーク電力のトレードオフを取ることができ,その特性を計測・評価した先行研究が 行われている.しかし,先行研究ではソフトウェアを含めたシステム全体での最適化なボディバイアス制御 に関する議論は行われていない.OS が実行中のアプリケーションの特性に合わせた適切なボディバイアス 制御を行うことで消費電力を削減することを目標とし,本研究では,その前段階として SOTB 実装 CPU の 特性の計測と消費電力を削減する OS スケジューラを提案する.ボディバイアス制御によって全体として 得となっているかどうかの指標となる Break Even Time や,ボディバイアス制御による基盤特性の変化が 現れるまでの待機時間の計測をした.OS スケジューラは,スリープ可能な時間に応じて適用するボディバ イアス制御の範囲を切り替えることで,より効率的に消費電力の削減を狙う.今後の課題として,提案する スケジューラと制御機構を実装し,実測にて削減効果を評価する.

1. はじめに

Internet of Things(IoT)の実現にむけて低消費電力マイ クロコントローラへの需要が高まっている. ウェアラブル デバイスなどのバッテリー駆動による運用が想定される場 合では、供給可能な電力に限りがあり、消費電力の削減は必 須課題となっている. マイクロコントローラなどの LSI の 消費電力を削減する方法として,超低電圧デバイス研究組合 (LEAP) が開発した Silicon on Thin Buried Oxide(SOTB) によるボディバイアス制御が有効的である [1]. SOTB を用 いて製造された LSI は, ニアスレショルドコンピューティ ングによって電源電圧を閾値電圧付近まで下げることがで き、電源電圧が 0.5V 未満での動作が可能となっている. ボ ディバイアス制御は, 基板に印加するバイアス電圧を変化 させることによって、LSI のリーク電流量と最大動作周波 数のトレードオフを取ることができる. どのようにトレー ドオフを取るかは、様々な検討が行われている [2][3][4][5]. しかし、実行中のアプリケーションの状況も含めた検討は 行われておらず,検討の余地が存在する.

物理的なアプローチによって消費電力の削減を図る方法 はボディバイアス制御以外にも存在する. DVFS(Dynamic Voltage and Frequency Scaling) や PG(Power Gating) で は,様々な消費電力削減の手法が検討されている. PG は, 回路の使用しない部分の電源を切ることで消費電力の削

© 2017 Information Processing Society of Japan

減を狙うものであり, 電源のオンオフの際に電力オーバー ヘッドが存在する [7][8][12][10][9][11][13][14]. このオーバー ヘッドを上回るように PG 制御する必要があり, この性質 はボディバイアス制御にも存在している. PG 向けに考案 された手法を, 動的ボディバイアス制御でも適用できるか は不明であるが, 似た性質を持つことから適用できる可能 性が存在する.

本研究では, SOTB を適用した CPU「GC-SOTB」を使 用する. GC-SOTB は独自に開発したチップであり, GC-SOTB のボディバイアス制御の電力特性など物理的特性は 判明していない.本論文では,この特性を解明し,動的ボ ディバイアス制御をするうえで,どのように活かせるか検 討する. さらに,特性に合わせた、より消費電力を削減で きる手法を提案し,それを実現するために必要となる新し い制御コントローラも提案する.

2. Silicon on Thin Buried Oxide

SOTBは、超低電圧デバイス研究組合(LEAP)が開発した 低電力組み込みシステム向けの SOI(Silicon On Insulater) トランジスタであり、FD-SOI(Fully Depleted-Sillicon On Insulater)の一種である. Buried Oxide(BOX)層の上にト ランジスを形成することによって、チャネルへの不純物の ドーピングが不要となっており、不純物ゆらぎをによる閾 値電圧のばらつきが小さくなっている. これにより電源電 圧を閾値電圧付近まで下げることが可能となっている. ま た、BOX 層は基板とドレインソース領域間に存在するため、

^{†1} 現在,東京農工大学

^{a)} hamada@namikilab.tuat.ac.jp

情報処理学会研究報告

IPSJ SIG Technical Report

リーク電流が発生を抑えることができる. BOX 層の下層に 位置するウェル領域は,トリプルウェル領域を構成してお り,バイアス電圧を印加することによってリーク電流を抑 えることができる. 先行研究では,リーク電力を 89.7%削 減できることが確認できている [3].

2.1 ボディバイアス制御

ウェル領域に印加する電圧 (バイアス電圧) を変更する ことによって閾値電圧を変更することができる. これをボ ディバイアス制御 (基板バイアス制御) と呼ぶ. また, LSI に電源電圧を与えて動作しているときに. 行われるボディ バイアス制御を動的ボディバイアス制御と呼ぶ.

電源電圧を V_{DD} とし、ウェル領域の nMOSFET のボディ端子電圧をVBN、ウェル領域の pMOSFET のボディ 端子電圧をVBPとしたとき、

$$GND < VBN, V_{DD} > VBP \tag{1}$$

が成立するときをリバースバイアスと呼ぶ. 基板にリ バースバイアスがかかっている状態では, 閾値電圧が上昇 し, リーク電流を削減することができる. しかし, LSI の遅 延速度が増大するため最大動作周波数が低下してしまう. 対して

$$GND > VBN, V_{DD} < VBP$$
 (2)

が成立するときをフォワードバイアスと呼ぶ.フォワード バイアスでは、閾値電圧が低下するため、リーク電流が増加 するが、遅延時間が減少される.よって最大動作周波数が 上昇することになる.また、ボディとソースの電圧が等し いときをゼロバイアスと呼び、これを標準的なバイアス状 態とする.

ボディバイアス制御によって, 基板の特性を変更するこ とができ、リーク電流と実行性能のトレードオフを取るこ とができる. 最も典型的な制御方法として, 処理性能を必 要としない時にはリバースバイアスをかけて待機状態へと スリープさせて, 処理性能が必要な時には, フォワードバイ アスをかけて実行速度を上げる, といった方法が考えられ る. PG と違い, 動的ボディバイアス制御ではリバーsバイ アスを適用してスリープさせてもレジスタやキャッシュ, パイプラインの情報が失われることが, ないため復旧せず に速やかに処理に戻ることが可能である.

2.2 GC-SOTB

GC-SOTB は, 共同研究の一環として開発されたチップ であり SOTB を用いて開発された. 32bit MIPS 準拠アー キテクチャであり, データキャッシュと命令キャッシュを それぞれ持っている. TLB を内蔵しているため, 仮想ペー ジングが可能であり, 単一のアプリケーションを実行するマ イクロコントローラとしての使用だけでなく, Linux などの



図1 GC-SOTB 構成

汎用 OS を動作させることが可能となっている. GC-SOTB は、CPU としての機能や TLB などの機能をまとめた cache 部と,命令キャッシュとデータキャッシュから構成させる cache 部の 2 つの部分で構成されている (図 1). core 部と cache 部は,それぞれ独立してボディバイアス制御ができ るようになっており,片方のみをスリープさせることも可 能である.

GC-STOB は独自開発であるため実行環境も独自の環境 となっている (図 2,図 3). GC-SOTB は CPU としての 機能しか持たないため,メモリやクロックを持っていない. 評価用マザーボードには、GC-SOTB だけでなく FPGA も接続することができる. FPGA 上で RAM や ROM、ク ロックなどの周辺機器を作成し活用する.また,ボディバ イアス制御には異なる電源が複数必要である.GC-SOTB には, core と cache それぞれに VDD、VBP、VBN が存在 するため 6 種類の電源が必要である.複数の電圧を管理し 制御するために評価用マザーボードには,電源ボードを複 数枚接続することができる.電源ボードは GC-SOTB へと 印加する電圧を制御しており,-6.0V から 6.0V の幅で電圧 を調整することができる.

3. 関連研究

ボディバイアス制御によってトレードオフを取ることが できるため, 最適なバイアス状態を検討する研究がおこな われている. 先行研究では, 動的ボディバイアス制御を行 う上で必要となるパラメータの計測や特性について検討が されている. SOTB を用いて開発された汎用マイクロコン トローラの実機を用いて計測しており, リバースバイアス によって動作時のリーク電力を 89.7%削減できることが確 認されている [3]. また, ボディバイアス制御による基板の 特性変化をモデル化し, 式をあてはめることによって最適 となる電源電圧とバイアス電圧の組み合わせを導出する研 究もおこなわれている [4]. リアルタイムシステム向けのボ ディバイアス制御の初期検討もおこなわれている [6]. IPSJ SIG Technical Report



図2 GC-SOTB 評価環境 構成



図 3 GC-SOTB 評価環境 (左上:電源ボード,左下:GC-SOTB, 右下: FPGA ボード)

先行研究では,動作するアプリケーションの状況まで組 み込んだバイアスの最適化までは行われていない.また,実 際に SOTB を用いて開発されたプロセッサ上でプログラ ムを実行させながら,動的ボディバイアスを行ったとする 報告がない.動的ボディバイアス制御が行える既存の OS は存在しないため, OS による動的ボディバイアス制御は検 討もされていない状態となっている.

4. GC-SOTB 基礎評価

GC-SOTB は, SOTB を使用しているため電源電圧の低下に成功している.動作可能な電源電圧の下限値を探るために,電源電圧と動作周波数を変化させながら, GC-SOTB

が動作するか確認した.また,その時に電源電圧から流れ る電流値を計測した.確認と計測は,cacheとTLBを有効 化か無効化にした状態の2種類の状態でそれぞれ行った. 結果は,**表1と表2**のとおりとなった.表中の数値は正常 に動作したときに流れている電流値を示している.数値で なくがxとなっている箇所は,動作しなかったことを示し ている.cacheとTLBを使用しない状態であれば,電源減 圧は0.4Vで動作することが可能となっている.また有効 となっている場合でも,電源電圧は0.5V未満で動作する ことが確認できている.市販品のマイクロコントローラで は,3.3Vや5.0Vで動作するものが多く,半分以下の電源 電圧で同等の動作周波数で動作できることが確認できた. GC-SOTBでは,0.5V未満でLinuxなどの汎用OSの動作 が可能であると言える.

ボディバイアス制御によって基板特性がどのような変 化を見せるのかも確認した.電源電圧 0.6V、動作周波数 20MHz で、0.3V のフォワードバイアス、0.3V のリバース バイアス, 0.6V のリバースバイアスを適用すると, 電流値 は表3のとおりとなった. static 電流は、クロックを与えな い状況で計測した電流値であり、その値はリーク電流によ るものが多く占めている. dynamic 電流はクロックを与え た状況で計測した電流値から static 電流の値を引いたもの である. 演算処理や回路のスイッチングによる電流が多く を占めている. ゼロバイアスを基準として比較すると、リ バースバイアスを適用時では static 電流が大きく減少して いる. 0.3V のリバースバイアスでは static 電流が 77%減少 している. 0.5V のリバースバイアスでは 91%減少してい る. しかし, 20MHz での動作ができず, LSI の遅延時間の 増加による影響が見られる.対して、フォワードバイアス を適用すると、static 電流が6倍になっている.

ボディバイアス制御によって, 基板特性に変化が現れる ことを確認することができた. リバースバイアスを適用す ることで, リーク電流の削減に成功していることを計測に て確認することができた.

5. Break Even Time

ボディバイアス制御は,バイアス電圧を変化させること によって実行される.電圧を変化させる際に, MOSFET の ウェル領域の充放電が発生する.充電に必要なエネルギー は,ボディバイアス制御による電力的なオーバーヘッドと みなすことができる.

電力オーバーヘッドを $E_{overhead}$, ボディバイアス制御に よって削減できたリーク電流を $i_{leakgain}$, 電源電圧を V_{DD} とすると, ボディバイアス制御によって削減されたエネル ギーと発生したオーバーヘッドが等しくなる時間 Break Even Time(BET) は、以下のように定義される.

$$E_{overhead} = \int_{0}^{BET} i_{leakgain} V_{DD} dt \tag{3}$$

情報処理学会研究報告

IPSJ SIG Technical Report

	8MHz	10MHz	$15 \mathrm{MHz}$	$20 \mathrm{MHz}$	30MHz	$50 \mathrm{MHz}$	70MHz	75MHz	80MHz	$100 \mathrm{MHz}$
0.4V	4	×	×	×	×	×	×	×	×	×
0.45V	5	6	10	×	×	×	×	×	×	×
0.5V	6	7	11	14	×	×	×	×	×	×
0.6V	7	9	13	17	26	×	×	×	×	×
0.8V	10	12	19	25	36	59	×	×	×	102
1.0V	13	17	25	32	48	77	101	101	×	×
1.2V	17	21	32	42	61	97	127	127	134	×

表1 電源電圧と動作周波数ごとの動作可否と動作時の電流値 [mA] (cache/TLB off/off)

表2 電源電圧と動作周波数ごとの動作可否と動作時の電流値 [mA] (cache/TLB on/on)

								,	, ,	
	8MHz	10MHz	15MHz	20MHz	30MHz	50MHz	70MHz	75MHz	80MHz	100MHz
0.4V	x	×	×	×	×	×	×	×	×	×
0.45V	5	6	x	×	×	×	×	×	×	×
0.5V	6	7	11	14	×	×	×	×	×	×
0.6V	7	9	13	17	26	×	×	×	×	×
0.8V	10	12	18	24	36	58	×	×	×	x
1.0V	13	16	24	32	48	76	101	100	×	×
1.2V	17	21	31	41	61	97	127	127	x	×

ボディバイアス制御によってリーク電流が削減され始め た時刻を式中でのt = 0としている.

ボディバイアス制御によって消費電力の削減を狙ううえ で,BET 未満のリバースバイアスによるスリープは電力的 に損をすることになるので,安易なスリープは抑制すべき である.BET 以上の時間だけスリープが行える場合にのみ リバースバイアスによるスリープを行うことを制御の基本 方針とする.制御のためにはBET を知ることは重要であ り,計測もしくは導出する必要がある.

5.1 BET の測定

BET は, リバースバイアスによって発生する電力オー バーヘッドと削減されたリーク電流量を計測し, これらの 値から算出する.削減されたリーク電流量は, ゼロバイア ス時の static 電流値とリバースバイアス適用時の static 電 流値を計測し, 差し引けば求めることができる.電力オー バーヘッドは電流計や電圧計での計測ができないため, オ シロスコープを用いて行った.電力オーバーヘッドの計測 は電圧プローブと電流プローブを測を行う VBP もしくは VBN を接続し波形を観測した.電圧と電流の積から電力を 求めることができる.

ゼロバイアスとリバースバイアスのバイアス状態の遷移 にはファンクションジェネレータを用いた.ファンクショ ンジェネレータの出力を接続し,ゼロバイアスと 1.2V の リバースバイアスとなるような電圧をバイアス電圧に印加 した.

GC-SOTBは, coreと cache で独立して電源電圧とボディ バイアス電圧を持っているため, それぞれの値を計測した.

5.2 計測結果

計測の結果から、削減できるリーク電流量は、表4のと

おりとなった. cache は単純なメモリセルで構成されてい るため漏れ出るリーク電流量が core よりも大きくなって いる. そのためリバースバイアスによるリーク電流の削減 効果も core よりも大きく出ている. GC-SOTB は, core と cache の電源が独立しているため, 削減できる電流は単純 に足しあわせて考えていい.

オシロスコープによってバイアス状態が変化する前後の 状況を観測した結果は、図4と図5のとおりであった. 黄 色の波形はバイアス電圧を示しており、青色の波形は、バイ アス電圧にかけた電源から流れる電流である. 桃色は、バ イアス電圧と電流の積をとったものを示しており、波形の 凸になっている箇所の面積が電力オーバーヘッドである. 電力オーバーヘッドは、表5のとおりとなっている. オー バーヘッドは充放電が起きるために生じるものであり、core は、CPU機能を持っているため構造が複雑であり、単純な 構造である cache と比較すると静電容量が大きくなると考 えられる. そのため、電力オーバーヘッドも core の方が大 きくなっていると推察される.

削減できるリーク電流量と電力オーバーヘッドから, BET を算出した結果が**表 6**となっている.「core+cache」は, 同時にリバースバイアスにかけた場合の BET であり, core と cache のそれぞれの BET の平均となっている.同時に 制御する場合では, 11ms 以上のリバースバイアスを適用し ないと得とならない. cache 単体でも 2.6ms 以上のリバー スバイアスを適用する必要がある.GC-SOTB のボディバ イアス制御は, ミリ秒オーダーでのスリープが可能である 組み込み機器における使用が有効的となっている.特に間 欠制御では,より長期のスリープが期待できる.

遷移時間

バイアス電圧を変更することによってウェルの充放電が

Vol.2017-OS-140 No.7 2017/5/16

情報処理学会研究報告

IPSJ SIG Technical Report

バイアス	VBN [V]	VBP [V]	static 電流 [uA]	dynamic 電流 [mA]	動作成否	補足
0.5V リバースバイアス	-0.5	1.1	46	16.03	x	20MHz で動作しなかった
0.3V リバースバイアス	-0.3	0.9	117	16.06	о	
ゼロバイアス	0.0	0.6	506	16.43	0	
0.3V フォワードバイアス	0.3	0.3	3350	18.47	0	





図 4 電力オーバーヘッド (VBP)



図 5 電力オーバーヘッド (VBN)

表 4	削減されたリーク電流	(リバースバイアス 1.2V))
-----	------------	-----------------	---

	Leak gain [uA]
core	90.0
cache	327.0
core + cache	417.0

表 5 電力オーバーヘッド (リバースバイアス 1.2V)

	Energy Overhead [uJ]
core	0.963
cache	0.499
core + cache	1.462

起きる.充放電が始まってから完了するまでの間は,バイ アス状態が不定でありシステムとして動作の保障ができな

表 6 Break Even Time (リバースバイアス 1.2V)

	BET [ms]
core	17.837
cache	2.546
core + cache	10.192

い状態である. バイアス電圧を変更してから, 基板の特性 に変化が現れるまでの遅延をバイアス状態の遷移にかかる 時間として, 遷移時間と定義する. フォワード方向へのバ イアスへと変化させるときの遷移時間を wakeup timie, リ バース方向へのバイアスへと変化させるときの遷移時間を sleepdown time とする. システムの動作保障を担保するた めには, バイアス電圧が変化してから遷移時間が経過する までシステムは待機する必要がある. 特にフォワード方向 へのバイアスの変化の際には, 基板の特性が変化していな いのにクロック速度を上げてしまうと, システムが停止す る可能生がある. ボディバイアス制御を行う際には, 遷移 時間分だけの待機時間が必要になってくるので, システム はそれを加味したうえで制御する必要がある.

6.1 計測方法

遷移時間はオシロスコープを用いて, 電圧プローブでバ イアス電圧を、電流プローブで電源電圧から流れる電流を 観測することで求めることができる.電力オーバーヘッド の計測時と同様に, ファンクションジェネレータを用いて バイアス電圧にはゼロバイアスと 1.2V のリバースバイア スとなる電圧を交互に入力する.

6.2 計測結果

オシロスコープにて確認できた波形は, 図6と図7のようになった.電力オーバーヘッドの計測の時と同様で, 黄色がバイアス電圧である.青色の波形は,電源電圧から流れる電流を示している.電流が,バイアス電圧の変化後から増減している様子がわかる.

バイアス状態の遷移にかかる時間は, **表 7**のとおりと なった.動作の保証を得るために,バイアス電圧を変更し てからの待ち時間は, wakeup と sleepdown でそれぞれ最 長となっているものを採用する.従って,リバースバイア スからゼロバイアスへと復帰する際には,120us 程度待機 し,ゼロバイアスからリバースバイアスへとスリープさせ る際には,140us 程度待機する.

情報処理学会研究報告





図6 遷移時間 sleepdown



図7 遷移時間 wakeup

表 7 遷移時間	(リバースバイアス 1.2V)	
----------	-----------------	--

		wakeup [us]	sleepdown [us]
	VBP	55.69	59.38
core	VBN	116.88	136.72
	VBP	67.44	74.11
cache	VBN	55.25	83.67]

7. OS スケジューラの設計

7.1 省電力化戦略

計測した GC-SOTB の BET に基づき, OS のスケジュー ラでより効率的にリーク電力を削減する手法を提案する. 基本方針として, 実行できるプロセスがないときにリバー スバイアスで CPU をスリープさせて, 消費電力を削減す る. 加えて, スリープ時間の長さに応じて, cache 部のみの 制御と, core 部と cache 部の同時制御の2種類の制御方式 を使い分ける. スリープ時間は, 実行できるプロセスが存 在せずに演算処理が行われない時間の長さを指し, アプリ ケーションの明示的なスリープ処理によってスリープ時間





図9 ボディバイアス制御方式決定の流れ

を算出することができる.

算出された BET と削減できるリーク電流量から,2つ の制御方式での削減リーク電力量の推移を見積もることが できる図 8. cache 部のみ制御の方が BET が短く,比較的 短いスリープ時間でも消費電力を削減できるが, core 部と cache 部の同時制御の方が時間あたりの削減できるリーク 電力が多いため,ある時間からは core 部と cache 部の同時 制御の方が得となる. この時間は 38ms となっており,ス リープ時間が cache の BET 以上,38ms 未満では cache の み制御を適用し,38ms 以上では core 部と cache 部の同時 制御を適用することで,より効率的に消費電力を削減を狙 うことができる図 9.

7.2 ボディバイアス制御コントローラ

リバースバイアスを適用してシステムをスリープさせた 場合,スリープ時間経過後にバイアスを元に戻し処理を復 帰させる必要がある.core と cache の同時制御では,core をスリープするため CPU とは独立した外部機器からバイ アスを制御する必要がある.この外部機器を「ボディバイ アス制御コントローラ」と命名し,以下の機能を持つこと 必要となる.

- 電源ボードへと電源制御コマンドの送受信がおこな える
- CPU へのクロックの供給制御がおこなえる
- 制御レジスタはメモリにマップされており、メモリの

IPSJ SIG Technical Report

読み書きで CPU から制御が可能である (メモリマッ プド I/O)

OSは、実行するタスクがなくスリープ時間がリバース バイアスによって得となる時間以上となる判断した場合、 次の手順で動的ボディバイアス制御を行う.まずは、実行 状態のコンテキストをメモリ上へと退避させる.次に、ボ ディバイアス制御コントローラへ遷移したいバイアス状態 となるバイアス電圧を設定する.設定方法は、制御レジス タがマップされたメモリの書き込みでおこなう.設定が完 了したら、制御コントローラを起動する.cacheのみの制御 の場合は、待機用命令を実行してスリープ時間だけ待機す る.ボディバイアス制御コントローラでは、図 10 の手順で バイアス電圧の変更などのボディバイアス制御を実行する.

リバースバイアスを適用してスリープさせる際, core と cache の同時制御を行う場合ではクロックの停止が必要と なる.これは強いリバースバイアスによって動作不可能な クロック周波数となる可能性があるためである.core と cache の同時制御が実施する場合は,バイアス電圧を変化 させる前にクロックの供給を停止する作業をボディバイア ス制御コントローラが行う.cache のみの制御では,クロッ クの停止は必要ないため,クロックは供給したままとなる.

復帰時の手順は, core と cache の同時制御か cache のみ の制御のどちらを実施したかで異なってくる. cache のみ の制御では, バイアス状態が復帰されたら待機用命令を抜 けてコンテキストを回復させるだけでよい. この際, バイ アス状態が戻ってから wakeup time だけ待機が必要とな る. core と cache の同時制御では, core もスリープさせる ため別の方法が必要となる. クロックの供給が再開した後, ボディバイアス制御コントローラは, CPU に対して外部割 り込みを発行する. CPU はボディバイアス制御コントロー ラからの割り込み出会った場合, メモリ上に退避してあっ たコンテキストを回復することで元の処理に復帰する.

8. おわりに

本研究では,SOTB 実装プロセッサ「GC-SOTB」の基 礎評価と BET, 遷移時間の計測を行った.

GC-SOTB は, 0.5V 未満で汎用 OS を動作させることが 可能であり, 従来の CPU よりも電源電圧が大幅に下がって いることが確認できた.また, ボディバイアス制御によっ て基板特性の変化も確認でき, リーク電流を 77%削減する ことが可能であった.

動的ボディバイアス制御をおこなううえで,必要となる BET と遷移時間を計測から求めることができた.

OS がスリープ時間に応じて適用するボディバイアス制 御を選択することで、より効率的にリーク電力を削減でき る手法を提案した.今後の課題として、提案する手法を実 装し実測にてリーク電力削減効果を評価する.

謝辞 本研究は JSPS 科研費基盤研究 S 25220002 及び



特別研究員奨励費 16J06711 の助成を受けたものである.

参考文献

- Takashi Ishigaki, et al. "Ultralow-power LSI Technology with Silicon on Thin Buried Oxide (SOTB) CMOSFET, Solid State Circuits Technologies", Jacobus W. Swart (Ed.), ISBN: 978-953-307-045-2, InTech, pp. 146-156, 2010
- [2] Hayate Okuhara, et al. "A Research of Dynamic Body Bias Control on Micro Controller V850 Using SOTB MOSFET", *IPSJ Journal*, Vol. 57, No.2 Feb.2016, pp. 708-717, 2067.
- [3] 奥原颯, 北森邦明, 宇佐公良, 天野英晴, "SOTB MOSFET を用いた汎用マイクロコントローラ V850 の動的ボディ バイアス制御の検討", 情報処理学会論文誌 vol.57 No.2 pp.1-10, 2016-2
- [4] Hayate Okuhara, et al. "An Optimal Power Supply And Body Bias Voltage for an Ultra Low Power Micro-Controller with Silicon on Thin BOX MOSFET", IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED), 2015.
- [5] Hayate Okuhara, et al. "Time Analysis of Applying Back Gate Bias for Reconfigurable Architectures with SOTB MOSFET", Proceeding of The 19th Workshop on Synthesis And System Integration of Mixed Information Technologies, pp. 299 - 304, 2015.
- [6] Carlos C. Cortes Torres, et al. "Analysis of Body Bias Control for Real Time Systems", The 20th Workshop on Synthesis And System Integration of Mixed Information Technologies, pp. 48 - 53, 2016.
- [7] Kanak Agarwal, et al. "Power Gating with Multiple Sleep Modes", ISQED '06 Proceedings of the 7th International Symposium on Quality Electronic Design, March 27 - 29, 2006, pp. 633-637.
- [8] Hailin Jiang, et al. "Benefits and costs of power-gating technique", ICCD '05 Proceedings of the 2005 International Conference on Computer Design, pp. 559-566, 2005.
- [9] Yi-Ping You, C. Lee, and J. K. Lee: "Compilers for leak- age power reduction", ACM Transactions on Design Au- tomation of Electronic Systems, Vol. 11, pp. 147?164, 2006.

IPSJ SIG Technical Report

- A. Shrivastava, D. Kannan, S. Bhardwaj, and S. Vrud-
- [11] S. Roy, N. Ranganathan, and S. Katkoori: "A Framework for Power-Gating Functional Units in Embedded Microprocessors", IEEE Transaction of VLSI Systems vol.17, pp.1640-1649, Nov. 2009.
- [12] Z. Hu, A. Buyuktosunoglu, V. Srinivasan, V. Zyuban, H. Jacobson, and P. Bose: "Microarchitectural techniques for power gating of execution units", In Proc. of the 2004 International Symposium on Low Power Electronics and design, pp. 32-37, 2004.
- [13] 小林弘明, 佐藤未来子, 天野英晴, 近藤正章, 中村宏, 並木 美太郎: "Linux における細粒度パワーゲーティング制 御向けコードの実行時管理機構", 先進的計算基盤システ ムシンポジウム (SACSIS) 2012, 2012-05-18.
- [14] 小柴 篤史, 塚本 潤, 和田 基, 坂本 龍一, 佐藤 未来子, 小坂 翼, 他: "Linux スケジューラによるリークモニタを 用いた細粒度パワーゲーティング制御手法と実チップに おける評価", 情処研報 Vol.2014-OS-129, No.14, pp.1-9, 2014-05-07.