共有メモリ・マルチプロセッサの分散シミュレーションのための 参照フィルタ方式

·今·福 茂<sup>†,</sup> 大 野 和 彦<sup>†</sup> 中 島 浩<sup>†</sup>

本論文では,我々が開発中の共有メモリ・マルチプロセッサのための実行駆動型分散シミュレータ Shamanにおいて,そのフロントエンドが生成するメモリ参照履歴を削減する方式を述べる.Shaman はフロントエンドとバックエンドから構成され,PCクラスタで実行される.フロントエンドではシ ミュレーションのワークロード・プログラムを,ソフトウェア分散共有メモリの技法を用いて並列実 行し,シミュレーション対象システムのコヒーレント・キャッシュを部分的にシミュレートしてメモリ 参照履歴を生成する.履歴はバックエンドに送られ,キャッシュを含む対象メモリ・システムの挙動 がシミュレートされる.履歴削減の基本的なアイデアは,フロントエンドのキャッシュをフィルタと して用い,このフィルタ・キャッシュをミスした参照のみをバックエンドに送ることである.本論文 ではキャッシュ/メモリのブロックに対する data-race-free(DRF)の概念を導入し,DRFのブロッ クに関してはフィルタが正しく動作することを証明するとともに,DRFではないブロックの検出方 法も示す.また SPLASH-2 中の2つのカーネルを用いた評価により,最高で99.6%の参照が除去さ れ,残りの参照の中で対象システムのキャッシュにヒットするものは1.4%以下であることも示す.

# Reference Filtering for Distributed Simulation of Shared Memory Multiprocessors

SHIGERU IMAFUKU,<sup>†,</sup> KAZUHIKO OHNO<sup>†</sup> and HIROSHI NAKASHIMA<sup>†</sup>

This paper proposes a method to reduce the amount of the memory references generated by the front-end of our distributed execution-driven simulator for shared memory multiprocessors named *Shaman*. The simulator consists of the front-end to execute programs in parallel and the back-end, driven by the memory references from the front-end, to simulate the behavior of the memory system of a target multiprocessor. For high performance simulation, the front-end runs on a PC cluster using software DSM technique and partially simulates the coherent cache of the target system. The key idea of the reference reduction is to use the caches in the front-end as a filter of the references. We prove that the filtering for a memory block is safe if it is accessed in *data-race-free* manner as the whole. We also show a method to detect *racing* blocks to inactivate the filtering. The preliminary experiment with SPLASH-2 kernels shows up to 99.6% of references are filtered out and redundant references are less than 1.4%.

1. はじめに

マルチプロセッサ・アーキテクチャの研究・開発に おいて,新しいアイデアの有効性を検証するために, シミュレータは必要不可欠なツールである.このため, アーキテクチャ・レベル(あるいは機械命令レベル) のシミュレータが数多く提案されており,その多くで はシミュレーションの高速化,換言すれば実機に比べ た速度低下を小さくするための工夫がなされている.

Department of Computer and Information Sciences, Toyohashi University of Technology 現在,セイコーエプソン株式会社 Presently with Seiko Epson Corp. たとえば我々が研究対象としている共有メモリ・マル チプロセッサのための実行駆動型シミュレータの中に は,実行時間が実機の10~100倍程度の「高速」なも のがいくつかある.

しかしこのような高速シミュレータであっても,実 用的な観点からは必ずしも十分な性能であるとはいえ ない.すなわち,ほとんどのシミュレータが唱ってい る小さな実行時間比は,対象システムの単一プロセッ サとの比率であり,システム全体の性能との比率では ないからである.たとえば実行時間比が実機の50倍 であるシミュレータを用いて,64プロセッサからな る対象システムで1分を要するプログラムを実行した とすると,シミュレーション時間は3,200分となり2 日以上を要することになる.

<sup>†</sup> 豊橋技術科学大学情報工学系

したがって,従来のシミュレータとは異なるアプロー チによってさらに高速化することが求められており, その有力な手段として並列あるいは分散処理があげら れる.すなわち対象システムの1つあるいは複数のプ ロセッサを,並列/分散シミュレータの1つのノード に割り当て,対象システムに当然内在している並列性 を利用して実行することは,きわめて自然な高速化手 法であるといえる.しかし,この並列化/分散化を単 純に行うと,きわめて多数のノード間通信が発生し, 性能向上はほとんど望めない.すなわち,共有メモリ・ マルチプロセッサではすべてのメモリ参照が潜在的な プロセッサ間通信であるため,これらの正しい順序付 けや時刻管理のためにシミュレータ・ノード間で同期 をとろうとすると,禁止的に大きなオーバヘッドが生 じることは明らかである.

そこで我々が開発中の分散シミュレータ *Shaman*では,このメモリ参照の問題を以下の3点に着目して解決することとした<sup>10),11)</sup>.

- (1) 正しく同期が行われる決定的なワークロード・ プログラムに対しては、ソフトウェア分散共有メモ リの技法を用いたシミュレーションにより、個々の プロセッサに関する限り正しく順序付けられたメモ リ参照履歴を生成することができる.
- (2) 対象システムのコヒーレント・キャッシュを部 分的にシミュレートすることにより,対象キャッシュ で必ずヒットするようなメモリ参照を履歴から除去 するフィルタ操作を行うことができる.
- (3) フィルタを通り抜けた履歴には,対象システム におけるすべてのキャッシュ・ミスが含まれており, これらによってメモリ・システムの動作タイミング の正確な,あるいは十分な精度を保った,再現が可 能である.

本論文の眼目は,上記(2)のフィルタ操作の提案 とその正当性の証明である.すなわち従来は単一プロ セッサ上で動作するシミュレータでのみ行われていた フィルタ操作を,分散シミュレータにおいても正しく かつ効率的に実現できることを示したことが,本論文 による重要な貢献である.

以下本論文では、上記のメモリ参照履歴のフィルタ 操作の提案,正当性の証明,および実験による評価 について,次のような順序で述べる.まず2章では 本研究の背景となる関連研究を概観し,次に3章で Shaman とその分散実行技法であるソフトウェア分散 共有メモリについて述べる.続く4章が本論文の核心 であり,参照フィルタとその正当性について詳細に述 べる.また5章では参照フィルタの有効性を評価する ために SPLASH-2 中のカーネルを用いて行った実験 結果を示し,6章で結論と今後の課題を述べる.

#### 2. 関連研究

Uhlig と Mudge による詳細なサーベイ<sup>20)</sup>に示され ているように,共有メモリ・マルチプロセッサのため の実行駆動型シミュレータは,これまでに数多く提案・ 開発されている.これらの多くは単一プロセッサ上で 動作し,ワークロード・プログラムを実行してメモリ参 照履歴を生成するフロントエンドと,履歴に基づいて 対象マシンのメモリシステムをシミュレートするバッ クエンドから構成されている.フロントエンドでの実 行方式は,対象プロセッサの機械命令をエミュレート するもの<sup>7),15),21)</sup>と,instrumentation を施したコー ドを直接実行するもの<sup>4),8),18)</sup>とに大別される.いずれ の方式においても,高速なシミュレータでは10~100 倍の対実機実行時間比が達成されている<sup>18),20)</sup>.

フロントエンドとバックエンドは,1つのプログラ ムの構成要素としてリンクされるため,両者の間での データのやりとりはきわめて高速に行うことができる. したがってトレース駆動型とは異なり,参照履歴の授 受にあたってファイル容量や入出力オーバヘッドの問 題を顧慮する必要はほとんどない.そのため多くの場 合,フロントエンドがすべてのメモリ参照履歴をバッ クエンドに渡すという単純な方法が用いられており, フィルタ操作などの履歴圧縮は行われていない.

一方,共有メモリ・マルチプロセッサには明らかに 並列性が内在しているにもかかわらず、シミュレータ の並列化や分散化を行った成功例はきわめて少ない. この主な理由は,対象プロセッサの論理構造がきわめ て複雑であるため,分散論理シミュレーションで用い られる Chandy-Misra 法<sup>6)</sup>や TimeWarp 法<sup>12)</sup>などの 非同期的な手法の適用が困難なことである.実際,並 列化の数少ない成功例の1つである Wisconsin Wind Tunnel(WWT)<sup>17)</sup>では同期的手法<sup>3)</sup>が用いられてい る.一般に同期的手法はシミュレータ・ノード間で頻 繁に同期操作を行うため,オーバヘッドが大きく不利 とされているが,WWTではホストであるCM-5が持 つ高速なバリア機構を利用してこの問題を解決してい る. 逆にいえば, WWT の方式は CM-5 での実装を前 提としたものであり,たとえばLANで結合されたPC クラスタのような安価な並列実行環境では,頻繁なバ リア操作は性能に対して致命的なダメージを与える。

また WWT では,コヒーレント・キャッシュを含む共 有メモリの挙動を,Liのソフトウェア分散共有メモリ (S/W-DSM)<sup>14)</sup>に類似した技法を用いてシミュレート している.すなわち,あるプロセッサにより書き込みが 行われると,そのイベントはただちに書き込まれたプ ロックを共有するキャッシュを担当するシミュレータ・ ノードに伝えられる.この方法の利点は,シミュレー タ・ノード間で伝達されるメモリ参照に関するイベン トの順序を,対象システムでの順序と一致させること が比較的容易なことである.しかし S/W-DSMの実 現方法としては,lazy release consistency (LRC)<sup>3)</sup> のように書き込みの伝達を後続する同期操作まで遅延 させる方式が明らかに有利であり,特に PC クラスタ のような環境では両者の性能差はきわめて大きい.

前述のように実行駆動型では参照履歴の削減はほと んど行われていないが,トレース駆動型では様々な削 減方式が適用されている<sup>20)</sup>.その1つとして,キャッ シュを参照フィルタとして用いる方法は古くから知ら れており,たとえば Puzuk による文献 16) では,あ る容量のダイレクトマップ・キャッシュをミスした参 照履歴だけを、容量や連想度がより大きな対象キャッ シュの解析のために用いる方法が提案されている.ま たこの文献では,解析に必要な参照が対象キャッシュを ミスするようなものである場合,それらは必ずフィル タ・キャッシュをミスすること, すなわちキャッシュに よるフィルタ操作の安全性も証明されている.この考 え方は Wang らによって拡張され<sup>22)</sup>, ライトバック・ キャッシュにおけるメモリへの書き戻し事象も,フィ ルタ後の参照履歴を用いて正確に再現できることが知 られている.

### 3. 分散シミュレータ Shaman

我々は PC クラスタのような安価な環境を用いた高速 シミュレーションを目的とし,共有メモリ・マルチプロ セッサのための分散シミュレータ Shaman を開発して いる.本章では,本論文での主題である参照フィルタ操 作の適用対象例である Shaman と,その分散実行技法 であるソフトウェア分散共有メモリについて述べる. 3.1 対象システムとワークロード

Shaman が対象とするシステムは,一般に図1のよ うな構成を持つ集中型あるいは分散型の共有メモリ・ マルチプロセッサである.対象システムの各プロセッ サ(P)はコヒーレント・キャッシュ(C)を持ち,プ ロセッサ/キャッシュとメモリは任意の構成を持つネッ トワークで結合される.Shaman でシミュレート可能 なプロセッサは,現時点では単一パイプライン構成で SPARC Version 8 命令セット・アーキテクチャ に基



づくものに限定されるが,原理的にはエミュレーション・モジュールの置き換えにより他の実行方式や命令 セットにも対応可能である.

キャッシュは, ライトバック型かつ MSI(Modified, Shared, Invalid)の3状態を含むような無効化型の コヒーレンス・プロトコル<sup>19)</sup>に基づくものであること が望ましい.すなわちライトスルー型や更新型プロト コルであってもシミュレート可能ではあるが,後述す る参照フィルタ操作の効果はきわめて小さなものとな る.他の構成パラメータ,たとえば容量,連想度,ブ ロック(ライン)サイズ,統合型か命令/データ分離 型か,単一であるか階層型であるか,などは対象シス テムに応じて設定することができる.

Shaman が実行するワークロード・プログラムは, Solaris または POSIX のスレッド・ライブラリを用い て書かれたマルチスレッド・プログラムであり,シン ボル・デバッグ情報が付加された Solaris のバイナリ 実行形式として与えられる.ライブラリ中の同期プリ ミティブや基本入出力関数は,シンボル・デバッグ情 報を参照することにより検出され,Shaman の内部で 直接実行される.またバリア操作など,独自の同期プ リミティブも用意されており,効率的な分散実行のた めにやはり内部的に実行される.

後述するように Shaman の分散実行方式は, Keleher らによる lazy release consistency (LRC)<sup>3)</sup>の機構に基づいている.したがってワークロード・プログラムは以下の定義に基づく data-race-free(DRF)<sup>1),2)</sup>の性質を有していなければならない.

定義1 ある実行におけるメモリ参照  $a \ge a'$  に関 する以下の関係  $\xrightarrow{\text{po}} \ge \xrightarrow{\text{sol}}$  の非反射的推移閉包を  $\xrightarrow{\text{hbl}}$ とし ,  $a_1 \xrightarrow{\text{hbl}} a_2$  であるとき , またそのときに限り ,  $a_1$  は happens-before-1関係において  $a_2$  に先行する という .

 あるプロセスにおいて a がプログラム順で a' に 先行するとき,またそのときに限り, a <sup>po</sup>→ a' で ある.

95

近い将来 Version 9とする予定.

• a が release操作 (S<sub>R</sub>), a' が acquire操作 (S<sub>A</sub>) で あり,  $a \ge a'$  が対をなすとき,またそのときに 限り,  $a \stackrel{sol}{\rightarrow} a'$  である.

通常,  $S_A \ge S_R$ はそれぞれロック獲得とロック解放 であり,たとえば mutex\_lock()や mutex\_unlock() として Shaman が検出することができる.また  $a_l$  が ロック獲得( $S_A$ ),  $a_u$  がロック解放( $S_R$ )であって,  $a_u$  が解放した相互排除オブジェクトを  $a_l$  が獲得した とき,  $a_u \ge a_l$  は対をなす. $S_A \ge S_R$ はその他の同期 操作にも付随するが,そのような操作は Shaman が 検出可能な同期プリミティブ(あるいはその一部)で なければならない.

定義2 ある実行における data raceとは,2つの 競合するメモリ参照,すなわち少なくとも一方が書き 込みであるような同じアドレスに対する参照の対が, happens-before-1 関係によって順序付けられないこと をいう.ある実行中に data race が存在しないとき, またそのときに限り,その実行は DRFであるという. あるプログラムのどのような sequential consistent な 実行も DRF であるとき,またそのときに限り,その プログラムは DRF であるという.

さらに,意味のあるシミュレーションを行うために, ワークロード・プログラムは以下の定義により決定的 でなければならない.

定義3 あるプログラムの特定の数のプロセッサを 用いた実行について,同期プリミティブに含まれない すべてのメモリ参照が実行によらず同じ結果をもたら すとき,またそのときに限り,そのプログラムは決定 的であるという.

なおスピン・ロックのような同期プリミティブ中の メモリ参照については,非決定性が許容されることに 注意されたい.

有用な並列プログラムの大部分は DRF であること が知られており,またほとんどの SPMD プログラム をはじめ多くのプログラムは決定的である.したがっ て,これらの制限を加えても,Shaman は十分に汎用 性を持つといえる.

3.2 システム構成

対象システムの Shaman へのマッピングは,図2に 示すように行われる.Shaman は複数ノードからなる フロントエンドと,単一のバックエンド・ノードか らなる.フロントエンドには対象システムのプロセッ サが,またバックエンドにはキャッシュ,ネットワー



Fig. 2 Configuration of Shaman.

ク, およびメモリがマッピングされる.ただしバック エンドではメモリシステムの動作タイミングなどの物 理的挙動のみをシミュレートし,共有メモリを介した データ送受は 3.3 節で述べる LRC による S/W-DSM の機構を用いてフロントエンドがシミュレートする. また後述のように,フロントエンドではキャッシュの 部分的シミュレーションも行う.

個々のフロントエンド・ノードは PC あるいはワー クステーションであり,対象システムのプロセッサを 1 つあるいは複数担当し,メモリ参照履歴を生成する. なお対象システムのプロセッサ,あるいはフロントエ ンド・ノードでの対応する実行モジュールを,以後単 にプロセッサという.対象システムで並列実行される ワークロード・プログラムは,Shamanのフロントエン ドでも並列実行されるため,効率良くシミュレーショ ンを行うことができる.またフロントエンド・ノード でのコンテキスト(プロセッサ)の切替えは,同期プ リミティブの実行時にのみ行われるので,スケジュー リングのオーバへッドも小さい.

フロントエンドが生成した参照履歴はバックエンド に送られるが,すべての参照履歴を送信するときわめ て大きな通信オーバヘッドが生じる.たとえば,対象 システムを 64 プロセッサ構成,各プロセッサの性能 を1GIPS,メモリ参照命令の出現頻度を 1/4,履歴 の大きさを1つの参照あたり4B,ノード間を結合す るLANのスループットを10 MB/secと仮定すると, LANでの転送時間だけで実機との実行時間比が 6,400 倍となってしまう.

そこで個々のフロントエンド・ノードは,プロセッサ ごとにフィルタ・キャッシュ(C<sub>f</sub>)を持ち,このキャッ シュにミスした参照のみをバックエンドに送ることに よって履歴送信量を削減する.このほか,スピン・ロッ クのように非決定性を持つ同期プリミティブは,スピ

96

原理的にはバックエンドの並列化も可能であり,将来の研究課題の1つである.

ン回数など実際の挙動を再現するためにプリミティブ 単位でバックエンドに送られる.また送信される参照 やプリミティブには,個々のフロントエンド・ノード に局所的なタイムスタンプが付加される.

バックエンドでは対象システムのメモリやネット ワークだけでなく,対象システムのキャッシュと同じ 構成の対象キャッシュ(C<sub>t</sub>)のシミュレーションも行 う.すなわちフロントエンドから送られた参照に対し, 対象キャッシュにより再度ヒット/ミスの判定を行い, 真のミスだけが抽出されてメモリやネットワークのシ ミュレーションに用いられる.4章で述べるように, 対象キャッシュのミス(共有プロックの書き込みを含 む)を引き起こす可能性があるすべての参照は,必ず フィルタ・キャッシュを通過することが保証されるの で,バックエンドはシミュレーションに必要なすべて の参照を入手することができる.

対象キャッシュをミスした参照は、メモリやネット ワークの挙動に応じて再スケジュールされ、局所時刻 が大域時刻に変換される.この時刻変換は、blocking load/blocking cache のようにプロセッサがキャッシュ・ ミスによりストールするものであれば、正確に行うこ とができる.一方ロード/ストアバッファなどメモリ アクセス遅延を隠蔽する機構を有する場合には、高精 度の時刻変換を行うために、フロントエンドでの部分 的シミュレーションや遅延見積りによる局所的なスケ ジューリングを行う必要がある.

3.3 LRC によるソフトウェア分散共有メモリ

前述のように Shaman の S/W-DSM の管理機構は, Keleher らによって提案された LRC をベースとして いる.これまでに提案されている様々な DSM 機構の 中から LRC を選択したのは,以下の3つの理由によ る.第1の理由は性能面での優位性であり,PC クラ スタのような通信コストが大きな環境では,書き込み の通知を即座に行わず,同期操作まで遅延させる方式 が有利であることはよく知られている.

第2の理由は,コヒーレンス管理の単位であるページに対して複数のプロセッサが非同期的に書き込む write-write false sharing に対する性能的耐性が高い ことである.ShamanのDSMはハードウェアによる 共有メモリをシミュレートすることが目的であるため, 一般のS/W-DSMのようにワークロードがページ単位 コヒーレンス管理にチューニングされていることを期 待できない.したがって,あるページへ書き込みを行 うプロセッサが単一であるか否かをプログラマの指示 により定めるようなプロトコル(たとえば Munin<sup>5)</sup>) を採用することはできない. 第3の,そして最も重要な理由は,ある書き込みが どのプロセッサによっていつ行われたかを,その結果 を読み出すプロセッサが完全に知ることができるとい う点である.この性質は4章で述べる参照フィルタ操 作の効率や正当性の維持に不可欠であり,状況に応じ て書き込みが生じたページ全体が送受されるようなプ ロトコル(たとえばAURC<sup>9)</sup>)を採用することはで きない.

97

以下,LRCの機構について概説するが,DRFプロ グラムに対する動作保証,実装,性能などについては 文献13)を参照されたい.

LRCでは、ページと呼ばれる比較的大きなメモリ領 域を単位として、コヒーレンスの制御を行う.すなわ ち、あるプロセッサによる参照 mによりページの一 部が更新された場合、同じページに対して  $m \stackrel{\text{ibil}}{\to} m'$ なる参照 m'を行うすべてのプロセッサに、ページの 更新情報が伝えられる.

たとえば,図3に示すプロセッサA, B, Cによる実行断片において,ページ $\pi$ に含まれるアドレス $x \ge y$ に関する読み出し(R)および書き込み(W)は,以下のように  $\stackrel{hb1}{\rightarrow}$ による順序付けを行うことができる.

$$\begin{split} \mathbf{W}^{A}(x) {\stackrel{\mathrm{hbl}}{\rightarrow}} \mathbf{R}^{B}(x) {\stackrel{\mathrm{hbl}}{\rightarrow}} \mathbf{R}^{C}(x) {\stackrel{\mathrm{hbl}}{\rightarrow}} \mathbf{W}^{C}(x) {\stackrel{\mathrm{hbl}}{\rightarrow}} \mathbf{R}^{A}(x) \\ & \leftarrow \mathbf{W}^{A}(x) \xrightarrow{\mathrm{po}} \mathbf{S}^{A}_{\mathbf{R}} \xrightarrow{\mathrm{sol}} \mathbf{S}^{B}_{\mathbf{A}} \xrightarrow{\mathrm{po}} \mathbf{R}^{B}(x) \xrightarrow{\mathrm{po}} \mathbf{S}^{B}_{\mathbf{R}} \xrightarrow{\mathrm{sol}} \\ & \mathbf{S}^{C}_{\mathbf{A}} \xrightarrow{\mathrm{po}} \mathbf{R}^{C}(x) \xrightarrow{\mathrm{po}} \mathbf{W}^{C}(x) \xrightarrow{\mathrm{po}} \mathbf{S}^{C}_{\mathbf{R}} \xrightarrow{\mathrm{sol}} \\ & \mathbf{S}^{A}_{\mathbf{A}} \xrightarrow{\mathrm{po}} \mathbf{R}^{A}(x) \\ & \mathbf{W}^{B}(y) {\stackrel{\mathrm{hbl}}{\rightarrow}} \mathbf{R}^{C}(y) {\stackrel{\mathrm{hbl}}{\rightarrow}} \mathbf{R}^{A}(y) \\ & \leftarrow \mathbf{W}^{B}(y) \xrightarrow{\mathrm{po}} \mathbf{S}^{B}_{\mathbf{R}} \xrightarrow{\mathrm{sol}} \mathbf{S}^{C}_{\mathbf{A}} \xrightarrow{\mathrm{po}} \mathbf{R}^{C}(y) \xrightarrow{\mathrm{po}} \mathbf{S}^{C}_{\mathbf{R}} \xrightarrow{\mathrm{sol}} \\ & \mathbf{S}^{A}_{\mathbf{A}} \xrightarrow{\mathrm{po}} \mathbf{R}^{A}(y) \end{split}$$

したがって同図の実行断片は DRF であり, 個々の 読み出しについて以下の結果が得られることを保証し なければならない.

- R<sup>B</sup>(x) と R<sup>C</sup>(x) が得る値は W<sup>A</sup>(x) が書き込ん だものであること .
- R<sup>A</sup>(x) が得る値は W<sup>C</sup>(x) が書き込んだもので あること .
- R<sup>C</sup>(y) と R<sup>A</sup>(y) が得る値は W<sup>B</sup>(y) が書き込ん だものであること .

このため, S<sub>R</sub>を行ったプロセッサは対応する S<sub>A</sub>を行 うプロセッサに対して,以下の方法によりページ $\pi$ の 更新情報を伝える.

まず各プロセッサは,S<sub>A</sub>またはS<sub>R</sub>を実行すると, プロセッサに固有の局所的なインターバルと呼ぶ構造 を生成する.すなわちプロセッサ p の第 i 番目のイ ンターバル  $\sigma_p^i$ は,S<sub>A</sub>またはS<sub>R</sub>に挟まれた時間領域 とその間に実行されたメモリ参照に対応する.なお文



Fig. 3 LRC mechanism.

献 13) では明確にされていないが,本論文では S<sub>R</sub>は インターバルの末尾に,S<sub>A</sub>はインターバルの先頭に, それぞれ位置するものとする.インターバルの先頭に, その間に更新されたページを示す書込通知と呼ぶ構造 が付加される.また  $\sigma_p^i$ に付加されたページ  $\pi$  の書 込通知  $w_p^i(\pi)$ には,必要に応じて  $\sigma_p^i$ の先頭と末尾 における  $\pi$  の差分情報である diff ( $\Delta_p^i(\pi)$ )が付加さ れる.

図 3 の例では,プロセッサ A が  $\sigma_A^3$ において書き 込み W<sup>A</sup>(x) を行い,その結果書込通知  $w_A^3(\pi)$  と diff  $\Delta_A^3(\pi)$  が生成される.続いてプロセッサ B が(たと えば)ロック獲得操作 S<sup>B</sup><sub>A</sub> を行うと,そのロックを S<sup>A</sup><sub>R</sub> によって解放した A から  $B \land w_A^3(\pi)$  が送られる. この書込通知の受信により B は  $\pi$  の無効化を行い,  $\pi$  が A により(部分的に)更新されたことを認識でき るようにする.その後,B は  $\pi$  に対する最初の参照 である読み出し R<sup>B</sup>(x) を行った時点で, $\pi$  に対する A による更新を再度認識し,A に対して diff  $\Delta_A^3(\pi)$ の送信を要求する.続いて受信した  $\Delta_A^3(\pi)$  を用いて  $\pi$  を更新し, R<sup>B</sup>(x) の正しい結果を得て実行を再開 する.

同様の処理は、S<sup>B</sup><sub>R</sub>/S<sup>C</sup><sub>A</sub> のロック移送でも行われるが、この場合 $w_A^3(\pi)$ をBが中継する形でCに送る必要がある、同様にS<sup>B</sup><sub>R</sub>/S<sup>C</sup><sub>A</sub>のロック移送では、 $w_B^7(\pi)$ をCが中継してAに送らなければならない、

どの書き込み通知を送信するかを正しく判断するために,  $\sigma_p^i$ を実行中のプロセッサ p は,インターバルの集合  $\Sigma_p^i = \{\sigma_q^j | \sigma_q^{j \text{ hbl}} \sigma_p^i, q \neq p\}$ を管理している.

ただし  $\sigma_q^j$ で実行された任意の参照  $m \ge \sigma_p^i$ で実行 された任意の参照 m'について  $m \stackrel{\text{hb1}}{\to} m'$ であるとき , またそのときに限り  $\sigma_q^j \stackrel{\text{hb1}}{\to} \sigma_p^i$ であるとする . たとえ ば図 3 の例では ,  $\Sigma_C^5 = \{\sigma_A^0, \ldots, \sigma_A^3, \sigma_B^0, \ldots, \sigma_B^8\} \ge$ なる . この集合の管理のために ,  $\sigma_p^i$ を実行中のプロ セッサ p は vector time-stamp と呼ぶ配列  $v_p^i$ を有す る . 配列の個々の要素はプロセッサに対応し ,  $q \neq p$ なるプロセッサ q に対応する要素  $v_p^i[q]$  は , 以下の性 質を満たす .

 $\forall p \forall q \forall i \forall j ((\sigma_q^{j} \stackrel{\text{hbl}}{\to} \sigma_p^{i}) \leftrightarrow j \leq v_p^i[q])$  (1) すなわち  $v_p^i[q]$  は,  $\sigma_p^i$  に  $\stackrel{\text{hbl}}{\to}$  関係で先行する q の直 近のインターバルを示す.また p 自身に対応する要素  $v_p^i[p]$  はつねに i に等しい.したがって図 3 の例では,  $\sigma_C^5$  の直近の  $\stackrel{\text{hbl}}{\to}$  先行インターバルは  $\sigma_A^3 \geq \sigma_B^8$  であ るので,  $v_C^5[A, B, C] = (3, 8, 5)$ となっている.

上記の式 (1) を満足するために,  $S_A$ を実行するプロセッサaは, 対応する  $S_R$ を実行したプロセッサrの vector time-stampを用いて,自身の vector time-stamp を以下のように更新する.

 $v_a^i[p] \leftarrow \max(v_a^{i-1}[p], v_r^j[p])$ 

ただし S<sub>A</sub>はインターバル  $\sigma_a^i$ の先頭に, S<sub>R</sub>は  $\sigma_r^j$ の末 尾に,それぞれ位置するものとする.図3の S<sub>R</sub><sup>B</sup>/S<sub>A</sub><sup>C</sup> の例では,  $v_B^8 = (3,8,2)$ かつ  $v_C^4 = (1,5,4)$ である ので, $v_C^5 = (3,8,5)$ となる.

さらに ,  $v_a^{i-1}[p] < v_r^j[p]$  であるような p については ,

オリジナルの LRC では  $(\sigma_q^j \stackrel{\text{hb1}}{\to} \sigma_p^i) \rightarrow j \leq v_p^i[q]$ を満たす ことのみが保証されるが,式 (1)を満たすようにすることは容 易である.

インターバルの集合  $S_p = \{\sigma_p^k | v_a^{i-1}[p] < k \le v_r^j[p]\}$ とそれらに付加された書込通知が, S<sub>R</sub>を行ったプロ セッサ r から S<sub>A</sub>を行っているプロセッサ a に送られ る.したがって図 3 の S<sup>C</sup><sub>A</sub> の例では, C は  $\{\sigma_A^2, \sigma_A^3\}$ と  $\{\sigma_B^6, \sigma_B^7, \sigma_B^8\}$ , およびそれらに付加された  $w_A^3(\pi)$ と  $w_B^r(\pi)$ を受け取る( $\sigma_A^3 \ge \sigma_B^r$ 以外のインターバ ルでは書き込みはないものとする).

上記の  $S_p$  を用いて,  $S_A$ を行っているプロセッサ aはインターバル集合;

 $\Sigma_a^i = \Sigma_a^{i-1} \cup \bigcup S_p$ 

を得ることができ、かつすべての  $S_p$  に含まれるイン ターバル,すなわち  $\sigma_a^i$  に  $\stackrel{\text{hb1}}{\rightarrow}$  先行することが新た に判明したインターバルに付加された書込通知が示す ページを無効化する.その後、プロセッサ a が無効化 されたページへを参照した時点で、 $\Sigma_a^i$ を参照してペー ジの書込通知を求め、さらに直近の書き込みを行った プロセッサを特定する .続いて書き込みを行ったプ ロセッサに対して書込通知に対応する diffを要求し、 それを用いてページを更新する.なお書き込みを行っ たプロセッサ以外のプロセッサも diffを保有している ことがあり、そのような場合には複数の diffを 1 つの プロセッサから得ることができる.たとえば図 3 の R<sup>C</sup>(x) の例では、B が  $\Delta_A^3(\pi)$  を A からすでに受け 取っているので、 $\Delta_B^7(\pi)$  とともに B から C へ受け 渡すことができる.

### 4. 参照フィルタ

本章では,本論文の主題である参照フィルタについ て詳しく述べる.まず 4.1 節では,ある対象キャッシュ に対してフィルタ・キャッシュがどのように構成され るかを示す.次に 4.2 節では,キャッシュやメモリの ブロックに関する DRF の概念を導入し,DRF であ るようなブロックについてはフィルタ・キャッシュが 正しく動作する,すなわち履歴から除去される参照は 対象キャッシュに必ずヒットすることを証明する.続 いて 4.3 節では,DRF ではないブロックの検出方法 と,その正当性の証明を示す.

4.1 フィルタ・キャッシュ

3.1 節で述べたように, Shaman が扱う対象キャッシュ  $C_t$  はライトバック型かつ無効化型であり, コヒーレンス管理は MSI プロトコルまたはその(有意義な) 拡張版に基づくものとしている. 対象キャッシュのブ

表1 MSIプロトコルにおける状態遷移

Table 1 State transition of MSI-protocol.

		trans	hit(m, s)			
s	$\mathbf{R}_l$	$W_l$	$\mathbf{R}_{g}$	$W_g$	$\mathbf{R}_l$	$W_l$
Ι	$\mathbf{S}$	Μ	Ι	Ι	0	0
$\mathbf{S}$	$\mathbf{S}$	$\mathbf{M}$	$\mathbf{S}$	Ι	1	0
$\mathbf{M}$	$\mathbf{M}$	$\mathbf{M}$	$\mathbf{S}$	Ι	1	1

ロックサイズが l, 連想度が w(すなわち w-way セッ ト連想), 容量が  $w \times \gamma$  であるとき,フロントエンド のフィルタ・キャッシュ  $C_f$  はブロックサイズが l で 容量が  $\gamma$  のダイレクトマップ型となる.また  $C_f$  の コヒーレンス管理は MSI プロトコルにより行われる. なおブロックサイズ,連想度,容量を上記のように設 定することにより, Puzak が証明したように<sup>16)</sup>  $C_t$  に おいて容量性ミスを生じる参照は必ず  $C_f$  で容量性ミ スを生じ, $C_t$  での競合性ミスは  $C_f$  で競合性あるい は容量性ミスとなる.したがって  $C_f$  によるフィルタ 操作の正当性に関する以後の議論は,コヒーレンス・ ミスにのみ注目して行うことができる.

MSI プロトコルにおけるキャッシュの状態遷移は, 一般に表1 に示すように定義される.ここで S ={M,S,I} はキャッシュ C のブロックがとりうる3つ の状態,  $\mathcal{R}_l =$  {R $_l$ ,  $W_l$ } は C を所有するプロセッサ による読み出しと書き込み,  $\mathcal{R}_g =$  {R $_g$ ,  $W_g$ } は C の 所有者以外のプロセッサによる読み出しと書き込みで C に可視であるものをそれぞれ意味する.一般に対象 キャッシュのコヒーレンス管理が MSI プロトコルに よる場合,メモリ・ブロック b に対する読み出しは bを状態 M で保持しているキャッシュに,また書き込 みは b を状態 S または M で保持しているキャッシュ に可視となる.

また同表の関数  $t = trans(m, s): \mathcal{R}_l \cup \mathcal{R}_g \times S \rightarrow S$ は,状態が s であるようなブロックに対して参照 m が行われたときの遷移先状態 t を与える.また述語 hit(m,s):  $\mathcal{R}_l \times S \rightarrow \{0,1\}$  は,状態が s であるよう なブロックに対して行った参照 m が他のキャッシュ に不可視であるとき,すなわち共有ブロックへの書き 込みを含まない狭義のヒットであるとき,またそのと きに限り真である.したがって hit(m,s) が偽であれ ば,m は他のキャッシュに  $\mathcal{R}_g$  または  $\mathcal{W}_g$  として可 視となりうる.

Shaman のフロントエンド上のプロセッサ p に付随 するフィルタ・キャッシュ  $C_f$  も,前述のように MSI プロトコルにより管理され,表1に示した状態遷移を 行う.ただしブロック b に対する参照が  $R_g$  または  $W_g$  として  $C_f$  に可視となる事象は,以下のように定

hb1 関係で相互に順序付けできない複数の直近の書き込みが存 在する場合,このようなプロセッサは複数存在する.

義される.

- p 自身が行った b の更新を含むような diffを p が 他のプロセッサの要求への応答として最初に渡し たとき, b に対して C<sub>f</sub> に可視の読み出し R<sub>g</sub> が 行われたと見なす.
- bの更新を含むような diffを p が他のプロセッサ から受け取ったとき, b に対して C<sub>f</sub> に可視の書
   き込み W<sub>q</sub> が行われたと見なす.

また参照フィルタ操作は, $C_f$ に関してhit(m,s)が真であるような参照mを履歴から除去する処理である.

 4.2 DRF ブロックに対する参照フィルタ操作の 正当性

本節ではフィルタ・キャッシュ C<sub>f</sub> を用いて行う参 照フィルタ操作が, DRF であるようなブロックに対 する参照については正当であることを証明する.まず 参照フィルタ操作の正当性とブロックに関する DRF を,以下のように定義する.

定義4 *m*をキャッシュ  $C_x$ を持つプロセッサ pに よるメモリ・ブロック bに対する参照とし,  $S_x$  を  $C_x$ の状態集合,  $state_x(m) \in S_x$  を m を行った時点で の b の  $C_x$  における状態とする. 述語  $miss_x(m)$  は  $hit(m, state_x(m))$  が偽であるとき, またそのときに 限り真である.

定義5 キャッシュ  $C_f$  と  $C_t$  およびメモリ・プ ロック b について , b に対するすべての参照 m が  $miss_t(m) \rightarrow miss_f(m)$  を満足するとき , またそのと きに限り ,  $C_f$  は b に関して  $C_t$  の正しいフィルタで あるという .

定義 6 ある実行におけるメモリ・ブロック b に対する任意の競合する参照の対  $m \ge m'$ が,  $m \xrightarrow{\text{hbl}} m'$ または  $m' \xrightarrow{\text{hbl}} m$  と順序付けられるとき,またそのときに限り, b はその実行において DRF であるという.

次に  $C_f$ のフィルタ操作の正当性の議論において, 対象キャッシュ  $C_t$ を MSI プロトコルで管理されるものに限定できること,すなわち以下により定義される MSI プロトコルの拡張を考慮しなくてもよいことを示す.

定義7 状態集合  $S_{ext}$ を持つキャッシュ  $C_{ext}$ の プロトコルは,以下の条件を任意の $s \in S_{ext}$ に対し て満たすような関数  $f: S_{ext} \rightarrow S$ が存在するとき, またそのときに限り,拡張 MSI プロトコルであると いう.

 $\forall m \in \mathcal{R}_l \cup \mathcal{R}_g$  $(f(trans(m,s)) = trans(m,f(s))) \land$  $\forall m \in \mathcal{R}_l(hit(m,f(s)) \rightarrow hit(m,s)).$ たとえば exclusive-clean,すなわちブロックが唯一 (exclusive)かつメモリと整合している(clean)こと を示す状態 E を MSI に加えた MESI(または Illinois<sup>19)</sup>)プロトコルは,  $f(\mathbf{M}) = \mathbf{M}$ ,  $f(\mathbf{E}) = \mathbf{S}$ ,  $f(\mathbf{S}) = \mathbf{S}$  および  $f(\mathbf{I}) = \mathbf{I}$  なる関数 f が存在するの で,拡張 MSIプロトコルである.我々が知る範囲で は, MSIプロトコルの有意義な拡張はすべて拡張 MSI プロトコルである.上記の定義 5 と定義 7 から,以 下の定理がただちに導かれる.

定理1  $C_t$ を MSI プロトコルで管理されるキャッシュ,  $C'_t$ を拡張 MSI プロトコルで管理されるキャッシュとし,両者の違いはコヒーレンス・プロトコルのみであるとする.このとき,キャッシュ  $C_f$ がメモリ・プロック b に関する  $C_t$ の正しいフィルタであるならば,  $C_f$ は b に関する  $C'_t$ の正しいフィルタである.

続いて参照フィルタ操作の正当性に関する,以下の 重要な定理を証明する.

定理2  $C_t$ を MSI プロトコルで管理されるキャッシュ,  $C_f$ をフィルタ・キャッシュとし,両者の構成が 4.1 節に示したものであるとする.このとき, $C_f$ は DRFであるような任意のブロックに関して  $C_t$ の正 しいフィルタである.

証明: プロセッサ p がインターバル  $\sigma_p^i$  において行っ たページ  $\pi$  に含まれるブロック b に対する参照を mとする.また p による b に対する参照の中で,プログ ラム順で m に先行する直近のものを m' とする.す なわち  $m' \stackrel{\text{po}}{\to} m$  であり, p による他の b に対する参 照 m'' について  $m'' \stackrel{\text{po}}{\to} m'$  または  $m \stackrel{\text{po}}{\to} m''$  である. また m' が実行されたインターバルを  $\sigma_p^j$   $(j \leq i)$  と する.

ここでもし, p による b 以外のブロックに対する参照  $m_v$  があって,  $m' \xrightarrow{po} m_v \xrightarrow{po} m$  かつ  $m_v$  が b を  $C_t$ から追い出すようなものであれば, Puzak が証明した ように  $miss_t(m)$  かつ  $miss_f(m)$  であり, したがって  $miss_t(m) \rightarrow miss_f(m)$  である.

そうでない場合, $miss_t(m) \land \neg miss_f(m)$ を仮定すると,以下のいずれかが成り立つ.

(1)  $state_t(m) = \mathbf{I} \land state_f(m) \neq \mathbf{I}$ 

(2) state<sub>t</sub>(m) = S  $\land$  state<sub>f</sub>(m) = M  $\land$  m = W<sub>l</sub> (1)の場合,対象システムにおいて m' による C<sub>t</sub> の 状態遷移を完了後,かつ miss<sub>t</sub>(m) であることが判明 する以前の時刻において(以下,単に m' と m の中間 の時刻という), q  $\neq$  p なるプロセッサ q によりイン ターバル  $\sigma_q^k$  で行われた b への書き込み m<sub>w</sub> が C<sub>t</sub> に

100

ただし,キャッシュ・ブロックのキャッシュ間移送(migration) を行うような一部の例外を除く.



可視となったはずである.ここで b は DRF であるの で  $m' \stackrel{\text{hb1}}{\to} m_w \stackrel{\text{hb1}}{\to} m$  であり,よって  $\sigma_p^j \stackrel{\text{hb1}}{\to} \sigma_q^k \stackrel{\text{hb1}}{\to} \sigma_p^i$ である.したがってシミュレータでは, $j < i' \leq i$  な るインターバル  $\sigma_p^{i'}$  の先頭に位置する SAの実行時に,  $\sigma_q^k$  とそれに付随する書込通知  $w_q^k(\pi)$  が p に伝達さ れており, $m' \geq m$  の中間の時刻において diff  $\Delta_q^k(\pi)$ の取得と  $C_f$ 中の b の無効化が行われている.よって b については m' が m に直近の先行参照であること から,state\_f(m) = I であり  $miss_f(m)$  が真となって 仮定に矛盾する.

(2)の場合, $state_f(m) = M$ であるので,pによ る b に対する書き込みの中で , プログラム順で m に先行する直近のもの mw が存在し,それが実行さ れたインターバル  $\sigma_n^l$  について  $l \leq i$  である.また  $state_t(m) = S$  であるので,対象システムでは m'と m の中間の時刻において,  $q \neq p$  なるプロセッサ qによりインターバル  $\sigma_q^k$  で行われた b への読み出 し $m_r$ が $C_t$ に可視となったはずである.よってbが  $\mathrm{DRF}$  であることから ,  $m_w \stackrel{\mathrm{hb1}}{ o} m_r \stackrel{\mathrm{hb1}}{ o} m$  であり ,  $\sigma_p^l \stackrel{ ext{hb1}}{ o} \sigma_q^k \stackrel{ ext{hb1}}{ o} \sigma_p^i$  となる . したがってシミュレータで は ,  $k' \leq k$  なるインターバル  $\sigma_q^{k'}$  において  $\Delta_p^l(\pi)$  が qによって取得されている.一方  $\sigma_q^k \stackrel{
m hb1}{ o} \sigma_p^i$  であるの で, p が  $\Delta_p^l(\pi)$  を q あるいは他のプロセッサへ最初 に渡した時点では,pのインターバルはl < l' < iな る  $\sigma_p^{l'}$  である.よってシミュレータでは, $m_w$  と mの中間の時刻において  $\Delta_p^l(\pi)$  を渡して b の状態を S としており, b については m' が m に直近の先行書込 であることから,  $state_f(m) \neq \mathbf{M}$ となる. したがっ て  $miss_f(m)$  が真となって仮定に矛盾する. 上記の定理が成り立つことは, DRF ブロックを1

つのデータとして考えれば,LRC が DRF プログラ ムに対して正しく動作することを利用して直感的に示 すこともできる.すなわちプロセッサ p が行った書き 込みの結果が他のプロセッサ q によって参照されるの であれば,その値は必ず diff により q に伝達される ので, $C_f$  の状態が p では S, q では I となることは 明らかであろう.

101

なおこの定理が, state<sub>t</sub>(m) = state<sub>f</sub>(m) あるいは miss<sub>t</sub>(m)  $\leftrightarrow$  miss<sub>f</sub>(m) を主張するものではないこと に注意されたい.実際,図4に示すようにDRFであ るようなブロックに対して, ¬miss<sub>t</sub>(m)  $\land$  miss<sub>f</sub>(m) であるような参照 m が存在しうる.同図において明 るい陰を付した状態遷移を起こす書き込み  $W_3^A(x)$ ,  $W_4^A(y)$ については, $C_t \ge C_f$ の両者でヒットするの で履歴から除去される.一方,書き込み  $W_8^A(y)$ は,  $C_t$ では状態が M であるのに対し  $C_f$ ではS である ので,広義のミスと判定されて除去されない.

また同図において暗い陰を付した状態遷移を起こす 読み出し  $R_5^A(z_1)$  と書き込み  $W_3^B(z_2)$  は, ブロック Z が DRF ではないことを無視してしまうと, 誤って 履歴から除去されてしまうことにも注意されたい.

4.3 非 DRF ブロックの検出

前節では C<sub>f</sub> を用いた参照フィルタ操作が, DRFで あるようなメモリ・ブロックに対しては正しく行われ ることを証明した.一方,図4に示したように,DRF ではないブロックに対してフィルタ操作を行うと,対 象キャッシュの広義のミスを起こす参照を誤って除去し てしまう.そこで,以下のアルゴリズムによってDRF ではないブロックを検出する.

(1) S/W-DSMの機構によりプロセッサ p にコピー

されている各メモリ・ブロック bに対して , 最終参照インターバル  $\tau_p(b)$  と呼ぶフィールドを付加する . ある時点において bへの最後の参照がインターバル  $\sigma_p^i$  で行われたとき , またそのときに限り  $\tau_p(b)=i$ である .

(2) 各々の diff  $\Delta_p^i(\pi)$  に対し, vector time-stamp  $v_p^i$ を付加する、プロセッサ q が diff  $\Delta_p^i(\pi)$ を取得 する際, プロック b の更新が  $\Delta_p^i(\pi)$  に含まれてい て,かつ  $\tau_q(b) > v_p^i[q]$ であれば, bを非 DRF プ ロックとしてマークする.

図 4 に示した例では、プロセッサ B は  $\sigma_B^7$  でブロッ ク X や Y の参照を行っていないので、 $\Delta_A^3(\pi)$  を取 得した時点での  $\tau_B(X) \ge \tau_B(Y)$  の値は、いずれも 6 以下である.したがってこの diff に付された vector time-stamp  $v_A^3[B]$  が 6 であることから、X と Y に は非 DRF のマークは付けられない.一方プロセッサ A は、 $\sigma_A^4$  で  $\mathbf{R}_5^4(z_1)$  により Z を参照しており、 $\Delta_B^7$ と  $\Delta_B^8$  を取得した時点では  $\tau_A(Z) = 4$  である.この 値は diff に付された  $v_B^7[A] = 1$  や  $v_B^8[A] = 3$  よりも 大きいことから、Z は非 DRF ブロックとしてマーク される.

上記のアルゴリズムは,プロセッサ pによる DRF ブロック b への書き込み  $m_w$  と, $m_w$  に関する diff  $\Delta_p^i(\pi)$ をプロセッサ q が取得する以前に行った参照 m について,必ず  $m \xrightarrow{\text{hb1}} m_w$  が成り立つことを利用 している.すなわち m に後続し  $m_w$  に先行する q か ら p へのロック移送によって  $\tau_q(b) \leq l$  なる q の l番目のインターバルが p に伝えられ,これが  $\Delta_p^i(\pi)$ に  $v_p^i[q]$  として付加されるため, $\tau_q(b) \leq v_p^i[q]$  が必ず 成立する.したがってこのアルゴリズムによりプログ ラムの実行が完了した時点において,あるブロックが DRF であることを判定できることが以下の定理によ リ示される.

定理3 ある実行の完了時点でメモリ・ブロック *b* が非 DRF とマークされていなければ, *b* は DRF で ある.

証明: プロセッサ  $p \geq q$ が各々のインターバル  $\sigma_p^i$   $\geq \sigma_q^j$  で行った b に対する参照を , それぞれ  $m \geq m'$   $\geq b$  , m は書き込みであるとする . また  $\Delta_p^i(b)$  を m による更新を含む diff  $\geq b$  , q が  $\Delta_p^i(b)$  を取得する インターバルを  $\sigma_q^k$  , また取得時点での  $\tau_q(b)$  の値を  $l \geq$ する .

b は非 DRF とマークされなかったのであるから  $l \leq v_p^i[q]$  であり,式(1)により  $\sigma_q^l \stackrel{\text{hb1}}{\to} \sigma_p^i$  が導かれる.また  $\Delta_p^i(b)$  に関する書込通知は  $\sigma_q^k$  の先頭かそれ以前に q に伝えられているので, $\sigma_p^i \stackrel{\text{hb1}}{\to} \sigma_q^k$ が導かれる.

さらにlは $\sigma_q^k$ でのbの最終参照インターバルであるので $l \le k$ であり,m'を行ったインターバル $\sigma_q^j$ との関係がl < j < kであることはない.したがって $j \le l$ であるか $k \ge j$ である.

ここで  $\sigma_q^j = \sigma_q^l \vee \sigma_q^j \stackrel{\text{hb1}}{\to} \sigma_q^l \notin \sigma_q^j \stackrel{\text{hb1}}{\to} \sigma_q^l$ と表記す ると,もし  $j \leq l$ であれば  $\sigma_q^j \stackrel{\text{hb1}}{\to} \sigma_q^l \stackrel{\text{hb1}}{\to} \sigma_p^i$ であり, したがって  $m' \stackrel{\text{hb1}}{\to} m$ である.一方  $k \geq j$ であれば  $\sigma_p^i \stackrel{\text{hb1}}{\to} \sigma_q^j \stackrel{\text{cos}}{\to} 0$ ,したがって  $m \stackrel{\text{hb1}}{\to} m'$ であ る.よって b に対する任意の競合する参照対  $m \geq m'$ について, $m' \stackrel{\text{hb1}}{\to} m$  あるいは  $m \stackrel{\text{hb1}}{\to} m'$ が成り立つ ので,定義 6 により b は DRF である.

さて上記の判定アルゴリズムでは,実行完了時にブ ロックが DRF であること, すなわち参照フィルタ操 作が正しく行われたことが明らかになる.したがって 非 DRF ブロックが発見された場合,以下の手順によ リシミュレーション実行を2回繰り返す必要がある. フェーズ1 各フロントエンド・ノードでは,ワーク ロード・プログラムを実行しながら参照履歴を生成 してバックエンドに送信する.その際,初期的には すべてのブロックが DRF であると仮定し,フィル タ・キャッシュによる参照フィルタ操作を行う.こ の過程であるフロントエンド・ノードが非 DRF ブ ロックを発見すると,他のすべてのノードに参照履 歴の生成と送信の中止を,またバックエンドにも履 歴を用いたシミュレーションの中止を通知する.た だし, すべての非 DRF ブロックのマーキングを行 うために、プログラムの実行自体は継続する.実行 が完了すると,マークされた非 DRF ブロックのア ドレスをすべてのノード間で交換し,各ノードが保 持するブロックのコピーにもマーク付けを行う.ま たマークされたブロックが存在しなければ,シミュ レーションは完了し,フェーズ2の実行は行われ ない.

フェーズ 2 各フロントエンド・ノードでは, ワーク ロード・プログラムを再実行し,参照履歴を生成して バックエンドに送信する.その際,フィルタ・キャッ シュによる参照フィルタ操作は DRF ブロックに対 してのみ行い,非 DRF とマークされたブロックへ の参照はすべてバックエンドに送る.したがってバッ クエンドは,対象キャッシュをミスする可能性のあ るすべての参照を得ることができる.

なお各フロントエンド・ノードのメモリ容量が十分 に大きく,書込通知や diffのガベージ・コレクション が不要であるならば,以下のような方法によりフェー ズ2の実行時間を短縮することができる.すなわち, フェーズ1で通信されたすべての書込通知を保存する ことができれば,フェーズ2では S<sub>R</sub>/S<sub>A</sub>の処理をノー ド間通信を行わずに実行できる.またすべての diff を も保存することができれば,フロントエンド・ノード 間での通信は完全に排除される.

#### 5. 実 験

参照フィルタ操作の有効性を評価するために, PC ク ラスタを用いた Shaman のプロトタイプ実装と, LU 分解と FFT の 2 つの SPLASH-2 カーネル<sup>23)</sup>を用い たメモリ参照数の測定を行った.PC クラスタは, Pentium II (450 MHz, 128 MB)をベースとする PC を 100Base-TX のイーサネットで結合したものである. 対象システムは,バス結合された4プロセッサの共有 メモリ・マルチプロセッサとした.また対象キャッシュ は1レベルの命令/データ分離型のダイレクトマップ・ キャッシュとし,容量は各々64 KB,ブロックサイズは 16 B, コヒーレンス管理は MESI プロトコルとした.

メモリ参照数の測定はデータ・キャッシュに対しての み行い,総計( $N_t$ ),参照フィルタを通過した数( $N_f$ ), および共有ブロックへの書き込みを含む対象キャッシュ の広義のミス回数( $N_m$ )を,それぞれ読み出しと書 き込みごとに集計した.なお,いずれのワークロード でもキャッシュを意識した処理分割がなされているの で,ブロックに対する write-write false sharing など は生じず,したがって非 DRF ブロックは発見されな かった.

表 2 の測定結果に示すように,LU分解では0.4%, FFTでは1.4%の参照だけがフィルタ通過しており, バックエンドへはごく一部の参照だけを渡すことがで きている.したがって3.2節に示した参照履歴の通信 オーバヘッドに関する仮定を用いれば,転送時間に関 する限りFFTの場合でも90倍程度の対実機実行時間 比が達成可能と見積もられる.またフィルタを通過し た参照,すなわちフィルタ・キャッシュをミスした参 照のほとんどが対象キャッシュもミスしており,バッ クエンドに渡される参照の有効率 $N_m/N_f$ はLU分解 で98.6%,FFTで99.5%ときわめて高い.これらの 結果から,フィルタ・キャッシュによりバックエンド にとって不要な参照をほぼ完全に除去できることと, 参照履歴の削減効果がきわめて高いことが結論付けら れる.

なお有効率が 100%ではないのは,対象キャッシュ にヒットするような書き込みの一部が,以下の理由に よりフィルタ・キャッシュではミス(共有ブロック書 き込み)と判断されるからである.

(1) 対象キャッシュでの状態が E( exclusive-clean )

表 2 評価結果 Table 2 Evaluation result.

workload		$N_t$	$N_{f}$	$N_m$	$N_f/N_t$	$N_m/N_f$
LU	(read)	$1,\!090,\!896$	4,187	4,187	0.4%	100.0%
	(write)	388,220	2,181	2,093	0.6	96.0
	(total)	$1,\!479,\!116$	6,368	6,280	0.4	98.6
$\mathbf{FFT}$	(read)	$2,\!105,\!634$	$33,\!300$	33,300	1.6	100.0
	(write)	$1,\!218,\!316$	14,508	$14,\!246$	1.2	98.2
	(total)	$3,\!323,\!950$	$47,\!808$	$47,\!546$	1.4	99.5

であるブロックは,フィルタ・キャッシュではつね に S(shared)と見なされる.

(2) 対象キャッシュでの状態が M(modified)であ るブロックが,フィルタ・キャッシュでは S と見なさ れることがある.すなわちブロックを含む diffの送 受が行われると,diffを取得したプロセッサがその ブロックを実際に参照しなくても,フィルタ・キャッ シュでは M から S への遷移が生じる.

#### 6. おわりに

本論文では,共有メモリ・マルチプロセッサを対象 とする分散シミュレータにおいて,フロントエンド・ ノードが生成するメモリ参照履歴を削減する方式を提 案した.この方式の眼目は,多くのワークロード・プ ログラムが持つ DRF の性質と,S/W-DSM のコヒー レンス管理方式の1つである LRC の実行機構を利用 し,フロントエンド・ノードのキャッシュを参照フィ ルタとすることにある.また,このフィルタ・キャッ シュが DRF プロックに対して正しいフィルタ操作を 行うこと,すなわち除去される参照は必ず対象キャッ シュにヒットするものであることを証明した.さらに, DRF でないようなプロックの検出方法の提案と,そ の正当性の証明も行った.

我々が開発中の分散シミュレータ Shaman のプロト タイプによる評価では,フィルタ・キャッシュを通過 する参照は1.4%以下であり,参照履歴の削減効果が きわめて高いことが実証された.またフィルタを通過 した参照の98.6%以上が,実際にバックエンドでの対 象メモリ・システムのシミュレーションに必要なもの であることも明らかになった.

本研究の最大の課題は,Shamanを完成させ,参照 フィルタ操作をはじめとする我々の分散シミュレーショ ン技法の有効性を,シミュレーション速度の面でも実 証することである.またShamanのバックエンドに 関するシミュレーション技法,すなわち遅延隠蔽機構 の動作タイミングを高い精度で再現する手法や,バッ クエンドの並列化なども,今後の課題として残されて いる.

### 参考文献

- Adve, S.V. and Hill, M.D.: Weak Ordering—A New Definition, *Proc. 17th Intl.Symp.Computer Architecture*, pp.2–14 (1990).
- Adve, S.V. and Hill, M.D.: A Unified Formalization of Four Shared-Memory Models, *IEEE Trans. Parallel and Distributed Systems*, Vol.4, No.6, pp.613–624 (1993).
- Bailey, M.L. and Snyder, L.: A Model for Comparing Synchronization Strategies for Parallel Logic-Level Simulation, *Proc. Conf. Computer-Aided Design*, pp.502–505 (1989).
- 4) Brewer, E.A., Dellarocas, C.N., Colbrook, A. and Weihl, W.E.: PROTEUS: A High-Performance Parallel-Architecture Simulator, Technical Report MIT/LCS/TR-516, MIT (1991).
- Carter, J.B., Bennet, J.K. and Zwaenepoel, W.: Implementation and Performance of Munin, Proc. 13th ACM Symp. Operating System Principles, pp.152–164 (1991).
- Chandy, K.M. and Misra, J.: Asynchronous Distributed Simulation via a Sequence of Parallel Computations, *Comm. ACM*, Vol.24, No.11, pp.198–206 (1981).
- Gabbay, F. and Mendelson, A.: Smart: An Advanced Shared-Memory Simulator—Towards a System-Level Simulation Environment, *Proc. MASCOTS*'97 (1997).
- Goldschmidt, S.R. and Hennesy, J.: The Accuracy of Trace-Driven Simulation of Multiprocessors, Proc. ACM SIGMETRICS Conf. Measurement and Modeling of Computer Systems, pp.146–157 (1993).
- 9) Iftode, L., Dubnicki, C., Felten, E.W. and Li, K.: Improving Release-Consistent Shared Virtual Memory Using Automatic Update, *Proc.* 2nd IEEE Symp. High-Performance Computer Architecture, pp.14–25 (1996).
- 今福茂,大野和彦,中島浩:共有メモリ型 並列計算機の分散シミュレータ,情報処理学会研 究報告,99-ARC-136, pp.37-42 (2000).
- 11) Imafuku, S., Ohno, K. and Nakashima, H.: Reference Filtering for Distributed Simulation of Shared Memory Multiprocessors, *Proc. 34th Annual Simulation Symp.*, pp.219–226 (2001).
- 12) Jefferson, D.R.: Virtual Time, ACM Trans. Prog. Lang. Syst., Vol.7, No.3, pp.404–425 (1985).
- Keleher, P.: Lazy Release Consistency for Distributed Shared Memory, Ph.D. Thesis, Dept. Computer Science, Rice Univ. (1994).
- 14) Li, K. and Hudak, P.: Memory Coherence in

Shared Virtual Memory System, ACM Trans. Comput. Syst., Vol.7, No.3, pp.63–79 (1992).

- Magnusson, P. and Werner, B.: Efficient Memory Simulation in SimICS, Proc. 28th Annual Simulation Symp. (1995).
- Puzak, T.: Analysis of Cache Replacement Algorithms, Ph.D. Thesis, Univ. Massachusetts (1985).
- 17) Reinhardt, S.K., Hill, M.D., Larus, J.R., Lebeck, A.R., Lewis, J.C. and Wood, D.A.: The Wisconsin Wind Tunnel: Virtual Prototyping of Parallel Computers, *Proc. ACM SIG-METRICS Conf. Measurement and Modeling* of Computer Systems, pp.48–60 (1993).
- 18) Rothman, J.B. and Smith, A.J.: Multiprocessor Memory Reference Generator Using Cerberus, *Proc. MASCOTS'99*, pp.278–287 (1999).
- Stenstrom, P.: A Survey of Cache Coherence Schemes for Multiprocessors, *Computer*, Vol.23, No.6, pp.14–24 (1990).
- 20) Uhlig, R.A. and Mudge, T.N.: Trace-Driven Memory Simulation: A Survey, ACM Computing Surveys, Vol.29, No.2, pp.128–170 (1997).
- 21) Veenstra, J.E. and Fowler, R.J.: MINT: A Front End for Efficient Simulation of Shared-Memory Multiprocessors, *Proc. MASCOTS'94*, pp.201–207 (1994).
- 22) Wang, W.H. and Baer, J.L.: Efficient Trace-Driven Simulation Methods for Cache Performance Analysis, Proc. ACM SIGMETRICS Conf. Measurement and Modeling of Computer Systems, pp.27–36 (1990).
- 23) Woo, S.C., Ohara, M., Torrie, E., Singh, J.P. and Gupta, A.: The SPLASH-2 Programs: Characterization and Methodological Considerations, *Proc. 22nd Intl. Symp. Computer Architecture*, pp.24–36 (1995).

(平成 13 年 1 月 31 日受付)(平成 13 年 4 月 9 日採録)



## 今福 茂

2000年豊橋技術科学大学大学院工 学研究科情報工学専攻修士課程修了. 同年セイコーエプソン(株)入社.在 学中は並列マシンの分散シミュレー ションに関する研究に従事. Vol. 42 No. SIG 9(HPS 3) 共有メモリ・マルチプロセッサ分散シミュレーションの参照フィルタ方式



大野 和彦(正会員) 1998年京都大学大学院工学研究 科情報工学専攻博士後期課程修了. 同年豊橋技術科学大学助手.並列プ ログラミング言語の設計と最適化に 関する研究に従事.博士(工学).



中島 浩(正会員)

1981年京都大学大学院工学研究 科情報工学専攻修士課程修了.同年 三菱電機(株)入社.推論マシンの 研究開発に従事.1992年京都大学工 学部助教授.1997年豊橋技術科学大

105

学教授.並列計算機のアーキテクチャ等並列処理に関 する研究に従事.工学博士.1988年元岡賞,1993年 坂井記念特別賞受賞.IEEE-CS,ACM,ALP,TUG 各会員.