シングルチップマルチプロセッサにおける JPEG エンコーディングのマルチグレイン並列処理

小	高		剛†	内	田	貴	之 ^{†,}
木	村	啓	_†	笠	原	博	徳†

近年の JPEG, MPEG などを用いたマルチメディアコンテンツの増加にともない, これらマルチ メディアアプリケーションを効率良く処理できる低コスト,低消費電力かつ高性能なプロセッサの開 発が望まれている.特に,複数のプロセッサコアを搭載したシングルチップマルチプロセッサは命令 レベル以外の並列性も自然に引き出すことができ集積度向上に対しスケーラブルな性能向上が得られ るアーキテクチャとして注目されている.本論文では,JPEG エンコーディングのシングルチップマ ルチプロセッサ用マルチグレイン並列処理手法を提案するとともに,その性能評価を行う.評価の結 果 , シンプルなシングルイシュープロセッサを 4 基搭載した OSCAR 型シングルチップマルチプロ セッサアーキテクチャでは逐次実行に対して約3.59倍の性能向上が得られスケーラブルな性能向上 が得られることが確かめられた.

JPEG Encoding Using Multigrain Parallel Processing on a Single Chip Multiprocessor

TAKESHI KODAKA,[†] TAKAYUKI UCHIDA,^{†,} KEIJI KIMURA[†] and HIRONORI KASAHARA[†]

With the recent increase of multimedia contents using JPEG and MPEG, low cost, low power consumption and high performance processors for multimedia application have been expected. Particularly, single chip multiprocessor architectures having simple processor cores that will attain scalability and cost performance are attracting much attention to develop such processors. Single chip multiprocessor architectures allow us to exploit coarse grain task level and loop level parallelism in addition to the instruction level parallelism, so parallel processing technology is indispensable to get us scalable performance improvement. This paper describes a multigrain parallel processing scheme for the JPEG encoding for a single chip multiprocessor and its performance. The evaluation shows an OSCAR type single chip multiprocessor having four single-issue simple processor cores gave us 3.59 times speed-up.

1. はじめに

最近のマルチメディアコンテンツの増加に従い JPEG, MPEG などのメディア系アプリケーションを 効率良く処理できる低コストかつ低消費電力の高性能 プロセッサの開発が望まれている.このようなニーズ に対応するために CPU ベンダからは Intel の PentiumIII などに搭載されている SSE¹⁾ や,日立の SH4²⁾,富士通の FR500³⁾ などのようにマルチメディア用命 令セットを追加し処理能力を向上させる試みが行われ

ている.これらのプロセッサは,スーパスカラアクテ クチャや VLIW アーキテクチャによる命令レベル並 列性の利用や SIMD 命令によるマルチメディア処理 で多用される内積演算やベクトル変換演算など同一命 令が連続する処理の高速化により処理能力の向上をね らっている.しかし,これらのような命令レベル並列 性を用いるアーキテクチャでは命令レベル細粒度並列 性の限界により投入されたトランジスタ資源に見合う スケーラブルな性能向上が困難になってきている.

このような状況から,プロセッサコアを複数搭載し たシングルチップマルチプロセッサアーキテクチャは 集積トランジスタ数の増加に対しスケーラブルな性能 向上が得られるアーキテクチャとして注目を集めてい る.また,シングルチップマルチプロセッサアーキテ クチャでは,命令レベル並列性に加え,ループレベル,

[†] 早稲田大学電気電子情報工学科 Department of Electrical, Electronics and Computer Engineering, Waseda University 現在,三菱電機株式会社

サブルーチンレベルなどより多くの並列性を利用する ことも可能である.ただし,これら複数レベルの並列 性を利用するためにはアプリケーションからの並列性 抽出が重要となる.

シングルチップマルチプロセッサを用いたメディア 系アプリケーションの高速化として,NECのMP98⁴⁾ では,1チップ上に4CPUを搭載しマルチスレッド処 理により高速化を行っており,Stanford大学では,2 次キャッシュ共有型のシングルチップマルチプロセッ サHydra⁵⁾上でのメディアアプリケーションの高速化 が提案されている⁶⁾.

本論文では,離散コサイン変換や量子化,エントロ ピー符号化といったマルチメディア処理で多用される アルゴリズムを利用した画像圧縮処理である JPEG エンコーディングにおけるマルチグレイン並列処理手 法を提案し,提案手法を適用した JPEG エンコーディ ングの OSCAR 型シングルチップマルチプロセッサ 上での評価結果を述べる.

以降,2章でマルチグレイン並列処理,3章で提案 する JPEG エンコーディングのマルチグレイン並列 処理手法,4章で本論文の評価で用いる OSCAR 型 シングルチップマルチプロセッサアーキテクチャ,5 章でマルチグレイン並列処理を適用した JPEG エン コーディングの OSCAR 型シングルチップマルチプ ロセッサ上で行った性能評価について述べる.

2. マルチグレイン並列処理

ここでは, OSCAR 型シングルチップマルチプロセッ サで扱うマルチグレイン並列処理技術について述べる. マルチグレイン並列処理とは, ループやサブルーチン などの粗粒度タスク間の並列処理を利用する粗粒度タ スク並列処理(マクロデータフロー処理)^{ジ)}, ループイ タレーションレベルの並列処理である中粒度並列処理, 基本ブロック内部のステートメントレベルの並列性を 利用する近細粒度並列処理⁸⁾を階層的に組み合わせて プログラム全域にわたる並列処理を行う手法である.

 2.1 粗粒度タスク並列処理⁷⁾(マクロデータフロー 処理)

マクロデータフロー処理では, ソースとなるプログ ラムを疑似代入文ブロック(BPA), 繰返しブロック (RB), サブルーチンブロック(SB)の3種類の粗粒 度タスク(マクロタスク(MT))に分割する.ここで, BPA は基本的には通常の基本ブロックであるが, 並列 性抽出のために単一の基本ブロックを複数に分割した り, 逆に複数の基本ブロックを融合して1つの BPA を生成する.MT 生成後, コンパイラは BPA, RB, SB などの MT 間のコントロールフローとデータ依存 を解析しそれらを表したマクロフローグラフ(MFG) を生成する.さらに MFG から MT 間の並列性を最早 実行可能条件解析により引き出し,その結果をマクロ タスクグラフ(MTG)として表現する.その後,コ ンパイラは MTG上の MT をプロセッサあるいは複 数のプロセッサエレメント(PE)を1つのグループ としたプロセッサグループ(PG)に割り当てる.な お,このグループはプログラム中の並列性に応じソフ トウェア的に形成される仮想的なものでハードウェア 的なグループ化とは異なる.

2.2 中粒度並列処理(ループ並列処理)

PG に割り当てられた MT が Doall 可能な RB で ある場合,この RB は PG 内のプロセッサエレメント (PE)上で,イタレーションレベル並列実行される.

2.3 近細粒度並列処理⁸⁾

PG に割り当てられた MT が, BPA や中粒度並列 処理あるいはループボディ部に粗粒度並列処理を適用 できない RB である場合,それらはステートメントレ ベルのタスクに分割され, PG 内の PE により並列処 理される.

近細粒度並列処理においては,基本的に BPA 内の ステートメント,もしくは IF-THEN-ELSE などで囲 まれた複数ステートメントから構成される疑似代入文 を1つの近細粒度タスクとして定義する.その後,近 細粒度タスク間のデータ依存を解析してタスクグラフ を作成し,このタスクグラフ上のタスクを,データ転 送・同期オーバヘッドを考慮して実行時間を最小化で きるように各 PE にスタティックにスケジューリング する.スケジューリング後,PE に割り当てられたタ スクに対応する命令列を順番に並べデータ転送命令や 同期命令を必要な箇所に挿入し各 PE ごとに異なるマ シンコードを生成する.

3. JPEG エンコーディングアルゴリズムの マルチグレイン並列処理手法

ここでは, JPEG エンコーディングアルゴリズム のマルチグレイン並列処理手法について述べる.本 論文で扱う JPEG エンコーディングアルゴリズムは, MediaBench⁹⁾ に収録されている JPEG ベンチマー クプログラムである"jpeg-v6a"をベースとする.ま ず, JPEG エンコーディングにおける各処理について 簡単に述べた後,マルチグレイン並列性を利用する手 法を述べる.

3.1 JPEG エンコーディングアルゴリズム^{10),11)} JPEG エンコーディングは以下の 6 つの処理から



図 1 JPEG エンコーディング実行ブロック図 Fig. 1 Execution flow of JPEG encoding.

- なる.
- 8×8-pixel ブロック分割

入力画像データを JPEG 基本処理単位である 8 × 8-pixel ブロックに分割する .

YCbCr 変換(YCbCr)

分割された 8×8-pixel ブロックのデータを JPEG のデータフォーマットである YCbCr フォーマッ トへ変換する.

2次元離散コサイン変換処理(DCT)

YCbCr フォーマットへ変換された 8×8 ブロック データに対し 2 次元離散コサイン変換により画像 信号を空間周波数へ変換する.なお,変換後の 2 次元配列 S_{ij} は, S_{00} から S_{77} までの 64 要素存 在し, S_{00} を直流(DC)係数,その他の 63 要素 は交流(AC)係数と呼ばれる.ここで, S_{ij} は i または j が大きいほど高い周波数成分に相当する.

-様量子化(Quantize)

量子化テーブルを用い DCT 係数に対し 1 次元一 様量子化を行う.

量子化 DC 係数 1 次元予測

処理を行っている 8×8 ブロックの量子化 DC 係 数と1つ前の 8×8 ブロックの量子化 DC 係数 を減算し1次元 DC 予測値を計算する

エントロピー符号化

1次元 DC 予測値および量子化 AC 係数を可変長 符号を用いてエントロピー符合化を行う.

上記 6 つの処理を入力画像データが終わるまで繰り 返して行われる.図1に JPEG エンコーディング実 行ブロック図を示す. 3.2 JPEG エンコーディングのマルチグレイン並 列処理

ここでは, JPEG エンコーディングのマルチグレイ ン並列処理手法について述べる.

3.2.1 粗粒度並列性の抽出

3.1 節で述べた基本的な JPEG エンコーディングア ルゴリズムでは,量子化 DC 係数の1次元予測(1-D DC Prediction)で1つ前の8×8ブロックの量子化 DC 係数を用いるため,8×8 ブロック間でのデータ依 存が存在する.しかし,その他の YCbCr 変換, DCT およびエントロピー符号化処理では8×8ブロック内 のデータのみ扱うため 8×8 ブロック間のデータ依存 は存在しない.これらのデータ依存を考慮し,並列処 理を効果的に行うために 1-D DC Prediction 処理お よび, 1-D DC Prediction の処理結果の1次元DC予 測値を用いる1次元DC予測値のエントロピー符号化 処理(DCEC)を図2(a)のようにYCbCr,DCT, Quantize および量子化 AC 係数のエントロピー符号 化処理(ACEC)の後ろに移動する.そして,8×8 ブロック処理を JPEG エンコーディングの基本処理単 位として, YCbCr, DCT, Quantize および AC EC を1つのマクロタスク(図2(a) MT_a)として定義し, 同様に 1-D DC Prediction および DC EC も 1 つの マクロタスク(図2(a) MT_b)として定義する.

 MT_a , MT_b の各 PG への割当ては, 各 PG で処理 される MT_a および MT_b の数が等しくなるように 割り当てる.その際,データ転送の最小化を考慮し同 じ 8 × 8 ブロックを同一 PG 内で処理できるように MT_a , MT_b のスケジューリングを行いスタティック に各 MT を割り当てる.たとえば,16×16 pixel の入 カデータを 2 つの PG で実行する場合の各 MT の割 当ては,図2(b)に示したようになる.ここで,MT_{ai} および MT_{bi} は,入力データを 8×8 ブロックに分割 したときシーケンシャルスキャン順でのi番目のブロッ クである block i を処理する MT に相当する.このと きの実行イメージは,まず,入力データは block1 から block4の4つの8×8ブロックに分割され, PG1 で は block1 と block2 を処理する MT_{a1} および MT_{a2} が実行され,同様にPG2ではblock3とblock4を処 理する MT_{a3} および MT_{a4} が実行される . このとき , 各 *MT*_a 間では依存がないためこれらの *MT*_a は全 PG で並列に処理される. すべての *MT_a* が実行され た後, MT_b 実行前に, PG2 で処理されている block3 の 1-D DC Prediction で必要とされる block2 の量子 化 DC 係数を PG1 から PG2 へ転送する . データ転 送後, *MT*_b は全 PG で並列に処理される.



図 2 並列化 JPEG エンコーディング Fig. 2 Parallel execution flow of JPEG encoding.

この粗粒度タスク並列性の抽出は一般最適化により 抽出可能である.まず,図3(a)のようにループにより 表現された JPEG エンコーディング処理をループアン ローリングにより展開する(図3(b)).ループアンロー リング後,1つの8×8プロックを処理するYCbCr, DCT,Quantize,ACEC,1-DDC Prediction,DC ECをそれぞれ粗粒度タスクとして定義し,粗粒度タ スク間並列性抽出を行う.図3(c)に,ループアンロー リング後の粗粒度タスク間並列性抽出結果を表したマ クロタスクグラフを示す.各ノードは粗粒度タスクを 示しノード内の番号は図3(b)の各処理に対応する. また,ノードから出る実線はデータ依存を表す.この



Fig. 3 Exploiting coarse grain parallelism.

粗粒度タスク間並列性抽出結果より粗粒度タスクを網 掛け部分の粗粒度タスクを1つの粗粒度タスクとして 融合することにより図3(d)のようながマクロタスク グラフが得られ,本章で提案した粗粒度並列処理が可 能となる.

3.2.2 近細粒度並列性の抽出

ここでは,*MT_a*,*MT_b*内の近細粒度タスク定義お よびスケジューリングについて述べる.

YCbCr 変換の変換式は,入力信号により違うが今回の評価では一般的に用いられる RGB 信号からの変換を使用する.RGB から YCbCr への変換は

 $Y_{ij} = R_{ij} * 0.29 + G_{ij} * 0.58 + B_{ij} * 0.11$ $Cb_{ij} = -R_{ij} * 0.16 - G_{ij} * 0.33 + B_{ij} * 0.50$ $Cr_{ij} = R_{ij} * 0.50 - G_{ij} * 0.41 - B_{ij} * 0.08$ $(0 \le i \le 7, \ 0 \le j \le 7)$

で表される.jpeg-v6a では,この式をループによる 繰返しにより各要素の演算を行っているが,近細粒度 並列性を高めるため今回の評価ではループの展開を行 う.各ステートメントを近細粒度タスクとして定義す ると式よりそれぞれの近細粒度タスク間にはデータ依 存が存在しない.そのため並列処理可能であることが 分かる.

2 次元離散コサイン変換(DCT)は,1次元DCT を行方向へ1回,列方向へ1回処理することにより



図 4 2次元 DCT タスクグラフ Fig. 4 Task graph of 2-D DCT.

実現される.jpeg-v6a では,この処理を1次元処理 をループによる繰返し実行を行うことにより実現して いるが,近細粒度並列性を高めるため今回の評価では ループを展開した.ステートメントを近細粒度タスク として定義し,そのときの2次元離散コサイン変換の タスクグラフを図4に示す.各ノードは近細粒度タス クを示しノードより出る実線はデータ依存を表してい る.図のように,ループを展開することによって行方 向1次元 DCT 処理中では各行方向の処理間ではデー タ依存が存在しないため並列処理可能なタスクが多数 存在していることが分かる.列方向1次元 DCT 処理 中に関しても同様である.

一様量子化処理は,以下の式で示される.

$$Sq_{ij} = round\left(\frac{S_{ij}}{q_{ij}}\right)$$
$$(0 \le i \le 7, \ 0 \le j \le 7)$$

この場合も, YCbCr 変換同様, ループを展開し各 ステートメントを近細粒度タスクとして定義すること でタスク間でのデータ依存は存在せず並列実行可能で あることが分かる.

エントロピー符号化処理は、1 つの量子化 DCT 係 数を符号化する処理は図 5 (b) のように IF-THEN-ELSE により記述された処理になる.データ転送の オーバヘッドや同期オーバヘッドなどを考慮し、この IF-THEN-ELSE 文で囲まれた複数のステートメント を疑似代入ステートメントとして扱い近細粒度タスク として定義する.エントロピー符号化処理は、非0係 数と非0係数が出現するまでの間の0の連続値を用い て符号化を行うため、図5(b)のように直前までの0 の連続値によるデータ依存が存在し並列性の抽出が難 しい.そこで、今回の評価では図5(c)のようにエン トロピー符号化処理を仮分割し並列性を抽出する.こ の手法は、ある量子化 DCT 係数のエントロピー符号 化処理のところで仮分割を行うことにより、分割され



(c) Parallel entropy coding



た処理はそれぞれデータ依存がなくなり並列実行可能 とするものである.ただし,分割境界では0の連続値 が分離されてしまうため処理の最後に境界部分の値を 補正する処理を行う必要がある.

仮分割の際,分割数は近細粒度並列処理を行うプロ セッサエレメント数で分割し負荷のバランスを考慮し て分割境界より前の一連の処理と後の一連の処理とで 演算コストが均等になるように分割を行う.しかし, 量子化 DCT 係数が0か非0かにより処理内容が異な るためタスク演算コストの推定が難しい.また,JPEG エンコーディングに用いられる入力画像は一般に自然 画像を用いるため量子化 DCT 係数は DCT による空 間周波数変換により低周波数成分に非0係数が偏り高 周波成分は0になる傾向があるため,複数の入力画像 においてプロファイルをとり,その結果に基づき各タ スクの演算コストを見積もった.

近細粒度タスクの定義後,近細粒度タスクはスケ ジューリングにより PE へ割り当てられる.このと き,データ転送オーバヘッドを考慮し実行時間を最小 化するヒューリスティックスケジューリングアルゴリ ズムである CP/DT/MISF 法, CP/ETF/MISF 法, ETF/CP 法および DT/CP 法の4手法を同時に適用 し最良のスケジュールを選びスタティックに近細粒度 タスクを割り当てる.

 OSCAR 型シングルチップマルチプロセッ サアーキテクチャ⁸⁾

ここでは, OSCAR 型シングルチップマルチプロ セッサ(SCM)アーキテクチャおよびそのプロセッサ コアアーキテクチャについて述べる.

4.1 メモリアーキテクチャ

OSCAR 型 SCM のネットワークおよびメモリアー キテクチャは,図6のようにCPU,データ転送ユ ニット(DTU),ローカルプログラムメモリ(LPM), ローカルデータメモリ(LDM),および分散共有メモ リ(DSM)を持つプロセッサエレメント(PE)を相 互接続網(バス結合,クロスバ結合など)で接続し1 チップ上に搭載したアーキテクチャである.今回の評 価では,データ転送をCPUの処理とオーバラップし て行えるDTUについてはオーバラップデータ転送ス ケジューリングアルゴリズムの開発が終わっていない ため利用してない.また,PE間相互結合網は3本バ スを利用している.

LPM は各々の CPU で実行するプログラムを格納 し,1クロックでアクセスできるものとする.同様に, LDM は PE 固有のデータを保持するために使用し, その容量は1チップあたりの総容量を1M バイトと する.たとえば,1チップに2PE 搭載する SCM で は,各 PE あたり512K バイトとして評価を行ってい る.また,LDM へのアクセスレイテンシは1クロッ クとする.DSM は,自 PE と他 PE の双方から同時 にアクセス可能なマルチポートメモリであり,近細粒 度タスク間のデータ転送などに使用する.DSM の容 量は1PE あたり16K バイトとし,自 PE からのア クセスレイテンシは1クロック,他 PE からのアクセ スレイテンシは4クロックとする.さらに,チップ外 部には集中共有メモリ(CSM)が接続され,各PE で 共有されるデータを格納する.この CSM のアクセス



図 6 OSCAR 型 SCM アーキテクチャ Fig. 6 OSCAR type SCM architecture.

表 1 プロセッサコア仕様

Table 1 Specifications of processor cores.

	Simple	4-issue	
パイプライン段数	9		
同時命令発行数	1	4	
IEU	1	2	
FPU	1	2	
LSU	1	1	
命令発行タイプ	in-order		

レイテンシは 20 クロックとする.

OSCAR 型 SCM では, これら4種類のメモリに対し最適なデータ配置を行うことにより効率の良い並列処理を行うことができる.

4.2 プロセッサコアアーキテクチャ

各 PE が持つ CPU は, SPARC V9 規格に準拠し たプロセッサである Sun Microsystems 社の Ultra-SPARC II¹²⁾のパイプライン構成をベースとし,バ リア同期機構など用の特殊レジスタや特殊レジスタを 操作するための命令を付加したプロセッサである.

今回の評価で用いる OSCAR 型 SCM のプロセッ サコアは,整数演算ユニット(IEU)を1本,ロード ストアユニット(LSU)を1本,浮動小数点ユニット (FPU)を1本持つシングルイシューのシンプルな構 成とした(表1:Simple).

また,スーパスカラとの比較のため4イシュー inorder 発行スーパスカラプロセッサについても評価を 行う.このプロセッサは,IEUを2本,LSUを1本, FPUを2本持つ4イシュー in-order 発行構成で,動 的スケジューリング用命令バッファエントリ数は12 である(表1:4-issue).なお,メモリアーキテクチャ はOSCAR型SCMと同様である.

4.3 トランジスタ数の概算

ここでは,シングルイシュープロセッサを搭載した OSCAR型 SCMの回路規模を既存のプロセッサを基 に概算する.

チップ	microSPARC	UltraSPARC
総トランジスタ(万)	80	520
命令キャッシュ(KByte)	4	16
データキャッシュ(KByte)	2	16
ライン (Byte)	32(I)/16(D)	32
キャッシュのトランジスタ(万)	35	244
コアのトランジスタ(万)	45	276

表 2 プロセッサコアのトランジスタ数推定 Table 2 Number of transistors for processor cores.

表 3 各アーキテクチャのトランジスタ数推定 Table 3 Number of transistors for each architectures.

アーキテクチャ	SCM (4 PE)	4-issue
コアのトランジスタ(万)	180	276
DSM のトランジスタ(万)	104	0
総トランジスタ(万)	284	276

プロセッサコアのようなランダムロジックが必要と するトランジスタ数は,論理回路の最適化の度合いや 高速化のために費やす回路などにより大きく変化する が,ここではプロセッサコアに要するトランジスタ数 を以下の式¹³⁾で概算値を求め推定する.ただし,ここ では簡単のために I/Oドライバに関しては扱わない.

プロセッサコアのトランジスタ数

= チップの総トランジスタ数

-キャッシュのトランジスタ数

–I/Oドライバのトランジスタ数

キャッシュのトランジスタ数の概算は,

キャッシュのトランジスタ数

= data array + tag array + LRU array

+data MUX + tag comparators

により算出する.ここで各 array は,メモリアレイを示 し SRAM セルであり 1 セル(=1bit)6 トランジスタ で構成される.データマルチプレクサ(data MUX)の トランジスタ数は associativity×(2+assosiativity), tag comparatorsのトランジスタ数は assosiativity× $(taq + status) \times 4$ で求められる¹³⁾.

参照するプロセッサとしては,シングルイシュープ ロセッサコアの推定に microSPARC¹⁴⁾を用い,また, 今回比較に用いる4イシュー in-order スーパスカラプ ロセッサコアの推定には UltraSPARC¹⁵⁾を用いる. 各プロセッサの仕様,および算出したトランジスタ数 を表2に示す.

以上のプロセッサコアの推定値をもとにプロセッサ コアと DSM のトランジスタ数を合計し, SCM のト ランジスタ数として表 3 に示す. LDM は各アーキテ クチャで同容量としているのでここでは扱わない.ま た,バスはトライステートバッファのみ,調停回路は Bus Interface のみで構成されるとし簡単のためにこ こでのトランジスタ数見積りでは考慮しない . 表より, シングルイシュープロセッサを4基搭載した OSCAR 型 SCM アーキテクチャと4イシュー in-order スーパ スカラアーキテクチャは,ほぼ同程度のトランジスタ 数であると推定できる.

5. 性能評価

ここでは, JPEG エンコーディングプログラムにマ ルチグレイン並列処理を適用し OSCAR 型メモリアー キテクチャシングルチップマルチプロセッサ(SCM) 上で評価した結果について述べる.なお,性能評価に はクロックレベルシミュレータを用いた.

評価に用いるプログラムは,プログラムソースレベ ルで3章で提案したマルチグレイン並列性抽出のた めのループアンローリング,粗粒度タスク融合,エン トロピーコーディングのプログラムリストラクチャリ ングを適用し,タスク粒度を3章で述べた形に成形し たプログラムソースをOSCARマルチグレイン自動 並列化コンパイラを用いてマルチグレイン並列性の抽 出およびタスクスケジューリングを行いSCM用バイ ナリを作成した.なお,コンパイラにより生成された タスクスケジューリング結果は本論文3章で提案し た結果と同一である.

入力画像は, MediaBench で用いられる入力画像 (testimg.ppm:自然画像)をシミュレーション時間短 縮のために 32×32 pixel に縮小した画像とし, CSM 上に配置した.シングルチップマルチプロセッサでの データ配置は, プログラム開始後, CSM 上に置いて いる入力画像データを各 PE 内の LDM ヘコピーし, エンコード処理は各 PE 内の LDM で行い, データ 転送は DSM を用いた PE 間データ転送により行われ る.処理完了後,処理結果は CSM へ格納する.4 イ



160

シュースーパスカラプロセッサの場合も同様に,プロ グラム開始後 LDM へ入力画像をコピーし,LDM を 用いてエンコード処理を行い,処理結果を CSM へ格 納している.

OSCAR型 SCM 上での評価結果を逐次実行時間 に対する速度向上率として図7に示す.図中横軸の mPGnPEはn個のプロセッサエレメント(PE)をグ ループとしたm個のプロセッサグループ(PG)によ る処理を表し,SCM中の総PE数はm×nであるこ とを示す.このmPGnPEというSCM構成は,コン パイラから見たタスク割当て単位の仮想的な構成であ り,PG間では粗粒度タスク並列処理,PG内PE間 では近細粒度並列処理を行うことを前提とし,ハード ウェアとしては同一である.次に図中の4-issueは,4 イシュースーパスカラプロセッサによる速度向上率で ある.ただし,ここでの4イシュースーパスカラプロ セッサの評価に関しては,OSCARコンパイラがスー パスカラプロセッサの性能を最大限に引き出すための 最適化を行っていないため参考値として示す.

まず,4イシュースーパスカラプロセッサを用いた 場合,シングルイシュープロセッサの逐次実行時間に 対して約1.25倍の速度向上率を得た.ほぼ同等のト ランジスタ数であるシングルイシュープロセッサコア を4基使用したSCMでの2PG2PE実行は,逐次実 行時間に対して約3.59倍の速度向上率が得られ,4イ シュースーパスカラプロセッサに対しても約2.87倍 の性能向上が得られたことが分かる.これは,JPEG エンコーディング処理は積和演算を多用するため乗算 などのマルチサイクル命令によるパイプラインストー ルが発生し4イシュースーパスカラプロセッサでは十 分な性能が出せないがシングルイシュープロセッサコ アを複数搭載したSCMではプロセッサ間負荷分散に より効果的な並列処理が行えるためである.

次に, OSCAR 型 SCM アーキテクチャでの粗粒度 並列処理単体性能と近細粒度並列処理単体性能,およ び粗粒度並列処理と近細粒度並列処理を階層的に組み 合わせたマルチグレイン並列処理での性能を比較する. 図7に示すように,総PE数が2のときでは,逐次実 行時に対し粗粒度並列処理を用いた2PG1PEでは約 1.50倍,近細粒度並列処理を用いた1PG2PEでは約 1.62倍の速度向上率が得られた.同様に総PE数が 4のとき,8×8pixelプロック間の粗粒度並列性のみ を用いた4PG1PEでは約3.36倍,8×8pixelプロッ ク内の近細粒度並列性のみを用いた1PG4PEでは約 2.70倍,PG間で8×8プロック間の並列性を用いた 粗粒度並列処理を行いPG内PEで8×8プロック内 の並列性を用いた近細粒度並列処理を行うマルチグレ イン並列処理を行う2PG2PEでは約3.59倍の速度向 上率が得られた.

以上より使用プロセッサ数が同じときには,階層的 なマルチグレイン並列処理を使用した場合の方が高い 実行効率を与えることが確かめられた.この理由を以 下に述べる.まず,近細粒度並列処理のみを用いた場 合は,使用プロセッサ数の増加により PE 間データ転 送オーバヘッドおよび同期オーバヘッドが増加したた め処理性能の低下が見られた.粗粒度並列処理のみの 場合は,エントロピー符号化処理では,処理を行う量 子化 DCT 係数の値が0か非0かにより実行時間が変 化するので,粗粒度タスク MTai は入力データによ リタスク実行時間が異なるため粗粒度並列処理のみを 利用した場合,各タスク処理時間のばらつきが生じ各 プロセッサに負荷のアンバランスが生じた(図8(a)). しかし,粗粒度並列処理と近細粒度並列処理を階層的 に用いたマルチグレイン並列処理では,近細粒度並列 処理により1つの MT が複数のプロセッサ上で処理 されるため負荷バランスが向上し、より高い実行効率 が得られたのである(図8(b)).

6. ま と め

本論文では, JPEG エンコーディング処理における, 従来より行われていた命令レベル並列性の利用とは異 なるアプローチの8×8プロック間の粗粒度並列性 と8×8プロック内の近細粒度並列性を階層的に用 いるシングルチップマルチプロセッサ用マルチグレイ ン並列処理手法を提案しその性能評価を行った.その 結果シングルイシュープロセッサコアを4基搭載した OSCAR型SCM上では,逐次実行時間に対し約3.59 倍の速度向上率が得られた.以上よりシンプルなプロ セッサコアを集積したOSCAR型SCM上でのJPEG エンコーディングのマルチグレイン並列処理は集積度 向上に対しスケーラブルな性能向上を可能とするとい



図 8 JPEG エンコーディング実行時間イメージ Fig. 8 Execution time of JPEG encoding.

うことが確認できた.

今後の課題として, MPEG-2や JPEG2000 などの マルチメディアアプリケーションを含めたアプリケー ションのマルチグレイン並列化手法の検討およびマル チグレイン並列処理をサポートするシングルチップマ ルチプロセッサアーキテクチャの開発があげられる.

謝辞 本研究の一部は,STARC「自動並列化コン パイラ協調型シングルチップマルチプロセッサの研 究」および経済産業省/NEDO ミレニアムプロジェク ト「アドバンスト並列化コンパイラ」により行われた. 本論文作成にあたり,有益なコメントをいただいた富 士通高橋宏政氏,STARC平田雅規氏,宮田操氏,東 芝浅野滋徳氏,安川英樹氏,ソニー倉田隆弘氏,松下 高山秀一氏に感謝いたします.

参考文献

- Raman, S.K., Pentkovki, V. and Keshava, J.: Implementing Streaming SIMD Extensions on the Pentium III Processor, *IEEE MICRO*, Vol.20, No.4 (2000).
- Arakawa, F., Nishi, O., Uchiyama, K. and Nakagawa, N.: SH4 RISC Multimedia Microprocessor, *IEEE MICRO*, Vol.18, No.2 (1998).
- Suga, A. and Matsunami, K.: Introducting the FR500 Embedded Microprocessor, *IEEE MI-CRO*, Vol.20, No.4 (2000).
- Edahiro, M., Matsushita, S., Yamashita, M. and Nishi, N.: A Single-Chip Multiprocessor for Smart Terminals, *IEEE MICRO*, Vol.20, No.4 (2000).
- Hammond, L., Hubbert, B., Siu, M., Prabhu, M.K., Chen, M. and Olukotun, K.: The Stanford HYDRA CMP, *IEEE MICRO*, Vol.19, No.2 (1999).
- 6) Iwata, E. and Olukotun, K.: Exploiting Coarse-Grain Parallelism in the MPEG-2 Al-

gorithm, CSL-TR-98-771, Stanford University Computer System Lab. (1998).

- Kasahara, H., Obata, M. and Ishizaka, K.: Automatic Coarse Grain Task Parallel Processing on SMP using OpenMP, Proc. 12th Workshop on Languages and Compilers for Parallel Computing (2000).
- 8) 木村啓二,加藤孝幸,笠原博徳:近細粒度並列処 理用シングルチップマルチプロセッサにおけるプロ セッサコアの評価,情報処理学会論文誌,Vol.42, No.4 (2001).
- 9) Lee, C., Potkonjak, M. and Mangione-Smith, W.H.: MediaBench: A Tool for Evaluating and Synthesizing Multimedia and Communications Systems, 30th International Symposium on Microarchitecture (MICRO-30) (1997).
- Hamilton, E.: JPEG File Interchange Format Version 1.02 (1992).
- 11) Aldus Developers Desk: $TIFF^{TM}$ Revison 6.0 (1992).
- Sun Microelectronics: UltraSPARCTM User's Manual (1997).
- Geuskens, B. and Rose, K.: MODELING MI-CROPROCESSOR PERFORMANCE (1998).
- 14) Texas Instruments: *TMS390S10 Microprocessor* (2000).
- 15) Lev, L.A., et al.: A 64-b microprocessor with multimedia support, *IEEE Journal of SOLID-STATE CIRCUITS*, Vol.30, No.11 (1995).

(平成 14 年 1 月 25 日受付)(平成 14 年 5 月 15 日採録)



小高 剛(学生会員)

昭和 52 年生. 平成 11 年早稲田大 学理工学部電気電子情報工学科卒業. 同年(株)ユニシアジェックス入社. 平成 12 年同社退社.同年早稲田大 学大学院科目等履修生. 平成 13 年

同大学院修士課程入学.平成14年同大学院修士課程 修了.同年同大学院博士課程進学,現在に至る.



内田 貴之

昭和52年生.平成12年早稲田大 学理工学部電気電子情報工学科卒業. 平成14年同大学大学院修士課程修 了.同年三菱電機(株)入社,現在 に至る.



木村 啓二(正会員) 昭和47年生.平成8年早稲田大 学理工学部電気工学科卒業.平成13 年同大学大学院理工学研究科電気工 学専攻博士課程修了.博士(工学). 平成11年同大学同学部助手,平成

14年同大学理工学総合研究センター客員講師,現在 に至る.マルチグレイン並列処理用プロセッサアーキ テクチャに関する研究に従事.



笠原 博徳(正会員)

昭和 32 年生.昭和 55 年早稲田 大学理工学部電気工学科卒業.昭和 60 年同大学大学院博士課程修了.工 学博士.昭和 58 年同大学同学部助 手.昭和 60 年学術振興会特別研究

員.昭和 61 年早稲田大学理工学部電気工学科専任講 師.昭和 63 年同助教授.平成 9 年同大学電気電子情報 工学科教授,現在に至る.平成元年~2 年イリノイ大 学 Center for Supercomputing Research & Development 客員研究員.昭和 62 年 IFAC World Congress 第1回 Young Author Prize.平成 9 年度情報処理学 会坂井記念特別賞受賞.著書「並列処理技術」(コロ ナ社).電子情報通信学会,IEEE 等の会員.