電子動力学シミュレーションのステンシル計算最適化と メニーコアプロセッサへの実装

廣川 祐太^{1,a)} 朴 泰祐^{2,1} 佐藤 駿丞² 矢花 一浩^{2,3}

受付日 2016年4月22日, 採録日 2016年6月8日

概要:近年, Intel Xeon Phi などメニーコアプロセッサを搭載した PC クラスタが運用されているが,同プ ロセッサの性能特性から実アプリケーションにおいて高い性能を得るのは非常に困難である.本研究では, 電子動力学シミュレータ ARTED での支配的な計算である波数空間と軌道に関して並列化された 3 次元実 空間格子の 25 点ステンシル計算を,メニーコアプロセッサに対し最適化することを目的とする.まず,元 のターゲットシステムである京コンピュータ (SPARC64 VIIIfx) に対し最適化を行い,コンパイラによ る自動ベクトル化を促進することで 14.94 GFLOPS から 27.2 GFLOPS に性能が向上した.この実装を用 いて,メニーコアプロセッサの Intel Xeon Phi (Knights Corner)を対象に,自動ベクトル化と Intrinsics を用いた手動ベクトル化による最適化を行った.元実装が 30.06 GFLOPS であるのに対し,手動ベクトル 化実装で 224.45 GFLOPS と 20.9%のピーク演算性能比を達成した.また,次世代プロセッサの Knights Landing への実装などについても考察する.

キーワード:性能最適化,ステンシル計算,メニーコアプロセッサ, Intel Xeon Phi, SPARC64 VIIIfx

Optimization of Stencil Computation in Electron Dynamics Simulation and Implementation with Many-core Processor

YUTA HIROKAWA^{1,a)} TAISUKE BOKU^{2,1} SHUNSUKE A. SATO² KAZUHIRO YABANA^{2,3}

Received: April 22, 2016, Accepted: June 8, 2016

Abstract: Recently, PC clusters equipped with the many-core processors such as Intel Xeon Phi are actively operated. However, it is not easy to achieve high sustained performance on real applications because of special characteristics of this sort of processor. In this paper, we focus on an electron dynamics simulation code named ARTED in which 25-points 3-D stencil computation in real space grid parallelized over wave number space as well as orbitals is the core part of computation. First, we optimized its stencil computation to K computer (SPARC64 VIIIfx processor) that is the original target system of ARTED. As a result, the performance improved to 27.2 GFLOPS from 14.94 GFLOPS with automatic vectorization by compiler. Using this implementation, we applied explicit vectorization with intrinsics on its stencil computation part considering the features of current Intel Xeon Phi by Knights Corner architecture. As a result, we improved the sustained performance on a single Xeon Phi from poor original 30.06 GFLOPS to 224.45 GFLOPS on stencil computation which corresponds to approximately 20.9% of theoretical peak performance of single Xeon Phi. We also discuss on a future implementation on next generation of Knights Landing architecture.

Keywords: performance optimization, stencil computation, many-core processor, Intel Xeon Phi, SPARC64 VIIIfx

¹ 筑波大学大学院システム情報工学研究科 Graduate School of Systems and Information Engineering,

^{a)} hirokawa@hpcs.cs.tsukuba.ac.jp

University of Tsukuba, Tsukuba, Ibaraki 305–8573, Japan ² 筑波大学計算科学研究センター

Center for Computational Sciences, University of Tsukuba, Tsukuba, Ibaraki 305–8577, Japan

³ 筑波大学大学院数理物質科学研究科 Graduate School of Pure and Applied Sciences, University of Tsukuba, Tsukuba, Ibaraki 305-8571, Japan

1. 序論

今日, 消費電力性能比からメニーコアプロセッサが注目 され、約60の物理コアを持つ Intel Xeon Phi プロセッサ を搭載したシステムが広く運用されている [1]. Xeon Phi プロセッサは, Many Integrated Cores (MIC) アーキテ クチャに基づく x86 アーキテクチャベースのプロセッサ で、現プロダクトは Knights Corner (KNC) と呼ばれる. KNC 上では、Linux カーネルが動作しているため、Xeon CPU で開発されたアプリケーションをコードの変更なく 容易に実行可能だが, Xeon CPU に対してその性能特性 は大きく異なる. ここで重要なのは, Xeon CPU 用コード の単純な移植では KNC の高い演算性能を得るのは非常に 困難で, KNC に対する最適化が強く要求されることであ る [2], [3], [4]. 一方, 現在, 次世代 Xeon Phi として Knights Landing (KNL) が開発されている. KNC は PCI-Express で接続されるためホスト CPU を要求し, Xeon CPU と KNC のヘテロジニアスクラスタしか実装できなかった. KNL では, KNL 自体がホスト CPU として利用できるた め、KNLのみを利用したクラスタが実装可能である.ま た,ポスト京コンピュータでも,メニーコア CPU を用い たシステムが想定されている.現在運用されている KNC クラスタは、これらのメニーコアシステムへ向けた評価と 実装準備環境としても期待されている.

本研究では、KNC をターゲットに、電子動力学シミュ レーションコードに現れる 3 次元 25 点ステンシル計算に 対し、シングルコアレベルの最適化を行う. 同シミュレー ションは、空間的に周期境界条件を持つ電子軌道の時間発 展を、時空間で差分化して解く計算が主要である. ステン シル計算は、周期境界条件を持つ深さ4の中心差分のため、 本研究は、同様の計算パターンを持つアプリケーションに も寄与すると考えられる. また、本研究の成果が KNC 専 用ではなく、今後のメインプロセッサとなることが予測さ れる KNL など他のメニーコアプロセッサにおいても有効 であることを考察する.

2. 対象とするステンシル計算

本研究では、筑波大学計算科学研究センターで開発中 の電子動力学シミュレーションコード ARTED (Ab-initio Real-Time Electron Dynamics simulator) [5] において主 要な計算時間を占める、電子軌道にハミルトニアン演算 子を作用する際に現れるステンシル計算の最適化を行う. ARTED は、光科学分野の中心テーマである超短パルス光 と物質の相互作用に対し、時間依存密度汎関数理論に基づ き第一原理計算を行うアプリケーションである.パルス光 が駆動する電子動力学を記述するとともに、パルス光の電 磁場と電子の運動を、マルチスケール手法を用いて同時に 記述することが可能である.電子動力学に関しては、電子



図 1 ARTED の計算領域のイメージ

Fig. 1 The schematic picture of ARTED computation fields.

軌道(Electron orbitals)に対する時間依存コーン・シャ ム (TDKS, Time-Dependent Kohn-Sham) 方程式を実時 間・実空間法を用いて解き、光電磁場 (Optical electromagnetic fields) に対しては有限差分時間領域 (FDTD, Finite Difference Time-Domain) 法を用いて解く [6]. これらのシ ミュレーションでは、TDKS 方程式に基づく電子軌道の時 間発展計算に必要とされる、ハミルトニアンの電子軌道に 対する作用の計算(以下,ハミルトニアン計算と呼ぶ)が, 演算時間の大半を占めている.ハミルトニアン計算は、電 子軌道に対するラプラシアンの作用を含み、少ない空間格 子点数で高い計算精度を得るために,深さ4の中心差分を 用いたステンシル計算が行われる.図1に,電子軌道に対 する配列 Zu(NL, NB, NK) のイメージを示す. 電子軌道 は、光電磁場の格子点ごとに用意され、ブロッホ波数空間 の格子点 (NK), バンド (NB), および差分計算が行われる 3次元実空間格子点 (NL) の添字を持つ. 光電磁場の各格 子点で電子軌道の時間発展計算が行われ、光電磁場自身の 計算コスト,および光電磁場格子点間の通信コストは低い.

ARTED における並列計算上の大きな特徴は、比較的サ イズの小さい実空間格子点ではなく,光電磁場格子,電子軌 道の波数空間格子とバンド添字に対して MPI と OpenMP でのハイブリッド並列を適用している点である.光電磁場 格子および波数空間に対し MPI で並列分散を行い,分散 した波数空間およびバンドに対し OpenMP で並列計算を 行う. つまり, 波数空間およびバンドはインデックスであ り、このインデックスの数分、実空間の計算をシングルス レッドで行う. 波数空間を MPI で分散しているため, 一般 的にステンシル計算で問題となるプロセス間での袖領域通 信が不要な代わりに全実空間格子点の総和通信を行う必要 がある.しかしながら、実空間格子は波数空間格子および 軌道に対しそれほど大きくはないため通信コストが低く, 大規模並列システム向けとなっている. 元のターゲットシ ステムは京コンピュータ [7] で,我々は KNC クラスタに 対して同アプリケーションの最適化を行っている [8].



図2 ハミルトニアン計算全体の流れ



波数空間格子の規模は、シミュレーション対象や要求精 度により異なるが、最終的には各実空間格子に対するステ ンシル計算の性能が全体性能を決定する. 実空間格子のサ イズは、シリコン結晶(Si)を対象とした場合(16,16,16), αクォーツ (SiO₂) を対象とした場合 (20,36,50) がアプリ ケーションの計算精度上の最小値となる. 電子軌道配列は 倍精度複素数で、周期境界条件による 25 点ステンシル計 算が行われる.電子軌道の時間発展計算に4次のテイラー 展開法が用いられているため、1ステップの時間発展に4 回のハミルトニアン計算が必要となる. ハミルトニアン計 算の流れについて、図2に概略を示す.ハミルトニアン計 算はステンシル計算と擬ポテンシャル計算で構成されてい る [5]. まず,各スレッドの一時計算領域(tmp_in)に,計 算する実空間をコピーする. コピーした後, ステンシル計 算と擬ポテンシャル計算を行い、計算結果を格納した配列 (tmp_out)を用いて電子軌道配列 Zu の更新を行い、これ を4回繰り返す.前述のとおり,波数空間並列で,各実空 間を逐次的に計算するため OpenMP を用いて波数空間お よびバンドのループ両方を並列化する.1個の実空間の計 算は OpenMP の1スレッドで行われるため,各スレッド は1回の時間発展で4回のステンシル計算が含まれるハミ ルトニアン計算を逐次的に行い、複数個の実空間の計算を 行う. 各実空間は独立であり、1回の時間発展で行われる



図3 25 点ステンシル計算のメモリアクセスパターン

Fig. 3 The memory access pattern of the 25-points stencil computation.

```
:: NL
integer,intent(in)
integer,intent(in)
                       :: IDX(-4:4,0:NL-1)
integer,intent(in)
                       :: IDY(-4:4,0:NL-1)
integer, intent(in)
                       :: IDZ(-4:4,0:NL-1)
real(8), intent(in)
                       :: A,B(0:NL-1)
real(8), intent(in)
                       :: Cx(4),Cy(4),Cz(4)
real(8).intent(in)
                       :: Dx(4),Dy(4),Dz(4)
complex(8), intent(in) :: E(0:NL-1)
complex(8), intent(out):: F(0:NL-1)
complex(8), parameter :: zI = (0.d0, 1.d0)
integer
           :: i
complex(8) :: v(3), w(3)
do i=0, NL-1
  ! x computation
  v(1) = Cx(1) * (E(IDX(1,i)) + E(IDX(-1,i))) \&
      +C_{x}(2)*(E(IDX(2,i))+E(IDX(-2,i)))\&
  х.
      +Cx(3)*(E(IDX(3,i))+E(IDX(-3,i)))\&
  &
      +Cx(4)*(E(IDX(4,i))+E(IDX(-4,i)))
  &
  w(1) = Dx(1) * (E(IDX(1,i)) - E(IDX(-1,i))) &
  &
      +Dx(2)*(E(IDX(2,i))-E(IDX(-2,i)))&
  &r.
      +Dx(3)*(E(IDX(3,i))-E(IDX(-3,i)))&
      +Dx(4)*(E(IDX(4,i))-E(IDX(-4,i)))
  &.
  ! y computation
  ! z computation
  ! store
  F(i) = B(i) * E(i) + A * E(i)
       - 0.5d0*(v(1)+v(2)+v(3)) \&
  &.
       - zI*(w(1)+w(2)+w(3))
  &
end do
```

図 4 ステンシル計算のオリジナル実装



4回のステンシル計算において OpenMP のスレッド同期 または MPI による通信が発生しない. 擬ポテンシャル計 算はメモリバンド幅律速ではないため,実効メモリバンド 幅に近い値を得るのは困難と予想される.しかしながら, ステンシル計算がハミルトニアン計算の8割以上を占めて おり [8],本研究ではステンシル計算に対し最適化を行う.

図3に、25点ステンシル計算のメモリアクセスパターン を示し、図4に、ARTEDのステンシル計算のオリジナル 実装を示す. 図4に示す計算は,図2の"25-point stencil computation"で行われる.ただし、Fortranでは一般的に 配列のインデックスが1で始まる 1-origin だが、最適化の ため0始まりの0-origin で受け取っている. Byte/FLOP 値は約2.68となり、メモリバンド幅律速な問題である.次 に,図4のステンシル計算の詳細を説明する. A, B, C, D はすべて係数である.実空間格子は E, F に格納され,図2 中の tmp_in および tmp_out に相当し, E に入力データが 格納されており、Fに計算結果を書き込む.実空間格子の メモリ配置は、Z 次元が連続、Y 次元が Z-stride, X 次元が ZY-stride となっている.本研究のステンシル計算は,配列 v, w に係数が異なる近傍点の加減算結果が各次元で格納さ れており、2つのベクトル演算が行われている. 周期境界 を考慮したインデックス計算を省略するため、間接参照配 列 IDX, IDY, IDZ にあらかじめ計算した近傍点のインデッ クスを格納している. 必要な演算を洗い出すと、複素数の 加減乗算, 複素数のスカラ倍が必要となり, 演算数は格子1 点の更新に対し158 FLOP である.本研究では、性能評価 にシリコン結晶 (Si) を用いる. Si は, 1 個のステンシル計 算領域である実空間格子のサイズ (NL = NLx × NLy×NLz) が (NLx, NLy, NLz) = (16, 16, 16) となる. MPI と OpenMP によって並列化される波数空間格子は、実アプリケーショ ンでは 4³ から 24³ 程度,バンドは 16 と設定するが,本研 究では KNC のメモリ制限の関係でそれぞれ 8³, 16 と設定 する.本研究の評価においては、サイズが 16³ の逐次ステ ンシル計算を 8³×16 個と,非常に多くの個数を並列計算 することが最も重要である.

本研究では、まず同コードが元のターゲットシステムで ある京コンピュータで十分な性能が得られているか検証 する. その後 KNC に対し最適化を行い,性能評価と考察 を行う. また,本研究中のすべての性能評価は1台のプロ セッサ上で行う.

3. 京コンピュータ上の最適化

まず,図4の元実装が京コンピュータ上(SPARC64 VIIIfx プロセッサ)で十分に最適化されているかを検証する[9].表1に,プロセッサの諸元を示す.同プロセッサでは,128-bit SIMD 命令の HPC-ACE が提供されているが

表 1 SPARC64 VIIIfx の諸元 Table 1 Evaluation environment of SPARC64 VIIIfx.

Core	8
L1 Data Cache/Core	32 KB
L2 Cache	6 MB (shared)
GFLOPS	128
Memory Bandwidth	$64\mathrm{GB/s}$
Byte/FLOP	0.5
Compiler	Fujitsu K 1.2.0-19
Optimize Option	-O3 -Kfast, ocl, openmp

本研究の最適化対象は倍精度複素数計算のため,1要素し か計算できない.そのため、本研究ではHPC-ACEを用い た手動ベクトル化は行わず、コンパイラによる自動ベクト ル化(Compiler Vectorization)を促進する最適化を行う.

3.1 コードの問題点と修正

コンパイラによるベクトル化は、あくまでも記述された コードを基に最適化を行うため、記述によってはベクトル 演算が複雑化し期待した性能が得られていない可能性があ る.図4のとおり、各次元で長さ4のベクトル演算が計 6回行われている.近傍点のアクセスに用いている 4 Byte 整数の間接参照配列 IDX, IDY, IDZ により, コンパイラ はメモリアクセスパターンを把握できず、メモリアクセス が非常に非効率的となっている.また,24個の近傍点にア クセスするため、メモリから96×NL Byteのインデックス 値のロードが必要となり,メモリ帯域を非常に圧迫してし まう. 評価に用いる空間格子のサイズは 16³ で, データサ イズにすると 64 KB となり, 各点に対する係数 B も合わせ て、各スレッドで96KBのデータをメモリからロードする. L1D キャッシュへのブロッキングを行うと、オーバヘッド が大きく性能低下につながったため, SPARC64 VIIIfx で の計算には適用していない. L2 キャッシュはコア間共有 だが、プロセッサ全体で6MB、コアあたり768KBが利用 できる. 必要な係数なども含んでも、1個のステンシル計 算で必要なデータは L2 キャッシュに収まっている.図 3 に示すとおり、メモリは Z 次元が連続となっているが、元 実装では最もメモリ距離が遠い X 次元から計算しており, キャッシュの有効利用が行えていない可能性がある. そこ で、Z,Y,Xとキャッシュを利用しやすいように計算順序 を変更した.

以上より,ステンシル計算の最適化を行ったコードを 図5に示す.1次元配列として確保している3次元実空間 格子を,カーネル中では(NLz,NLy,NLx)の3次元配列とし た.この変更で,ステンシル計算時にインデックス計算が 簡素化されるため,コンパイラがメモリアクセスパターン を把握しやすくなることが期待される.

本研究のステンシル計算は周期境界を持つため、イン デックス計算には剰余が必要となる.実空間の各次元のサ イズは、本研究では2のべき乗の16のため、論理積演算 で代替可能かつ剰余演算よりも高速に求められるが、被除 数が2のべき乗である必要がある.格子点を増やして2の べき乗にすることも可能だが、計算領域が肥大化しシミュ レーションに制限が発生する可能性がある.そこで、各次 元で剰余テーブル modx, mody, modz を用意し、剰余計算 を省略した.剰余テーブルは、次元のサイズを N とする と $[0, N \times 2 + 4 - 1]$ の範囲の剰余計算結果が保存されてい る.本研究では、剰余テーブルは各次元で144 Byte が必要 で、これはすべてのインデックスを保管している間接参照

```
real(8), intent(in) :: B(0:NLz-1,0:NLy-1,0:NLx-1)
complex(8), intent(in) :: E(0:NLz-1,0:NLy-1,0:NLx-1)
complex(8), intent(out):: F(0:NLz-1,0:NLy-1,0:NLx-1)
integer, intent(in)
                     :: modx(0:NLx*2+4-1)
integer, intent(in)
                     :: mody(0:NLy*2+4-1)
                       :: modz(0:NLz*2+4-1)
integer, intent(in)
integer
         :: ix,iy,iz
complex(8) :: v,w
#define IDX(dt) iz,iy,modx(ix+(dt)+NLx)
#define IDY(dt) iz,mody(iy+(dt)+NLy),ix
#define IDZ(dt) modz(iz+(dt)+NLz),iy,ix
do ix=0, NLx-1
do iy=0,NLy-1
do iz=0, NLz-1
 ! z computation
  v = (C_Z(1) * (E(ID_Z(1)) + E(ID_Z(-1))) \&
  \& +C_{Z}(2) * (E(IDZ(2)) + E(IDZ(-2))) \&
  & +Cz(3)*(E(IDZ(3))+E(IDZ(-3))) &
  \& +C_{z}(4) * (E(IDZ(4)) + E(IDZ(-4))))
  . . .
  ! y computation
  v = (Cy(1) * (E(IDY(1)) + E(IDY(-1))) ...) + v
  ! x computation
  . . .
  ! store
 F(iz,iy,ix) = B(iz,iy,ix) * E(iz,iy,ix) &
  &r
              + A*E(iz,iy,ix) - 0.5d0*v - zI*w
end do
end do
end do
```

- 図 5 コンパイラによる自動ベクトル化に最適化したステンシル計 算の実装
- Fig. 5 The implementation code of the stencil computation for compiler vectorization.

配列に対し非常に小さく,性能と可用性のバランスがとれている.

最後に,計算領域のサイズが2のべき乗のため,キャッシュスラッシングが多発する可能性がある.したがって, Y 次元についてパディングを行い,キャッシュスラッシン グを回避する.

3.2 最適化の効果

各最適化について, 京コンピュータで提供されている詳 細プロファイラを用い,8スレッド(コア)並列実行で評価 を行った.ハミルトニアン計算には擬ポテンシャル計算が 含まれるが,ステンシル計算に対し実行時間は比較的小さ いため,本評価では計算を省略する.つまり,図2中で, 擬ポテンシャル計算を省略したハミルトニアン計算を100 反復行い,キャッシュミスや演算時間などの検証を行う.

まず, 元実装でのロードストア命令に対するキャッシュ ミスを計測すると, L1D ミスが 7.7%, L2 ミスが 0.03%と なった.予測どおり, 各実空間格子は L2 キャッシュに収 まっており, L1D キャッシュミスの削減が重要となってい 表 2 L1D キャッシュミスおよびメモリプリフェッチ発行数

 Table 2
 The L1D cache miss rate, the number of L1D cache misses, and the number of memory prefetch instructions.

	元実装	最適化実装	+ パディング
ミス率 [%]	7.7	4.23	2.02
プリフェッチ数	1.48×10^7	1.41×10^{11}	1.41×10^{11}
ロードストア数	1.13×10^{12}	1.09×10^{12}	1.09×10^{12}

表 3 100 反復時のキャッシュメモリアクセス待ち時間 [sec] Table 3 The cache access latency [sec] with 100 iterations.

実装	浮動小数点数	整数	トータル
元実装	50.67	40.11	90.78
最適化実装	43.86	4.63	48.49
+ パディング	8.71	4.80	13.51

表 4 100 反復時の演算待ち時間 [sec]

Table 4	The	instruction	latency	[sec]	with	100	iterations
---------	-----	-------------	---------	-------	------	-----	------------

実装	浮動小数点数	整数	トータル
元実装	9.03	0.57	9.60
最適化実装	8.05	1.55	9.60
+ パディング	5.81	1.48	7.29

る. ロードストア命令比での L1D キャッシュミスを表 2 に示す.ここでは、図4の元実装、図5の最適化実装、最 適化実装に対しパディングを行った際の結果を示している. 最適化実装は元実装に対し、ロードストア命令数とL1D キャッシュミスを削減できている.また,プリフェッチ命 令の発行数が10⁷オーダから10¹¹オーダに増加しており、 間接参照配列の除去によってプリフェッチが効果的に動作 している.次に、キャッシュメモリへのアクセス待ち時間 について,表3に示す.元実装では、100反復時に浮動小 数点数と整数のアクセス待ち時間が合わせて 90 秒発生し ていた. 最適化実装では,間接参照配列を用いず近傍点の インデックスを直接計算することによって整数のアクセス 待ち時間が約1/10まで削減された.浮動小数点数は最適 化実装でも依然として待ち時間が非常に長いが、 パディン グによって1/5まで削減されている.ここで、演算待ち時 間を表4に示すが、インデックスを直接計算することに よって、整数演算の待ち時間が増加している.しかしなが ら、キャッシュメモリのアクセス待ち時間と合わせて100 秒近いボトルネックが約20秒まで削減されており、間接 参照のコストが非常に高いということが分かる.計算順序 を非連続方向から計算した場合、ロードストア命令の発行 数が1.25倍に増加し、キャッシュメモリのアクセス待ち時 間が2倍、演算待ち時間が5倍近く増加した.非連続方向 から計算したことにより、コンパイラは計算をパイプライ ン化できないという警告を出力しており、効率的なベクト ル化および演算ができていなかったと考えられる.

最後に、演算性能について表 5 に示す. 元実装では

表 5 SPARC64 VIIIfx でのステンシル計算性能

 Table 5
 The stencil computation performance on SPARC64

 VIIIfx.

実装	GFLOPS	ピーク比 [%]
元実装	14.94	11.67
最適化実装	17.88	13.97
+ パディング	27.20	21.25

14.94 GFLOPS だったが,最適化およびパディングを行う ことで 27.20 GFLOPS,ピーク性能比約 21%まで改善され た.本研究では,図 5 の最適化した自動ベクトル化実装を 用いて,KNCへの最適化を行う.

4. Knights Corner への実装

4.1 自動ベクトル化コードの最適化

前述の最適化実装を用いて,KNCへのステンシル計算 の最適化を行う.文献[10]や[11]といった先行研究を参 照すると,高レベル最適化を行ったとしてもピーク性能比 10%と,KNCにおいて高い演算性能を得るのは非常に困 難が予測される.本研究では,筑波大学計算科学研究セン ターのKNCクラスタ COMAを用いてKNCへの最適化 を行った[12].KNCの諸元について,表6に示す.まず 図5のコードで,元実装に対しKNCで性能が得られてい ることを確認する.KNCでのメモリのアラインメントは, 実空間格子配列 E(0:NLz-1,0:NLy-1,0:NLx-1)とした とき,E(0,:,:)が 64 Byte 境界にアラインされるよう に設定した.

まず,表7にコア内スレッド数による KNC でのステ ンシル計算性能への影響について示す.一般的に、ステ ンシル計算はメモリバンド幅律速のため、物理コア数と OpenMP スレッド数を一致させることが望ましいとされ ている.しかしながら、本研究では小規模な実空間格子に 対する逐次ステンシル計算を非常に多くの個数行うため, メモリバンド幅も重要だが同時処理数も重要であり、240 スレッド(コアあたり4スレッド)時の実行性能が最も高 い. 本研究では, KNC は 60 コアを使用し, コアあたり 4スレッド,計240スレッドですべての性能評価を行う. 表8に、KNCでのステンシル計算性能を示す.図4の元 実装は、ピーク性能比で 2.8%しか得られておらず、KNC でも間接参照のコストが非常に高い. 自動ベクトル化実装 は、

図 5 を KNC で

実行したときの

性能で、

元実装の約 3.6 倍に相当する 109.17 GFLOPS が得られた. 同実装は, SPARC64 VIIIfx に対して最適化を行ったものだがシング ルコアレベルの最適化のため, KNC においても有効と考 えられる.この実装に対し、KNCへのさらなる最適化を 行う.

図5では、近傍点のロードがベクトル演算と同時に行わ れているため、一時配列に近傍点をロードした後に、ベク 表 6 COMA に搭載している Knights Corner の諸元 Table 6 Evaluation environment of Knights Corner on COMA.

Core	60×4 Thread
L1 Data Cache/Core	32 KB
L2 Cache	$512\mathrm{KB/Core}$
GFLOPS	1,074
Memory Bandwidth	$352\mathrm{GB/s}$
Byte/FLOP	0.3277
Compiler	Intel 15.0.2
	-03 -openmp -restrict
Optimize Option	-ansi-alias -fno-alias
	-opt-assume-safe-padding

表 7 コア内スレッド数による性能への影響 Table 7 The performance impact with SMT threads.

スレッド数(Threads/Core)	GFLOPS
60 (1 Threads/Core)	57.43
120 (2 Threads/Core)	83.55
180 (3 Threads/Core)	99.99
$240~(4~{\rm Threads}/{\rm Core})$	109.17

表 8 Knights Corner での自動ベクトル化性能

 Table 8
 The compiler vectorization performance on Knights Corner.

実装	GFLOPS	ピーク比 [%]
元実装	30.06	2.80
自動ベクトル化実装	109.17	10.16
近傍点ロード最適化	125.81	11.71
non-temporal store	129.00	12.01
L1D ブロッキング	129.48	12.06
メモリパディング	130.44	12.15

表9 倍精度浮動小数点数の Load/Gather 命令数

 Table 9
 The number of Load/Gather instructions with double precision values.

実装	Load	Gather
自動ベクトル化実装	568	96
近傍点ロード最適化	456	64

トル演算を行うように変更した.アセンブラコードから, Load および Gather 命令の出現数を表 9 に示す.KNC では、メモリのアラインがとられていない状態でのロード に対して loadunpackhi/lo という 2 つの命令が用いられ る.そのため、表での Load 命令数はアラインされたロー ド命令と合わせて 3 命令の総数を示している.アセンブラ コードレベルでは、命令出現数が減少しており、処理内容 が簡素化され効率が良くなったかロード回数が減少したと 考えられ、125.81 GFLOPS に性能が向上した.SPARC64 VIIIfx では、性能低下につながるため適用していない.

F には書き込みのみが行われ,書き込んだデータは計算 中で利用されない.そこで,最内のZ次元ループに vector nontemporal(F)ディレクティブを記述し,キャッシュを

表 10 L1D キャッシュミス数とヒット率 Table 10 The number of L1D cache misses and hit rate.

実装	ミス数	ヒット率 [%]
元実装	1.67×10^{11}	88.7
自動ベクトル化実装	7.83×10^{10}	85.8
近傍点ロード最適化	5.21×10^{10}	88.5
non-temporal store	4.76×10^{10}	89.6
L1D ブロッキング	4.79×10^{10}	89.0
メモリパディング	4.55×10^{10}	89.3

経由しない non-temporal store [13] とすることで,キャッ シュメモリをさらに有効利用し 129 GFLOPS となった. SPARC64 VIIIfx では効果がなかったが,L1D に対して YX 次元に 2 次元ブロッキングを行うと,若干ながら性能 が改善され 129.48 GFLOPS となった.スラッシングを回 避するために SPARC64 VIIIfx と同様に Y 次元に対しメ モリパディングを行ったが 130.44 GFLOPS と小さな改善 にとどまった.Z次元のパディングを行った場合,KNC で はベクトル化時にループサイズがベクトル長で割り切れな くなってしまい,アドレスが 64 Byte 境界からずれてしま うため,効率的なベクトル化が困難となる.

L1D キャッシュミス数とヒット率について, Intel VTune プロファイラ [14] での計測結果を表 10 に示す. 元実装に 対し,自動ベクトル化実装はミス数のオーダが1桁下がっ ている.近傍点のインデックスを直接計算したため,間接 参照配列に使用していたキャッシュメモリをすべて近傍点 に利用できたことが要因と考えられる.近傍点ロード最適 化の効果が最も高く,L1D キャッシュミスが2×10¹⁰ 程度 減少した.他の最適化も適用することでミス数が減少して いるが,L1D ブロッキング時には増加しており,効果が非 常に小さいと考えられる.メモリパディングも行い,最終 的なL1D キャッシュヒット率は 89.3%となった.

KNCでは、ソフトウェアプリフェッチの適切な挿入が 性能に大きく影響する可能性がある [13].本研究では、ソ フトウェアプリフェッチを prefetch ディレクティブやコ ンパイラオプション、手動ベクトル化実装では Intrinsics を用いて挿入し性能評価を行ったが、手動挿入による優位 な結果は得られていない.

4.2 手動ベクトル化コードの実装と最適化

次に, KNC で提供されている 512-bit SIMD 命令の Initial Many-Core Instructions (IMCI) を用いた手動でのベ クトル化 (Explicit Vectorization) を行う. Intrinsics は Fortran から利用することはできないため,本研究ではス テンシル計算コードのみを C 言語の関数として抜き出し, 手動ベクトル化実装を行う.本研究では,自動ベクトル化 実装の最適化結果から,次に示す方法で手動ベクトル化を 行う.まず,F に対して non-temporal store を用いるが, ストア先のアドレスが 64 Byte でアラインされていなけれ

```
inline __m512d dcomplex_mul_c(__m512d a) {
   __m512i b, c, d = (__m512i)a;
   b = _mm512_set4_epi64(1LL<<63,0,1LL<<63,0);
   c = _mm512_shuffle_epi32(d,_MM_PERM_BADC);
   return (__m512d) _mm512_xor_si512(c,b);
}</pre>
```

図 6 倍精度複素数積 (a, bi)(0, -i) を展開した実装

Fig. 6 The expanded implementation of double complex multiplication (a, bi)(0, -i).

ばならない. 演算ベクトル長は倍精度複素数のため4とな り、4つの格子点を同時更新する.また、各次元で近傍点 を先にロードし、その後演算を行う.前提条件として、連 続なメモリアクセスとなる Z 次元について格子サイズを4 の倍数(ベクトル長)とし、最適化を行った.本研究では、 主に以下の3点の最適化を行い、それぞれの効果について 検証する.

- 倍精度複素数積の最適化
- 非アラインメモリアクセスの最適化
- 近傍点のインデックス計算のベクトル化

本研究の計算では、複素数が用いられているが、IMCI では Intel SSE/AVX と異なり、複素数積を高速に計算す るための命令が提供されていない [15]. KNC で複素数積 を行う際には, masked 命令を使って実部あるいは虚部の みを計算する必要があり、ベクトル演算ユニットの潜在性 能の半分しか利用できない. これは Intel コンパイラによ る自動ベクトル化, Intrinsics を用いた手動ベクトル化の 両方で問題となる.この問題から、KNCの複素数演算で 高い性能を得るのは実数演算の場合よりも困難と考えら れる.図4では、配列wと定数zIで積が必要となるが、 定数積のため、式展開により演算を省略できる. 複素数積 (a, bi)(0,-i)を展開すると(b,-ai)となり,(1)実部と虚部 を入れ替える、(2) 虚部の符号を反転させる、の2ステッ プで計算可能となる.図6に、式展開を行った IMCI 実装 を示す.bは定数として扱われ,XORを用いて虚部の実 数の符号ビットを反転する.

連続方向である Z 次元の計算では,必ず非アラインメモ リアクセスが発生するため,コンパイラは Gather 命令を 発行しデータを集める.しかしながら,同命令はレイテン シが高く,性能上のボトルネックとなっている可能性が高 い[16].そこで,本研究では Alignr 命令を用いて Gather 命令を用いずに Z 次元の近傍点を集める.Alignr 命令は 2つの 512-bit ベクトルを連結して 1,024-bit ベクトルとし, 32-bit 単位で右論理シフトを行った後,下位 512-bit を返 す命令である.Alignr 命令を用いた方法は文献 [17] など でも説明されているが,本研究では Alignr 命令を用いて 周期境界条件に対するメモリアクセス最適化を行い,if文 による条件分岐コードを削除する.

ここで、メモリの連続方向と非連続方向での演算パター



図 7 ベクトル演算での Z 次元のメモリアクセス



ンの違いについて考える.連続方向では,Alignr命令を 用いて1点の更新に必要な近傍点を1つのベクトルに集め ることが可能である.しかし,非連続方向では1回のLoad 命令を用いて4点の更新に必要な近傍点のうち,±4のいず れか1点を一度に取得できる.この場合,非連続方向はメ モリに対して垂直方向に演算すれば,4点を同時更新するこ とができるが,連続方向では水平方向に演算する必要があ る.SIMDでの水平方向演算はIMCIには実装されておら ず,AVX およびSSEでは加算が実装されているが演算コ ストが高い.そのため,連続方向でのメモリアクセスを,非 連続方向と同じ垂直方向の演算となるように最適化を行う.

連続方向のZ次元の非アラインメモリアクセスを、非連 続方向と同じ演算パターンとなるように実装したイメージ が図7となる.(1)まず, Load 命令を用いて更新対象の前 の4点,更新対象の4点,その次の4点をそれぞれベクトル v0, v1, v2 としてロードし, (2) Alignr 命令と v0, v1, v2 を用いて、各点の更新に必要な近傍点ベクトルを生成する. このとき, 更新点±4でそれぞれ1つの行ベクトルを構成 する. そのため, 負方向と正方向の近傍点で4×4の正方 行列 m および p が生成される.たとえば,更新点 F[0] で は,近傍点15-12および1-4が必要となる.生成した正方 行列を見ると、非連続方向でのメモリパターンと同様に、必 要な近傍点は1列に揃っており、ベクトル演算はメモリに 対して垂直方向に演算を行うだけでよく、水平方向への演 算が必要ない. このメモリアクセスを, Intrinsics を用いて 実装すると図 8 となる. Alignr 命令の 32-bit シフト回数 は即値で、コンパイル時には値が確定している必要がある.

近傍点は,各方向に±4 点あり,各次元で8 点,計24 点 となる. Z 次元は前述の最適化を行っているため,Y およ び X 次元の16 点のインデックスを求める必要がある.イ ンデックスは4 Byte 整数の表現可能範囲で十分足りるた め,16 点のインデックスを512-bit ベクトル演算でまとめ て求めることができる.本研究では,Y および X 次元の近

```
/* Stencil computation loop */
 for(ix = 0 ; ix < NLx ; ++ix) {</pre>
 for(iy = 0 ; iy < NLy ; ++iy) {</pre>
 double complex const* e = E[ix*NLy*NLz + iy*NLz];
 . . .
 for(iz = 0 ; iz < NLz ; iz += 4) {</pre>
   __m512i v0, v1, v2;
   __m512d m[4], p[4];
   /* (1) */
   v0 = _mm512\_load\_epi64(e + modz[iz-4+NLz]);
   v1 = _mm512\_load\_epi64(e + iz);
   v2 = _mm512_load_epi64(e + modz[iz+4+NLz]);
   /* (2) */
   m[0] = (__m512d)_mm512_alignr_epi32(v1,v0,12);
   m[1] = (__m512d)_mm512_alignr_epi32(v1,v0, 8);
   m[2] = (__m512d)_mm512_alignr_epi32(v1,v0, 4);
   m[3] = (\_m512d)v0;
   p[0] = (__m512d)_mm512_alignr_epi32(v2,v1, 4);
   p[1] = (__m512d)_mm512_alignr_epi32(v2,v1, 8);
   p[2] = (__m512d)_mm512_alignr_epi32(v2,v1,12);
   p[3] = (\__m512d)v2;
   /* Z-dir. computation */
   for (n = 0; n < 4; ++n) {
     __m512d a = _mm512_add_pd(p[n], m[n]);
     __m512d b = _mm512_sub_pd(p[n], m[n]);
     v = _mm512_fmadd_pd(C[n], a, v);
     w = _mm512_fmadd_pd(D[n], b, w);
   7
   /* Y-dir. computation */
   /* X-dir. computation */
   /* non-temporal store to F */
|| } } }
```



表 11 手動ベクトル化コードの最適化の効果

 Table 11
 The performance impact of the several optimization for explicit vectorization.

	GFLOPS	ピーク比 [%]
初期実装	113.65	10.58
複素数積最適化	114.89	10.70
非アラインアクセス最適化 (A)	179.39	16.70
インデックス計算ベクトル化 (B)	142.74	13.29
(A) + (B)	221.38	20.61
全最適化適用時	224.45	20.90

傍点のインデックス計算をまとめて一度ベクトル演算で求 め、スカラでのインデックス計算を極力少なくした. Z次 元の計算では、前述の最適化でメモリから 512-bit ベクト ル3本のみをロードするため、図8に示すようにスカラで インデックス計算を行っている.

手動ベクトル化実装に対し,各最適化を個別に適用した 結果を表 11 に示す.単純に手動ベクトル化を行った初期 実装では 113.65 GFLOPS となり,自動ベクトル化よりも 性能が低い. L1D キャッシュミスはすべての最適化で約 3.75×10¹⁰, ヒット率は 92%程度となり, 自動ベクトル化 実装に対し良好な結果となっている.

初期実装に対し複素数積展開を行うと、114.89 GFLOPS と若干ながら性能が向上し, 複素数積を計算するコストが 非常に小さいといえる.本研究では、各点の更新に対し複 素数積を一度しか行わず、演算数が少ないためで、複素数 積が非常に多く必要となる計算では注意が必要となる.非 アラインメモリアクセス最適化は、179.39 GFLOPS と本 研究の最適化の中で最も高い効果が得られ, Gather 命令 が大きなボトルネックとなっていることが推測される. イ ンデックス計算をベクトル化することで 142.74 GFLOPS の性能が得られ、インデックスをベクトル演算で求める利 点があることが分かった. さらに, 非アラインメモリアク セスの最適化と、インデックス計算のベクトル化の2つ を組み合わせ、221.38 GFLOPS を達成した。初期実装に 対し約 107 GFLOPS の性能向上が得られており, 2 つの 性能の増分が約 95 GFLOPS で、10 GFLOPS ほど追加の 性能向上が得られている. 命令数は変わっておらず, 組合 せによってレジスタの有効利用や計算の待ち時間が減少 しさらなる性能向上につながったと考えられる.3つの最 適化すべてを適用することで、初期実装に対し1.97倍の 224.45 GFLOPS とピーク性能比 20.9%を達成した.

4.3 周期境界条件に対する最適化

本研究のステンシル計算は、周期境界のためキャッシュ ミスが発生しやすく、性能上不利なメモリアクセスが発生 しやすい.既存研究 [8] においても、全次元を拡張し周期境 界領域をコピーすることで、ステンシル計算中の全メモリ アクセスを線形アクセスにする最適化を行い、性能向上を 確認している.しかしながら拡張によって生じた前処理, 周期境界領域へのデータコピーのコストが非常に高く、ハ ミルトニアン計算全体では性能が低下していた.そこで、 本研究では連続方向の Z 次元のみの拡張を考える.これに より、少なくとも Z 次元については線形アクセスとなり、 より効率の高いベクトル演算が期待できる.

本研究のステンシル計算は、1個の実空間格子に対し4回 行われるため、各スレッドが計算用の一次領域にコピーし た状態で、ステンシル計算を行っている.ここでは、この一 次領域のサイズを元の E(0:NLz-1, 0:NLy-1, 0:NLx-1) から、E(-4:NLz+4-1, 0:NLy-1, 0:NLx-1)と拡張し、連 続方向について線形アクセスとなるように最適化を行った. この最適化によって、各ステンシル計算の直前に E(-4:-1, :,:)と E(NLz:NLz+4-1,:,:)の領域に対しデータコ ピーが必要となるが、既存研究に比べコピーコストは低い ことが期待される.

自動ベクトル化および手動ベクトル化の最適化実装に対し、Z次元のみ周期境界領域を拡張した場合の効果につい

表 12 周期境界領域拡張の効果

 Table 12
 The performance impact of extended periodic boundary area.

実装	Compiler Vec.	Explicit Vec.
従来 [GFLOPS]	130.44	224.45
Z 次元拡張 [GFLOPS]	165.63	220.66
ハミルトニアン計算相対性能	1.03	0.93

て,表12に示す.以後,同最適化をZ次元拡張とする. 自動ベクトル化実装では 30 GFLOPS 以上の性能向上につ ながったが、手動ベクトル化実装では性能が低下した.本 研究の実装が KNC に対し非常に最適化されており,同最 適化の効果が小さくなっていると推測される.また,4行 目には擬ポテンシャル計算を含めたハミルトニアン計算の 相対性能を示した.この値が1より大きい場合,Z次元拡 張がハミルトニアン計算において効果があることを意味し ている.Z次元拡張のみ,拡張領域に対するデータコピー がステンシル計算の外で必要となっているため、ハミルト ニアン計算の性能を比較する必要がある.自動ベクトル化 と手動ベクトル化実装ともに、連続領域のみにもかかわら ず周期境界領域のデータコピーのコストが高く、 ハミルト ニアン計算全体では実行時間が増加した. 自動ベクトル化 実装ではステンシル計算性能が向上したが 1.03 倍と小さ な性能向上にとどまり、手動ベクトル化では 0.93 倍と性能 が低下した.本研究の場合,ハミルトニアン計算全体を考 慮すると Z 次元拡張の効果は低かったが、一般的なステン シル計算においては、一考の余地がある.

5. 考察

5.1 各プロセッサでの性能

KNCの性能の妥当性について,Xeon CPUとの比較およ びルーフラインモデルを用いた期待性能に基づき検討する. 本研究では,Ivy-Bridge と Haswell プロセッサを CPU と して取り上げ,Intel コンパイラ 16.0.0 を用いて計測した. 各プロセッサでの性能を表 13 に示す.Ivy-Bridge では, KNC での実装を基に AVX の手動ベクトル化実装を行った が,本研究ではその詳細は省略する.Haswell の場合,手 動ベクトル化実装に対し良好な結果となったため自動ベク トル化実装の性能を記載している.KNC がピーク性能比 約 20%程度であるのに対して,Ivy-Bridge と Haswell では ピーク性能比がそれぞれ 57%,44%と高い実効性能を達成し ている.性能差がキャッシュメモリ性能に大きく影響され ているのではないかとの仮定のもとに,以下,考察を行う.

まず,ステンシル計算領域である1個の実空間のサイズ は16³より64KBである.L1Dキャッシュサイズはすべ てのプロセッサで32KBであり,これは実空間の半分の サイズであり入りきらないため,L2キャッシュからL1D キャッシュへのバンド幅が重要と考えられる.ステンシ

Processor	Vectorize	GFLOPS	ピーク性能	Roofline	ピーク比 [%]	期待性能比 [%]
KNC 7110P	Explicit	224.45	1,074	454.19	20.90	49.42
Ivy-B E5-2670v2	Explicit	114.65	200	115.66	57.32	99.13
Haswell E5-2670v3	Compiler	170.74	384	229.82	44.46	74.34
SPARC64 VIIIfx	Compiler	27.20	128	54.66	21.25	49.76

表 13 各プロセッサでのステンシル計算性能

 Table 13
 The performance of the stencil computation on each processor.

ル計算では、各点に対する係数が32KB必要で、書き込 みは non-temporal store を行うため 96 KB 程度が1回の 計算で必要となる.しかしながら,スレッドあたりのL2 キャッシュサイズが最小の KNC であっても、そのサイズ は 128 KB/スレッドであるため、ステンシル計算に必要な データはほぼL2に収まっている.計算領域である電子軌 道関数のサイズは、本研究では波数空間格子とバンドを それぞれ 8³, 16 としたので, 512 MB となり, Ivy-Bridge と Haswell が持つ L3 キャッシュ 25-30 MB にも収まらな い.しかしながら、ステンシル計算のサイズは 64 KB で、 L3 キャッシュには 400-480 個の実空間を載せることが可 能である.本研究のステンシル計算では、計算の前処理と して電子軌道配列から計算用の一時配列に線形コピーを行 う.線形コピーは非常に単純かつ連続なメモリアクセスと なるため、1つの実空間に対しハミルトニアンを計算して いる間に、次に計算する実空間がプリフェッチされ、L3 キャッシュにすでにロードされていることは十分に考えら れる. そのため, L3 キャッシュを持たない KNC および SPARC64 VIIIfx では、DRAM からL2 キャッシュへのバ ンド幅に律速され, Ivy-Bridge と Haswell では, L3 キャッ シュからL2キャッシュへのバンド幅に律速されると考え られる.

次に、ルーフラインモデルを用いて性能の妥当性につい て検討する. ルーフラインモデルは、メモリバンド幅を考 慮した性能モデルであり、理論ピーク演算性能,理論メモ リバンド幅および要求される FLOP/Byte を使い計算性能 を見積もる [18]. 理論ピーク演算性能 [GFLOPS] を F,理 論メモリバンド幅 [GB/s] を B,要求 FLOP/Byte を f/bとし以下の式で計算する.

$$\text{Performance} = \frac{f/b}{f/b + F/B}F \tag{1}$$

本研究の 25 点ステンシル計算の FLOP/Byte は約0.37 で ある. この式に従い, 各プロセッサのルーフラインモデルに 基づく期待性能を表 13 中の "Roofline" に示している. 理 論メモリバンド幅だが, ここでは L2 キャッシュのバンド幅 とした. KNC および Ivy-Bridge は L2 キャッシュの Read 性能が 32 Bytes/Cycle で, Haswell の場合 64 Bytes/Cycle となっている. SPARC64 VIIIfx は, 仕様書などに公称値 の記載がないため, 本研究では文献 [19] を参照し 256 GB/s とした. 比較すると, Ivy-Bridge では期待性能とほぼ一致

しており、ルーフラインモデルでは十分な値が得られてい る. KNC と SPARC64 VIIIfx では, 期待性能に対しおよ そ半分の性能しか得られていない. SPARC64 VIIIfx では 様々な最適化によってメモリアクセスの待ち時間を減らし たが、計算時間全体ではおよそ14%程度がキャッシュメモ リへのアクセス待ち時間となっており,いまだに性能ボト ルネックとなっていることが考えられる. KNC では, L2 キャッシュミスによる影響の可能性が高いと考えられる. 実空間は1個あたり64KBだが、出力配列で64KB、電子 軌道配列を更新するため 64 KB, また各点に対する係数が 32 KB ある. 合計で 224 KB が 1 個の実空間に対するハミ ルトニアン計算に必要だが,前述のとおり1回のステンシ ル計算では 96 KB 程度が必要で、L2 キャッシュに収まる. 電子軌道配列への加算はステンシル計算後毎回行うため, ここで入力配列の一部がL2キャッシュから追い出され、 次のステンシル計算時にキャッシュミスが発生する. その ため、最終的には L2 キャッシュではなく DRAM のバン ド幅に律速されるが、L2 キャッシュから追い出されるの は入力配列全体ではなく一部と考えられ、ルーフラインモ デルで正確な値を取り出すのが困難である.他の CPU で は、スレッドあたり 256 KB 以上の L2 キャッシュが利用 できるため, L2 キャッシュミスが発生していないと考え られる.

電子軌道配列の更新で利用するならば、ステンシル計算 での non-temporal store の利用は、キャッシュ利用の妨げ とも考えられる.しかしながら、通常のストア命令を用い るとステンシル計算中に入力配列がL2キャッシュから追い 出される可能性があり、数十 GFLOPS 程度の性能低下が起 こる.電子軌道配列の更新は線形加算のため、ステンシル 計算のように複雑なキャッシュ利用がない.non-temporal store により、ペナルティが比較的低い電子軌道配列の更 新中にキャッシュミスのタイミングがずれることで性能向 上につながったと考えられる.

5.2 問題依存の最適化

ここで、本研究で行った格子点のサイズや問題依存の最 適化について整理する.自動ベクトル化実装に対する最 適化は、多くが一般的にステンシル計算の最適化で用い られる手法である.ただし、近傍点ロード最適化につい ては KNC では高い効果が得られているが、Xeon CPU や

最適化	適用条件	補足
非アラインメモリアクセス	連続方向次元のサイズがベクトル長の倍数	倍精度複素数以外でも適用可能
近傍点のインデックス計算	多数のインデックスを求める場合	複雑な計算が必要な場合に効果が期待
周期境界領域の拡張	周期境界条件を持つ	同最適化にともなうコストについて検証が必要

表 14 本研究で取り上げたうち条件を要する最適化 Table 14 The constrained optimization in this study.

SPARC64 VIIIfx では効果がない.

表 14 に, 適用条件を持つ最適化について示す. 手動べ クトル化では、連続方向のZ次元のサイズが4の倍数、す なわち倍精度複素数ベクトル長の倍数であることを唯一の 条件として実装および最適化を行った.この条件は、本研 究で述べた中では非アラインメモリアクセス最適化のみが 必要としている. 同最適化は、連続方向がベクトル長の倍 数であることを前提として, Load 命令および Alignr 命令 による近傍点データの整形を行っている.多くのステンシ ル計算では、格子サイズを増加させることは問題の求解精 度を向上させることと等しいため,格子サイズを増やしべ クトル長の倍数となるように調整することは可能である. また、同最適化で4×4の正方行列を生成したが差分の深さ が4でない場合,深さNとすると,4×Nの行列を生成す るように修正し,基本的に同じ方法で,深さ4以外のステ ンシル計算に対応可能である.本研究の対象は倍精度複素 数のためベクトル長は4になっているが、倍精度実数では 8, 単精度では16となる. しかしながら, KNC に限らず, 対象とするプロセッサのベクトル長と要素のビット幅に合 わせれば同様に実装可能で、表 13 であげた Ivy-Bridge の AVX 実装でも演算パターンは KNC と同様である.

周期境界条件を含む複雑な近傍点インデックス計算のベ クトル化は、非常に問題依存の最適化である.同最適化は、 各次元で正負方向計8個の近傍点を必要とすることをふま え、非連続方向のYおよびX次元のインデックス計16点 分をベクトル演算でまとめて求める.本研究で取り上げた 計算のように、非常に多数の近傍点が必要な場合や、周期 境界条件などインデックス計算が複雑な場合、インデック ス計算のベクトル化は効果が期待できる.

最後に,周期境界の拡張だが,同最適化は周期境界条件 を持つ問題すべてに適用可能である.特に,自動ベクトル 化実装では高い効果が期待されるが,KNCでは拡張した 領域へのデータコピーコストは無視できないため,シミュ レーション全体で性能向上が得られるかは留意が必要と なる.

5.3 格子点サイズの計算性能への影響

本研究では、実空間に対する逐次ステンシル計算を、波 数空間とバンドのサイズだけ OpenMP で並列に計算する. そのため、波数空間とバンドのサイズはアプリケーション の並列粒度に影響し、実空間のサイズは演算性能に大きく

表 15 格子点サイズの計算性能 [GFLOPS] への影響 Table 15 The GFLOPS performance impact of the grid size.

Ζ	Y	Х	Optimized	Blocking	
16	16	64	208.65	200.58	
16	64	16	133.80	182.57	
64	16	16	101.95	126.23	
16	16	128	205.54	205.64	
16	128	16	48.50	165.48	
128	16	16	44.44	43.62	
48	48	16	45.55	137.05	
48	16	48	148.10	150.49	
16	48	48	175.60	187.35	

影響する.ここでは,実シミュレーションで用いられてい る実空間のサイズに対する演算性能への影響について考察 する.

実空間のサイズを変化させたときの KNC のステンシル 計算性能について表 15 に示す. "Optimized" は本研究で 行った最適化実装での性能を示し、"Blocking"は同実装に 対し Y-X 次元にブロッキングを適用した場合の性能を示 している.この実験では、ある1次元のみ64、128と極端 に増加させた場合,2つの次元のサイズを増加させた場合 にどのような性能変化が起こるかを測定した.ZとY次 元どちらかのサイズが増加することによる性能低下が顕著 なのに対し、ZY-strideのX次元は元々L1キャッシュに 載っておらず,サイズ増加の影響が小さい.また前述のと おり, KNC ではどのサイズでも L2 キャッシュミスが発生 し、なかでも最外の X 次元のデータがキャッシュから追い 出されている可能性がある.そのため、(16,16,128)では (16,16,16)に対し軽微な性能低下にとどまっているのでは ないかと推測している. Z-Y 平面は、本研究の評価で用い たサイズ (16×16) では L1 キャッシュに収まっており、 Z-Y 平面のサイズが増加することでキャッシュミスが増加 し,性能低下につながっていると考えられる.また,Z-Y 平面に対するブロッキングも考えられるが、Z次元の格子 点サイズが 128 でもベクトルループサイズは 32 と非常に 小さく,ブロッキングによるオーバヘッドが高い.我々の 実装では、ブロッキング非適用時に対し性能が低下する場 合がほとんどであったため、本実験では Z-Y 平面に対す るブロッキングを行っていない. Z次元のサイズ増加に対 し、ブロッキングの効果が非常に限定的となっていること が分かる.今回適用したブロッキングは Y と X 次元への

2次元ブロッキングだが、3次元ブロッキングを行った場 合でも性能特性に変化は見られなかった.並列化によっ て、1スレッドに割り当てられる連続方向の次元が他の次 元に比べて極端に大きい問題については注意が必要と考え られる.

ブロッキングを行った場合でも、1スレッドで計算する 実空間のサイズが増加することによって100 GFLOPS 以 上の性能低下が見られる.本実験から、1スレッドで計算 する実空間のサイズはできる限り小さく、L2キャッシュ には収まることが望ましい.実空間がL2キャッシュに収 まらない程度に巨大な場合、並列処理の最適化としては、 OpenMP の nested parallelism を用いて1つの実空間を複 数スレッドで計算することが考えられるが、並列化のオー バヘッドが大きく現実的ではない[20].アプリケーション の最適化としては、直交座標系に限られている現在の計算 コードの仕様を斜交座標に拡張し、より小さい単位セル計 算での計算を可能とすることがあげられる.全体としての 計算量は変わらないが、波数空間格子が増加するため、十 分な並列性を確保しつつ、実空間のサイズを減らすことが でき、メニーコアプロセッサに向けた最適化といえる.

5.4 Knights Landing など他のメニーコアプロセッサ への適用

2016年内には、米国の国立エネルギー研究科学計算セン ター(NERSC)などでKNLを搭載した大規模システムが 稼働する予定となっている.また、京コンピュータの後継 として現在FX100システムが名古屋大学や核融合研究所で 稼働しており、同システムは合計34コアを持つSPARC64 XIfxプロセッサを搭載している.

KNLでは、KNCとは異なり AVX-512 が SIMD 命令と して提供されるため、本研究で実装した手動ベクトル化 コードの実装を修正する必要がある.しかしながら、IMCI と AVX-512 には不完全ではあるが下位互換性があり、ほ とんどの命令は同じフォーマットで利用できる.本研究の 実装では、四則演算命令を除外すると 13 命令を使用して おり、そのうち 3 命令が IMCI と AVX-512 でフォーマッ トが異なる.修正は、単純な命令置換、または数行のイン ライン関数レベルでの置換にとどまっており、修正コスト は非常に小さい.すでに、現在の IMCI 実装に対し修正を 行い、Intel のエミュレータ [21] 上で動作することを確認し ている.また、AVX-512 では機能ごとにサブセットが定義 されているが、本研究の実装では AVX-512 対応の全プロ セッサで提供される AVX-512F のみが必要で、AVX-512 対応のプロセッサがあれば性能評価が可能である.

SPARC64 XIfx は,32 個の演算コアと2 個のアシスタ ントコアが1つのチップに搭載されているメニーコアプロ セッサである [22].同プロセッサでは,L1D キャッシュサ イズが2倍の64KBとなり,バンド幅も大幅に改善され, 単純な移植でもある程度の性能向上が期待される.また, 新しい SIMD 命令として HPC-ACE2 を提供し,AVX と同 じ SIMD 長の 256-bit SIMD 演算が可能となっている.今 回,IMCI 実装の AVX への変換は省略したが,HPC-ACE2 を用いることで手動ベクトル化実装と高速化が可能と考え ている.

6. 結論

本研究では、電子動力学シミュレーションで現れる倍精 度複素数の25点ステンシル計算について,KNCへの最適 化を行った.まず、アプリケーションの元のターゲットシス テムである京コンピュータのプロセッサ SPARC64 VIIIfx で、コンパイラによる自動ベクトル化で 14.94 GFLOPS か ら 27.20 GFLOPS に性能が改善された. 同実装を, KNC 上でさらに最適化し、30.06 GFLOPS から 130.44 GFLOPS に性能が向上した. さらなる最適化で, KNC で利用でき る SIMD 命令の IMCI を用いて手動ベクトル化を行った. 手動ベクトル化実装では複素数積の展開、非アラインされ たメモリアクセスの最適化, インデックス計算のベクト ル化を行うことで 224.45 GFLOPS, ピーク演算性能比で 20.9%を達成した.また, Xeon プロセッサとの比較を行 い、Haswell プロセッサに対し 1.3 倍の性能が得られてい ることを確認した. Haswell や Ivy-Bridge で高いピーク性 能比が得られているのは、L3 キャッシュによる恩恵と考 えられる.またルーフラインモデルを用いて,性能の妥当 性や、キャッシュメモリの効果について考察した.本研究 で行った問題依存またはサイズ依存の最適化について,他 のステンシル計算へ適用する場合の方法などについてまと め、実空間のサイズが性能に与える影響についても考察し た.メニーコアプロセッサを効率的に利用するためには, 並列処理最適化だけではなくシミュレーション修正のアプ ローチが必要となることは、KNC だけでなく、すべての メニーコアプロセッサ共通の課題である.

最後に, Knights Landing および SPARC64 XIfx への適 用について考察した. 今後, これらのプロセッサへの適用 および性能評価を行うことを予定している.本研究で実装 した最適化を含むアプリケーションコードは COMA およ び京コンピュータに対する最適化実装として,オープン ソースソフトウェアとして公開している [23].

謝辞 本研究の評価環境は,筑波大学計算科学研究セン ター平成28年度学際共同利用プログラム課題「時間依存 密度汎関数理論によるパルス光と物質の相互作用」,HPCI 平成28年度「京」一般利用課題「極限的パルス光と物質の 相互作用を記述するマルチスケール第一原理計算」,文部科 学省ポスト「京」重点課題(7)「次世代の産業を支える新 機能デバイス・高性能材料の創成」による.本研究の一部 はJST-CREST研究領域「ポストペタスケール高性能計算 に資するシステムソフトウェア技術の創出」,研究課題「ポ ストペタスケール時代に向けた演算加速機構・通信機構統 合環境の研究開発」による.本研究の最適化にあたり,京 都大学学術情報メディアセンターの中島浩教授に多くのア ドバイスをいただきました.深く感謝申し上げます.

参考文献

- [1] TOP500, available from $\langle http://www.top500.org/\rangle$.
- [2] Heybrock, S., Joó, B., Kalamkar, D.D., Smelyanskiy, M., Vaidyanathan, K., Wettig, T. and Dubey, P.: Lattice QCD with Domain Decomposition on Intel Xeon Phi Co-processors, Proc. International Conference for High Performance Computing, Networking, Storage and Analysis, SC '14, IEEE (online), DOI: 10.1109/SC.2014.11 (2014).
- [3] Aprà, E., Klemm, M. and Kowalski, K.: Efficient Implementation of Many-body Quantum Chemical Methods on the Intel Xeon Phi Coprocessor, Proc. International Conference for High Performance Computing, Networking, Storage and Analysis, SC '14 (online), DOI: 10.1109/SC.2014.60 (2014).
- [4] Nakashima, H.: Manycore challenge in particle-in-cell simulation: How to exploit 1 TFlops peak performance for simulation codes with irregular computation, *Computers & Electrical Engineering*, Vol.46, pp.81–94 (online), DOI: 10.1016/j.compeleceng.2015.03.010 (2015).
- [5] Sato, S.A. and Yabana, K.: Maxwell + TDDFT multiscale simulation for laser-matter interactions, J. Adv. Simulat. Sci. Eng., Vol.1, No.1, pp.98–110 (2014).
- [6] Schultze, M., Ramasesha, K., Pemmaraju, C.D., Sato, S.A., Whitmore, D., Gandman, A., Prell, J.S., Borja, L.J., Prendergast, D., Yabana, K., Neumark, D.M. and Leone, S.R.: Attosecond band-gap dynamics in silicon, *Science*, Vol.346, No.6215, pp.1348–1352 (online), DOI: 10.1126/science.1260311 (2014).
- [7] RIKEN AICS: K Computer, available from (http://www.aics.riken.jp/en/k-computer/).
- [8] 廣川祐太,朴 泰祐,佐藤駿丞,矢花一浩:Xeon Phiク ラスタにおける Symmetric 並列実行による電子動力学 シミュレーションの性能評価,情報処理学会研究報告, Vol.2015-HPC-151, No.18 (2015).
- Maruyama, T.: SPARC64(TM) VIIIfx: Fujitsu's New Generation Octo Core Processor for PETA Scale Computing, *HotChips 21* (2009).
- [10] 松田元彦,丸山直也,滝沢真一郎:Xeon Phi (Knights Corner)の性能特性とステンシル計算の評価,情報処理 学会研究報告, Vol.2014-HPC-143, No.32 (2014).
- [11] 伊奈拓也,朝比祐一,井戸村泰宏:テラフロップス級メ ニーコアアーキテクチャにおけるステンシル計算の最適化 手法の開発,情報処理学会研究報告,Vol.2015-HPC-152, No.10 (2015).
- [12] 筑波大学計算科学研究センター:COMA, 入手先 〈http://www.ccs.tsukuba.ac.jp/files/coma-general/ coma_outline.pdf〉.
- [13] Krishnaiyer, R., Kultursay, E., Chawla, P., Preis, S., Zvezdin, A. and Saito, H.: Compiler-Based Data Prefetching and Streaming Non-temporal Store Generation for the Intel(R) Xeon Phi(TM) Coprocessor, *IPDPSW 2013*, pp.1575–1586 (2013).
- Intel: VTune Amplifier XE, available from (https://software.intel.com/en-us/intel-vtune-amplifier-xe).
- [15] Takahashi, D.: Implementation and Evaluation of Parallel FFT Using SIMD Instructions on Multi-core Proces-

sors, IWIA 2007, pp.53–59 (2007).

- [16] Hofmann, J., Treibig, J., Hager, G. and Wellein, G.: Comparing the Performance of Different x86 SIMD Instruction Sets for a Medical Imaging Application on Modern Multi- and Manycore Chips, WPMVP '14, pp.57–64 (2014).
- [17] Andreolli, C.: Eight Optimizations for 3-Dimensional Finite Difference (3DFD) Code with an Isotropic (ISO), available from (https://software.intel.com/en-us/ articles/eight-optimizations-for-3-dimensional-finitedifference-3dfd-code-with-an-isotropic-iso) (2014).
- [18] Williams, S., Waterman, A. and Patterson, D.: Roofline: An Insightful Visual Performance Model for Multicore Architectures, *Comm. ACM*, Vol.52, No.4, pp.65–76 (online), DOI: 10.1145/1498765.1498785 (2009).
- [19] 南 一生,井上俊介,堤 重信,前田拓人,長谷川幸弘, 黒田明義,寺井優晃,横川三津夫:「京」コンピュータに おける疎行列とベクトル積の性能チューニングと性能評 価,HPCS2012 ハイパフォーマンスコンピューティング と計算科学シンポジウム,pp.23-31 (2012).
- [20] 李 珍泌, 杉山大輔, 村井 均, 佐藤三久: 軽量スレッ ドライブラリ Argobots を用いた OpenMP 実装の性能分 析と改善, 情報処理学会研究報告, Vol.2016-HPC-153, No.20 (2016).
- [21] Intel Software Development Emulator, available from (https://software.intel.com/en-us/articles/intelsoftware-development-emulator).
- [22] Yoshida, T. et al.: Sparc64 XIfx: Fujitsu's Next-Generation Processor for High-Performance Computing, *HotChips 25* (2014).
- [23] ARTED Github, available from (https://github.com/ ARTED/ARTED).



廣川 祐太 (学生会員)

1991年生.2014年東京工科大学コン ビュータサイエンス学部卒業.2016 年筑波大学大学院システム情報工学研 究科コンピュータサイエンス専攻博士 前期課程修了.修士(工学).同年4 月より筑波大学大学院システム情報工

学研究科コンピュータサイエンス専攻博士後期課程在籍. メニーコアプロセッサとアクセラレータ,およびそれらを 用いた大規模並列シミュレーションに興味あり. ACM 学 生会員.



朴 泰祐 (正会員)

1960年生.1984年慶應義塾大学工学 部電気工学科卒業.1990年同大学大 学院理工学研究科電気工学専攻後期博 士課程修了.工学博士.1988年慶應 義塾大学理工学部物理学科助手.1992 年筑波大学電子·情報工学系講師,1995

年同助教授,2004年同大学大学院システム情報工学研究 科助教授,2005年同教授,現在に至る.超並列計算機アー キテクチャ,ハイパフォーマンスコンピューティング,ク ラスタコンピューティング,GPUコンピューティングに 関する研究に従事.筑波大学計算科学研究センターにおい て,超並列計算機 CP-PACS, PACS-CS, HA-PACS等の 研究開発を行う.2002年および2003年度情報処理学会論 文賞,2011年ACMゴードンベル賞,2012年度情報処理 学会山下記念研究賞各受賞.2015年度情報処理学会フェ ロー認証.IEEECS,ACM 各会員.本会フェロー.



佐藤 駿丞

1990年生.2012年筑波大学理工学群 物理学類卒業.2016年同大学大学院 数理物質科学研究科物理学専攻博士後 期課程修了.博士(理学).同年4月 日本学術振興会特別研究員(筑波大学 計算科学研究センター).第一原理計

算を用いた物質科学に関する研究に従事.



矢花 一浩

1960年生.1982年京都大学理学部卒 業.1987年同大学大学院理学研究科 物理第2専攻修了.理学博士.同年4 月日本学術振興会特別研究員(京都大 学基礎物理学研究所).1988年2月新 潟大学理学部助手.1994年11月同大

学理学部・自然科学研究科助教授.1999年8月筑波大学物 理学系助教授.2002年10月同大学院数理物質科学研究科 教授.2004年4月同大学計算科学研究センター教授,現在 に至る.計算物質科学,特に時間依存密度汎関数理論に基 づく電子ダイナミクスの第一原理計算の手法開発と応用を 行う.日本物理学会,応用物理学会各会員.