アウトオブコア・ステンシル計算に対する 自動テンポラルブロッキングのための アクセラレータ向けディレクティブ

三木 脩 3^1 伊野 文 β^1 萩原 兼 $-^1$

概要:本稿では,アウトオブコア・ステンシル計算に対し,テンポラルブロッキングを自動的に適用でき る OpenACC ディレクティブの拡張およびそのトランスレータを提案する.提案するトランスレータは, OpenACC に類似する C プログラムおよびいくつかの実行パラメタを入力として,データ分割,パイプラ イン実行およびテンポラルブロッキングにより最適化された OpenACC プログラムを出力する.評価実 験では,提案するトランスレータをヤコビ法,姫野ベンチマークおよび CIP (Constrained Interpolation Profile)法に適用し,これらの実効性能および性能可搬性の向上を分析する.

キーワード: OpenACC, アウトオブコア・ステンシル計算, テンポラルブロッキング

Accelerator Directives for Automated Temporal Blocking of Out-of-Core Stencil Computation

Nobuhiro Miki $^1\,$ Fumihiko Ino $^1\,$ Kenichi Hagihara $^1\,$

Abstract: In this paper, we propose an extension of OpenACC directives and its translator capable of automatically applying temporal blocking to out-of-core stencil computation. The proposed translator takes an OpenACC-like C program and some execution parameters as inputs to generate an OpenACC program optimized with data decomposition, pipelined execution, and temporal blocking. In experiments, where the effective performance and performance portability are analyzed, we apply our translator to the Jacobi method, Himeno benchmark, and constrained interpolation profile (CIP) scheme.

Keywords: OpenACC, out-of-core stencil computation, temporal blocking

1. はじめに

ステンシル計算とは,反復計算の一種であり,流体力学 や画像処理などにおける時間発展問題の解法として頻出す る.この計算では,データを格子点上に配置し,ある固定 的な参照パターン(ステンシル)にしたがいデータを更新 する.例えば,5点ステンシルであれば,自身に加えてそ の上下左右の隣接点から次の時間ステップの値を計算す る.各格子点は独立に更新できるため,ステンシル計算の 並列性は高い.また,一般にステンシルは多数の近傍点を 内包しているため,ステンシル計算の性能はメモリ帯域幅 が律速する.したがって,数万個もの大量のスレッドを並 列処理でき,高いメモリ帯域幅を実現するGPU(Graphics Processing Unit)[1]などのアクセラレータによる加速が 試みられている.

-般に,アクセラレータ向けコードの実装には,計算性 能を最大化できる固有のプログラミング言語を用いる.例 えば,NVIDIA 社製 GPU 向けのプログラムを実装するた めには,統合開発環境 CUDA (Compute Unified Device Architecture)[1]を用いる.CUDA においてデバイスの特

¹大阪大学大学院情報科学研究科コンピュータサイエンス専攻Department of Computer Science, Graduate School of Information Science and Technology, Osaka University

性を活かすためには,計算コードやデータ構造の改変が不可欠である.しかし,これらの改変に起因する移植コスト は大きい.そこで,同一の計算コードを用いつつ,様々な 計算機環境において高い計算性能を実現できる性質(性能 可搬性)を向上させることが重要となる.

ディレクティブによるプログラミングは,優れた性能可 搬性を実現する手段の1つである.例えば,アクセラレー 夕向けのディレクティブとして,OpenACCが挙げられる. 逐次コード中の並列化可能なコード片にOpenACCディレ クティブを挿入することで,そのコード片をアクセラレー タへオフロードできる.ただし,OpenACCは,計算に用 いるすべてのデータを,デバイスメモリに格納できると仮 定している.したがって,計算に用いるデータの総量は, デバイスメモリ容量に制限される.

この制約を取り除くために,我々は PACC (Pipelined ACCerelator)[2]を開発した.PACC トランスレータは, PACC ディレクティブを挿入した逐次プログラムを入力とし,データ分割およびパイプライン実行を実現するよう書 き換えた OpenACC コードを出力する.PACC は,デバ イスメモリ容量を超える問題サイズに対して有用である. しかし,時間発展問題に対しては,ホスト・デバイス間の データ転送が全体性能を律速してしまう.

そこで,本論文では,アウトオブコア・ステンシル計算 における CPU・GPU 間のデータ転送量削減を目的として, データ分割およびパイプライン実行に加えて,テンポラル ブロッキングを実現する PACC ディレクティブの拡張を提 案する.さらに,提案ディレクティブを付加した逐次コー ドから OpenACC コードを生成するためのトランスレータ の設計・実装について述べる.ここで,アウトオブコア・ ステンシル計算とは,デバイスメモリ容量を超える大規模 データに対するステンシル計算を指す.また,テンポラル ブロッキングは,キャッシュ上のデータを再利用すること により,キャッシュヒット率の向上を図る最適化手法であ る.ホスト・デバイス間のデータ転送が全体性能を律速す るステンシル計算では,テンポラルブロッキングによる転 送量削減が性能向上につながる.ディレクティブ仕様およ びトランスレータの特長を以下にまとめる.

- テンポラルブロッキングによるデータ転送量の削減
- データ分割による問題サイズの制約緩和
- パイプライン処理による CPU・GPU 間のデータ転送
 時間の隠蔽

以降では,まず2章で関連研究を紹介する.次に,3章 で提案するディレクティブの設計,4章で OpenACC によ るアウトオブコア・ステンシル計算の実現,5章でトラン スレータの実装について述べる.その後,6章で評価実験 の結果を示し,7章で本論文をまとめる.

2. 関連研究

丸山らは, Domain Specific Language (DSL)によりス テンシル計算を記述するヘテロジニアススパコン向けフ レームワーク Physis [3] を開発した. Physis の入力は DSL で記述されたステンシル計算コードであり,その出力は MPI+CUDA である.また,テンポラルブロッキングを自 動で適用する機構がある [4]. Physis では,既存のアプリ ケーションを DSL で書き換える必要があるが,計算性能 と移植性の両立を目指す点は,我々の研究と共通する.

遠藤らは, MPI+CUDA で記述されたプログラムに対し, メモリスワップするランタイムライブラリ Hybrid Hierarchical Runtime (HHRT) [5] を開発した. Physis と同様に テンポラルブロッキングを適用できる [6]. HHRT は,並 列化済のコードを前提としているため, あらかじめ並列プ ログラムを実装している場合には容易に利用できる.

XcalableACC[7] は,アクセラレータを搭載した大規模 並列計算機向けに XcalableMP[8] と OpenACC を統合し た並列プログラミング言語である.XcalableACC は,逐 次プログラミング言語をディレクティブにより拡張した言 語であるため,既存の逐次プログラムを再利用でき,移植 性が高い.また,XcalableACC は,XcalableMP の特長を 継承しているため,マルチノード環境で有用である.ただ し,テンポラルブロッキングを適用するためには,コード の書き換えが不可欠である.

主記憶容量を超える大規模ステンシル計算を効率的に実 行するために,緑川ら [9] はテンポラルブロッキングを主 記憶・SSD 間に適用した.この手法は,各ノード上で実行 可能な問題サイズの向上に役立つ.

3. ディレクティブの設計

テンポラルブロッキングを自動的に適用するためには, ステンシルの形状,配列名および配列サイズに関する情報 をトランスレータに指示する必要がある.そこで,それら の情報を過不足なくトランスレータに指示できるような ディレクティブを設計する.

3.1 設計するディレクティブの位置づけ

図 1 に,並列計算を実現するディレクティブをまとめる. OpenMP および OpenACC と同様に,ユーザは,逐次コー ドに対してディレクティブを挿入する.ディレクティブ を挿入したコードは,トランスレータによって OpenACC コードへ変換され,その後 OpenACC コンパイラによって 実行ファイルへコンパイルされる.

3.2 プログラムの制約

ディレクティブ挿入対象のコードは,逐次ステンシル計

IPSJ SIG Technical Report



算コードである.以下の制約を満たすと仮定する.ただ₁₆ し,変数名,変数の数および条件分岐に関する制約はない.

- データ分割に起因する制約:トランスレータがデータ を分割するため,ユーザが逐次コードにおいてデータ を分割してはならない.さらに,全データの総量が主 記憶容量以下である必要がある.
- テンポラルブロッキングに起因する制約:総ステップ 数を静的に決める必要がある.さらに,デバイス上で 数ステップまとめて計算を進めるため,計算中のデー タを参照できない.したがって,計算中の誤差などを 条件にコード実行を打ち切ることはできない.

3.3 ディレクティブ仕様

提案するディレクティブは, init 構文, pipeline 構文 および loop 構文からなる.図2に, ディレクティブを追 加したステンシル計算コードの例を示す.OpenACCと同 様に,ユーザは,主に for 文に対してディレクティブを挿 入する.また,ディレクティブ内で,構文に応じた付加情 報を記述する.

- init 構文:アウトオブコア・ステンシル計算では,ホ ストメモリおよびデバイスメモリ上に,バッファ領域 を必要とする.そこで,init構文により,バッファ領 域を確保するコードの生成位置を指示する(1行目). したがって,init構文は,pipeline構文およびloop 構文より前に実行される行に記述する.
- pipeline構文:時間発展を担当するfor文(4行目)に 対して,pipeline構文を挿入する(3行目).pipeline 構文は,targetinout節,targetin節,size節,halo 節およびasync節からなる.targetinout節では,ス テンシル計算により値を読み書きする配列を列挙する. 読み込みだけの配列は,targetin節に列挙する.size 節では,配列の開始インデックスとその大きさを次元 ごとに指示する.例えば,サイズX×Yの配列におい て全格子点が計算対象であれば,size([0:X][0:Y]) とする.halo節では,ステンシルの参照幅を次元ご

```
#pragma tpacc init
#pragma tpacc pipeline targetinout(work,a) size
    ([0:X][0:Y]) halo([1:1][1:1]) async
for(n=0:n<nn:n++){
  #pragma tpacc loop dim(2)
  for (x=1:x<X-1:x++)
    #pragma tpacc loop dim(1)
    for(y=1;y<Y-1;y++)
      work[x][y] = (a[x-1][y] + a[x+1][y] + a[x
          ][y-1] + a[x][y+1])/4.0;
  #pragma tpacc loop dim(2)
  for(x=1;x<X-1;x++)
    #pragma tpacc loop dim(1)
    for(y=1;y<Y-1;y++)
      a[x][y] = work[x][y];
}
```

図 2 提案するディレクティブを用いたプログラム例 Fig. 2 An example program with proposed directives.

とに指示する.さらに,後述するパイプライン実行を 指示する場合には,async節を付加する.

- loop 構文:ステンシル計算中の配列参照において,各次元の添字変数を担当する for 文に対して,それぞれ loop 構文を挿入する(5,7,11,13 行目).
- OpenACC によるアウトオブコア・ステン シル計算の実現

アウトオブコア・ステンシル計算を実現するためには, データ分割が不可欠である.さらに,高い実効性能を実現 するためには,テンポラルブロッキングおよびパイプライ ン実行を実現する必要がある.

- データ分割:1次元ブロック分割により,計算領域を 複数のチャンクに分割する(図3).例えば,大きさ X×Y×Zの計算領域を,x方向についてd個のチャ ンクに分割することを考える.チャンクのx方向の大 きさはb=(X-2h)/dとなり,全体でb×Y×Zとな る.ここで,hはステンシルのx方向の参照幅を表す.
- テンポラルブロッキング:1度のデータ転送に対して、 チャンクをデバイス内でkステップ時間発展させる.
 以降,kをブロッキング段数と呼ぶ.kステップの時間 発展において、チャンクは計算領域外の袖領域を参照 する.袖領域は、チャンクのx方向に隣接し、その大き さは正負方向にそれぞれhk×Y×Zである.つまり、 チャンクを独立に計算するためには、チャンクごとに 大きさ2hk×Y×Zの袖領域が必要である.そこで、1 つのチャンクの計算に対し、大きさ(b+2hk)×Y×Z のデータをアクセラレータへ転送する.
- パイプライン実行:袖領域が付加されたチャンクは, 他のチャンクから独立して計算を進行できる.そこで,

IPSJ SIG Technical Report



1

8

11

図 3 1 次元ブロック分割 Fig. 3 1-D block decomposition scheme.

13ホストにおける配列・バッファ間のデータコピー,ホ スト・デバイス間のデータ転送,およびデバイス上の14 計算をそれぞれパイプラインステージとみなし,チャ¹⁵ 16ンクごとの計算をパイプライン実行する. 17

図 2 に対して, これらを実現するよう書き換えた Ope-18 nACC コードを,図4に示す.まず,データ分割を実現 19 するために,チャンクおよび袖領域を格納するためのバッ 20 ファ buf_a を , ホストメモリおよびデバイスメモリに確 22 保する(1,2行目). さらに,チャンクを順次計算するた め for 文を追加し (5 行目), 元の配列 a への参照をすべ てバッファ buf_a への参照に置換する (22 行目). ホスト 24メモリ上の配列, バッファおよびデバイスメモリ上のバッ 25 ファ間におけるデータ転送を記述する(8,9,28,29行目).²⁶

次に,テンポラルブロッキングを実現するために,時間 発展を担当する for 文を 2 つに分割する (4, 11 行目). チャンク内の for 文 (11 行目) ではアクセラレータによ²⁹ 30リチャンクの計算を k ステップ独立に進め, チャンク外の 31 for χ (4行目)ではkステップごとにホスト・デバイス 間でチャンクのスワップイン・アウトを繰り返す.

最後に、パイプライン実行を実現するために、num_stream 個の非同期ストリームを,チャンクにサイクリックに割り 当てる(7行目). さらに, OpenACC ディレクティブの kernels 構文および update 構文に対し, async 節を付加 することで,カーネル実行をホスト・デバイス間のデータ 転送とオーバラップさせる.

4.1 テンポラルブロッキングにおけるトレードオフ

テンポラルブロッキングにおいて,計算コストとデータ 転送コストは,トレードオフの関係にある.

まず,チャンクに対する k ステップの時間発展(11~ 26 行目)における計算コストを考える. *i* (0 ≤ *i* < *k*)ス テップ目の時間発展において, x および y 方向を担当す る for 文の反復回数はそれぞれ b + 2h(k - 1 - i) および Y-2である(19,21行目). つまり, *i* ステップ目の時 間発展では, b(Y-2) + 2h(k-1-i)(Y-2) 個の格子点 を更新する.ここで, b(Y-2)回の更新処理は,原理的に

buf_a[0] ~ buf_a[num_stream-1] およびbuf_work[0] ~ buf_work[num_stream-1]をホストメモリに確保; $\mathbf{2}$ #pragma acc create (buf_a [0:num_stream][0:(b+2*h* k)*Y]. ...) 3 4 for (n=0; n<N; n+=k) { // チャンク外の時間発展 $\mathbf{5}$ for (c=0; c<d; c++) { // チャンクごとに更新 6 7 ストリームsiを選択; // 0 <= si < num_stream aからbuf_a[si] ヘチャンクをコピー; 9 #pragma acc update device (buf_a [si:1][0:(b +2*h*k)*Y], ...) async (si) 10 for (i=0; i<k; i++) { // チャンク内の時間発展 12 #pragma acc kernels present (buf_a[si:1][0:(b+2*h*k)*Y], ...) async(si) ł offset = h*(i+1);xsize = b+2*h*(k-1-i);#pragma acc loop independent for (x=offset; x<offset+xsize; x++)</pre> #pragma acc loop independent for (y=1; y<Y-1; y++) buf_work[si][x*Y+y] = buf_a[si][(x-1)* Y+y] + buf_a[si][(x+1)*Y+y] + (略); } buf_a[si] = buf_work[si]; 3 #pragma acc update host (buf_a [si:1][0:b+2*h* k], ...) async (si) $buf_a[si]$ $bis_a < free boundary buf_a[si]$ } }

図 4 アウトオブコア・ステンシル計算の OpenACC 実装 Fig. 4 An OpenACC-based implementation of out-of-core stencil computation.

必要な計算である.一方,2h(k-1-i)(Y-2)回の更新 処理は,逐次コードでは現れなかった冗長な計算である. まとめると, チャンクに対する k ステップ時間発展では, $\sum_{i=0}^{k-1} 2h(k-1-i)(Y-2) = hk(k-1)(Y-2)$ 回の冗長 な更新処理が実行される.また, $k \ge 1$ において,この冗 長な計算の回数は,単調に増加する.

次に,データ転送コストについて考える.あるチャンク サイズ b において, ブロッキング段数 k を大きくすると, より長期間に渡ってチャンクをデバイスメモリに留めるこ とができ,プログラム全体のデータ転送量を削減できる. まとめると, k の増加に伴い, データ転送コストは小さく なるが,計算コストは大きくなってしまう.

例として,5点ステンシルに対するテンポラルブロッキ ングを考える.kを1から3に増加させると,チャンクが IPSJ SIG Technical Report



図 5 トランスレータの概要

Fig. 5 An overview of the proposed translator.

デバイスメモリに存在する時間が1ステップから3ステッ プに延び,時間局所性が増す.ただし,kの増加に伴い, 冗長な計算が増加してしまう.

つまり, ブロッキング段数 k およびチャンクサイズ b は 実効性能を決定する重要なパラメタである.そこで,実行 時にこれらを環境変数により指示し,パラメタスイープに より性能を最大化する.

5. トランスレータの実装

トランスレータは,2つのモジュールからなる(図 5). 1 つ目のモジュールは,ソースコードと抽象構文木(AST: Abstract Syntax Tree)を相互に変換する構文解析器およ びコード生成器である.2つ目のモジュールは,テンポラ ルプロッキング,データ分割およびパイプライン処理を AST の変換によって実現する.

5.1 AST の変換

AST は,対象コードの構成要素を木構造で表現する.ま ず,トランスレータは,AST 全体を探索し,ディレクティ ブの挿入行に基づいて,ステンシル計算を構成する for 文 のノード(図2における4,6,8,12,14行目)を抽出す る.同時に,ディレクティブに記述された各節を構文解析 し,ステンシルの参照幅,配列名および配列サイズなど ディレクティブの情報を取得する.

次に, init 構文に対応するノードに対し,ホストメモリ およびデバイスメモリ上にバッファ領域を確保する部分木 を追加する(図4における1,2行目).ここで,バッファ の大きさをブロッキング段数kおよびチャンクサイズbか ら算出するために,これら2つの実行パラメタを環境変数 から取得する部分木を,兄弟として追加する.

続いて,pipeline構文に関するノードを変換する.全格 子点に対する1ステップの更新を担当する部分木(図2に おける5~9行目)を,1つのチャンクに対する更新に変換 する(図4における13~23行目).この変換は,インデッ クス計算の書き換えによって実現できる.さらに,変換し た部分木の親に,チャンク内の時間発展を担当するfor文 を追加する(図4における11行目).まとめると,ここま

表 2 実験環境

Table 2Experimental environment.

項目	仕様
CPU	Intel Xeon E5-2680v2
主記憶容量	512 GB
GPU	NVIDIA Tesla K40c
ビデオメモリ容量	12 GB
OS	Ubuntu 15.3
コンパイラ	PGI C Compiler 15.5 [12]
コンパイルオプション	-03

での変換によって,チャンク内の時間発展に関する部分木 を生成する.

さらに,ホスト・デバイス間のデータ転送および主記憶 内のデータコピーを担当する部分木を,兄弟として追加す る(図4における8,9,28,29行目).その後,チャンク の選択およびチャンク外の時間発展を担当するfor ノード を,親に追加する(図4における4,5行目).

最後に,データ転送やカーネル実行を指示する OpenACC ディレクティブを適切なノードに挿入する(図4における 9,13,18,20,28 行目).

6. 評価実験

ディレクティブとそのトランスレータを評価するために, 表1に示す3つのステンシル計算コードをトランスレー タにより自動変換し,実効性能およびディレクティブの挿 入行数を評価した.ヤコビ法は,連立一次方程式を反復法 で解く.姫野ベンチマーク(姫野BMT)[10]は,非圧縮 流体解析において頻出するポアソン方程式を解く.CIP法 [11]は,双曲型偏微分方程式を差分法により解く.

以降では,演算強度Gを,G = f/(l+s)と定義する. ここで,lは1つの格子点における読み込みバイト数,sは書き込みバイト数,fは浮動小数点演算回数である.表2 に,実験環境を示す.

6.1 実効性能

各ステンシル計算コードに対してディレクティブを挿入 し,その後トランスレータにより OpenACC コードへ自動 変換した.変換で得られた出力コードの実効性能を図 6 に 示す.

ヤコビ法では、チャンクサイズb = 8000、ブロッキング 段数k = 32のとき、実効性能は最大になり、28.5 GFLOPS であった.テンポラルブロッキングにおけるトレードオフ の関係から、単純にkを大きくしても、性能は向上しない ことが分かる.また、チャンクサイズbは、ブロッキング 段数kと比較すると、実効性能に与える影響が小さい.

k = 32では,カーネル実行時間とデータ転送時間が一致 し,パイプライン処理におけるデータハザードが発生しな いため,最も効率よく実行できる.一方,k < 32ではチャ

Table 1 Experimental test codes.									
テストコード	次元	配列サイズ	配列数	総データ量 (GB)	総ステップ N	Float 演算 f (FLOP)	読み込み <i>l</i> (B)	書き込み <i>s</i> (B)	演算強度 G(FLOP/B)
ヤコビ法	2	48000×48000	2	18.4	2048	4	16	4	0.20
姫野 BMT	3	$512\times512\times1024$	14	15.0	256	34	128	4	0.26
CIP 法	2	22000×22000	8	15.5	256	91	120	12	0.69

表 1 実験に用いたテストコード

 Table 1
 Experimental test codes.

ンクの生存期間が短く,カーネル実行時間と比較してデー タ転送時間が長くなり,結果としてデータ転送が性能を律 速する.k > 32 では,チャンクの生存期間が延びデータ転 送時間を削減できるが,冗長な計算に起因してカーネル実 行時間が長くなる.

姫野 BMT では, $1 \le k \le 16$ において,実効性能がkとともに単調に増加した.したがって,チャンクサイズ b = 102, ブロッキング段数 k = 16 のとき,実効性能が最 大になり,37.5 GFLOPS であった.一方,k > 16 とする と,デバイスメモリが枯渇して実行に失敗した.ここで, トレードオフの関係をふまえると,最適なブロッキング段 数はk > 16 の範囲に存在する.すなわち,この評価実験 では,ブロッキング段数 kを選択できなかった.

このようにデバイスメモリ容量の不足が原因で,最適な ブロッキング段数 kを選択できない場合がある.1次元ブ ロック分割を採用している現在の実装では,1つのチャン クに対して大きさ $(b + 2hk) \times Y \times Z$ のデータをデバイス メモリに格納する.ここで,デバイスメモリ容量の制約か ら,Y あるいはZが増大すると,選択できるkの上限が 小さくなる.つまり,Y あるいはZが増大する状況におい て,大きなkを選択するためには,他のデータ分割手法を 検討する必要がある.

CIP 法では, チャンクサイズb = 2750, ブロッキング段 数k = 16のとき,実効性能は最大になり,73.4 GFLOPS であった.8 $\leq k \leq 256$ において,いずれも実効性能は70 GFLOPS 前後であった.CIP 法は,他のテストコードと 比べて演算強度 Gが高いため,テンポラルブロッキングを 適用せずとも,データ転送時間に対するカーネル実行時間 の比率が高い.したがって,ブロッキング段数kとともに 比率を高めることの効果が小さく,小さなkで向上の度合 いが頭打ちとなった.k > 16では,冗長な計算に起因して カーネル実行時間が長くなり,実効性能が低下した.

表3に, すべてのデータをデバイスメモリに格納できる インコア版OpenACC 実装との実効性能の比較を示す.い ずれのテストコードにおいても,実効性能の低下は20%程 度に留まった.この性能低下は,メモリ帯域幅律速な計算 において,大規模データを扱えるディレクティブとしては, 許容範囲である.



図 6 実行パラメタを変えたときの実効性能



表 3 実効性能の比較(GFLOPS)

Table 3 Comparison of effective performance in GFLOPS.

テストコード	インコア実装	アウトオブコア実装
ヤコビ法	32.2	28.5
姫野 BMT	47.5	37.5
CIP 法	83.9	73.4

表 4 テスト	・コードの長さの比較・	(行)
---------	-------------	-----

 Table 4
 Comparison of test code lengths in lines.

テストコード	С	OpenACC	入力コード	出力コード
ヤコビ法	98	104	104	271
姫野 BMT	220	235	236	541
CIP 法	149	164	160	402

6.2 ディレクティブの挿入行数

表4に,逐次コード,OpenACCコード,トランスレー タの入力コードおよび出力コードのコード行数を示す.こ こで,逐次コード,OpenACCコードおよびトランスレー タの入力コードは,それぞれ手動で実装した.これら4種 類のコードは,ステンシル計算コードに加えて,ヘッダ ファイルの読込および配列データの初期化などを含み,単 独で実行できるものとする.いずれのテストコードにお いても,OpenACCコードと入力コードの行数の差が小さ い.したがって,提案するディレクティブの挿入行数は, OpenACCにおけるそれと同程度である.

7. まとめ

本論文では,アウトオブコア・ステンシル計算に対して, テンポラルブロッキングを自動で適用するディレクティブ およびそのトランスレータの実装を示した.開発したトラ ンスレータは,ユーザが挿入したディレクティブに基づき, データ分割,テンポラルブロッキングおよびパイプライン 処理を実現するよう入力コードを変換し,OpenACC コー ドを出力する.

ヤコビ法,姫野 BMT および CIP 法による評価実験で は,実効性能はそれぞれ 28.5,37.5 および 73.4 GFLOPS であった.いずれの場合でも,インコア実装と比較して 20%程度の実効性能の低下に留まっている.

今後の課題としては,実行パラメタ k および b の自動推 定が挙げられる.

謝辞 本研究の一部は,科研費 15K12008,15H01687, 16H02801 および JST CREST「進化的アプローチによる 超並列複合システム向け開発環境の創出」の補助による.

参考文献

 NVIDIA Corporation: CUDA C Programming Guide Version 7.5 (2015). http://docs.nvidia.com/cuda/ pdf/CUDA_C_Programming_Guide.pdf.

- [2] Kato, T., Ino, F. and Hagihara, K.: PACC: An Extension of OpenACC for Pipelined Processing of Large Data on a GPU, Poster 27th Int'l Conf. High Performance Computing, Networking, Storage and Analysis (SC'14) (2014).
- [3] Maruyama, N., Nomura, T., Sato, K. and Matsuoka, S.: Physis: An Implicitly Parallel Programming Model for Stencil Computations on Large-Scale GPU-Accelerated Supercomputers, Proc. Int'l Conf. High Performance Computing, Networking, Storage and Analysis (SC'11) (2011). 12 pages.
- [4] 河村知輝,丸山直也,松岡 聡:自動テンポラルブロッ キングによる大規模ステンシル計算の実現,情処研報, 2014-HPC-143, p. 6 pages (2014).
- [5] Endo, T. and Jin, G.: Software Technologies Coping with Memory Hierarchy of GPGPU Clusters for Stencil Computations, Proc. 16th IEEE Int. Conf. Cluster Computing (CLUSTER'14), pp. 132–139 (2014).
- [6] Endo, T., Takasaki, Y. and Matsuoka, S.: Realizing Extremely Large-Scale Stencil Applications on GPU Supercomputers, *IEEE Trans. Parallel and Distributed Systems*, pp. 625–632 (2015).
- [7] Nakao, M., Murai, H., Shimosaka, T., Tabuchi, A., Hanawa, T., Kodama, Y., Boku, T. and Sato, M.: XcalableACC: Extension of XcalableMP PGAS Language using OpenACC for Accelerator Clusters, *Proc. 1st Workshop Accelerator Programming using Directives (WAC-CPD'14)*, pp. 27–36 (2014).
- [8] xcalablemp.org: XcalableMP. http://www. xcalablemp.org/.
- [9] Midorikawa, H. and Tan, H.: Locality-Aware Stencil Computations Using Flash SSDs as Main Memory Extension, Proc. 15th IEEE/ACM Int'l Symp. Cluster, Cloud and Grid Computing (CCGRID'15), pp. 1163– 1168 (2015).
- [10] Himeno, R.: Himeno benchmark (2015). http://accc. riken.jp/en/supercom/himenobmt/.
- [11] 矢部 孝,尾形陽一,滝沢研二: CIP 法と Java による CG シミュレーション,森北出版 (2007).
- [12] NVIDIA Corporation: PGI Compiler (2015). http: //www.pgroup.com/.