

# 3P-3 スーパースカラ・プロセッサの設計と カスタム LSIへの実装及び評価

川口 英一郎, 阿部 公輝

電気通信大学 情報工学科

{kawagu-e,abe}@cacao.cs.uec.ac.jp

## 1 はじめに

Johnson は、スーパースカラ・プロセッサ(以下 SSP)の種々の設計選択肢をあげ、その性能評価を詳細に示している[1]。ここでは、その設計選択肢について具体的な回路量の評価を行い、さらに[2]などで問題となっている命令発行遅延時間を定量的に求める。評価には VDEC より提供されるローム社 0.35um ルールスタンダードセル方式(4.9mm 角チップ)を用い、実装は 16bit 版 SSP で行う。

## 2 プロセッサ基本仕様

設計の対象とする仕様を定めるにあたり、命令セットは、機構の実現の一般性を損なわない限り最小限のものとする。図 1 に一般的な SSP の概略図の一例を示す。




図 1: スーパースカラ・プロセッサの概略図の一例  
設計した SSP は以下の特徴をもつ。

- 16bit-RISC プロセッサ
- IF/ID/EX/MEM/WB の 5-Stage Pipeline
- 最大 4 命令 / クロックの命令フェッチ / デコード

- 2 個の ALU, 1 個のシフタ, 1 個の分岐ユニット、および、1 個のロード / ストアユニットを備える
- 整数加減算・論理演算・シフト・分岐・ロード / ストアのみとし、乗除算や浮動小数点演算はなし
- レジスタ名前替え
- ロード・バイパス
- 最大 2 個 / クロックの実行結果をライトバック

## 3 設計選択肢

具体的な設計において以下の選択肢がある。

### 3.1 連想検索つき Reorder Buffer と Future File

各レジスタに対する最新の完了あるいは保留中の代入操作を得るためにリオーダ・バッファ(以下 RB)を連想検索する方式と、そのステートを保持した Future File を設ける方式がある。前者は、RB エントリ中から該当エントリを検索するため多くの比較器を使用する。後者は、リオーダ・バッファから連想検索機能を除き、かわりにレジスタファイルと類似した FutureFile を用いる。

### 3.2 Out-Of-Order 発行と In-Order 発行

リザベーション・ステーション(以下 RS)はすべてのエントリ中から発行できるエントリを探し、実行ユニットにおくる Out-Of-Order 発行方式と FIFO のボトムにあるエントリからのみ発行する In-Order 発行方式がある。Out-Of-Order 発行の方が性能が期待できるが、[1] では、その性能差は 2% とされている。

### 3.3 集中ウィンドウとリザベーション・ステーション

実行ステージの前に設けられるバッファには、実行ユニット毎にウィンドウ設ける RS とまとめてウィンドウを設ける集中ウィンドウ(以下 CW)という方式がある。後者 CW を用いる場合の利点は同性能を保とうとする場合 ウィンドウエントリ数が少なくてすむ。ただし、発行ロジックが複雑になり、回路の調停も難しくなる。

## 4 回路量の評価

3 章での設計選択肢の相違による回路量評価を行う。通常、論理合成時には速度と面積のトレードオフがあるが、ここでは、すべて同一条件での合成結果を示す。

#### 4.1 連想検索つき RB と Future File

3.1 節で示した両者の回路量を比較する。それぞれの数値は比較対象を含めた ID-Stage 全体で評価した。

表 1: 16bit 版連想検索つき RB と FutureFile の比較

種類	回路量 ( $\mu m^2$ )	遅延時間 (ns)
連想検索つき RB	2020562	16.20
RB + FutureFile	1467322	13.60

表 2: 32bit 版連想検索つき RB と FutureFile の比較

種類	回路量 ( $\mu m^2$ )	遅延時間 (ns)
連想検索つき RB	4916249	18.97
RB + FutureFile	7742340	13.06

16bit 版 FutureFile を採用した場合、連想検索 RB を用いる場合の約 70% ほどの回路量で同性能を実現できる(表 1)。特に、今回は RB16 エントリに対して、レジスタファイルは 8 エントリしかないため、回路量に関して良い結果が得られている。

32bit 版においては、FutureFile エントリ数が 32 個あるため、回路量が増大する(表 2)。

#### 4.2 Out-Of-Order 発行と In-Order 発行

3.2 節における性能差 2% の両者の回路量を評価する。RS のエントリ数は ALU1 用 4 個, ALU2 用 4 個, Shifter 用 2 個, Branch 用 4 個, Load/Store 用 8 個である。ただし、Load/Store は In-Order 発行のため評価対象外とする。

表 3: 16bit 版 RS に置ける回路量の比較

種類	回路量 ( $\mu m^2$ )	遅延時間 (ns)
In-Order ALU	289763	6.22
Out-Of-Order ALU	360425	7.48
In-Order SHF	127940	3.62
Out-Of-Order SHF	147344	4.28
In-Order BRN	632112	6.29
Out-Of-Order BRN	775160	8.27

表 4: 32bit 版 RS に置ける回路量の比較

種類	回路量 ( $\mu m^2$ )	遅延時間 (ns)
In-Order ALU	527063	6.52
Out-Of-Order ALU	679995	8.58
In-Order SHF	201672	4.00
Out-Of-Order SHF	263832	4.65
In-Order BRN	1197745	6.87
Out-Of-Order BRN	1521934	8.27

表 3,4 のように In-Order 発行は、Out-Of-Order 発行に比べて、20% ほど回路が小さくなる。

#### 4.3 集中ウィンドウとリザベーション・ステーション

3.3 節における両者の回路量を評価する。RS のエントリ数は 4.2 節と同数とする。CW は 8 エントリと 16 エントリの 2 種類を設計し、表 5,6 は、比較対象を含めた EX-Stage 全体で評価した。

表 5: 16bit 版集中ウィンドウと RS の比較

種類	回路量 ( $\mu m^2$ )	遅延時間 (ns)
In-Order RS	2777443	13.32
Out-Of-Order RS	3051568	14.00
Central Window8	1967402	20.11
Central Window16	3582171	26.34

表 6: 32bit 版集中ウィンドウと RS の比較

種類	回路量 ( $\mu m^2$ )	遅延時間 (ns)
InorderRS	4926430	20.19
OutOfOrderRS	5626859	22.04
Central Window8	3454386	27.21
Central Window16	5896295	30.24

[1] では、CW は 8 エントリから性能ができることが示されており、RS に対して小さい回路量になっている。16 エントリでは遅延時間がかなり大きくなる。

## 5 実装結果

図 2 は、FutureFile を採用し、RS は In-Order 発行とした 16bit-SSP のレイアウト図である。




図 2: SSP の LSI 実装図

## 6 おわりに

SSP での設計選択肢についてある条件において回路量を具体的に示した。また、命令ウィンドウにおける発行遅延時間を定量的に求めた。今後の課題として、これらの削減の考慮があげられる。本結果は、[3] のような学生実験で実際に設計、試作しようとするときの指針となる。試作チップは現在検証中である<sup>1</sup>。

## 参考文献

- M.Johnson, "Superscalar Microprocessor Design", Prentice-Hall, Inc., 1991. (村上和彰 監訳、「スーパースカラ・プロセッサ」, 日経 BP 出版センター, 1994.)
- 佐藤 寿倫, 中村 佑介, 有田 五次郎, 「大規模スーパースカラ・プロセッサ向け命令発行機構」信学技報, ICD2000-144, pp.107-112, 2000.
- V.Lee et al., "Superscalar and Superpipelined Microprocessor Design and Simulation: A Senior Project", IEEE Trans. Educ. vol.40, No.1, pp.89-97, Feb.1997.

<sup>1</sup> 本チップ試作は東京大学大規模集積システム設計教育研究センターを通じ ローム(株)および凸版印刷(株)の協力で行われたものである。