

6N-8 FPGA を用いた AES 暗号 (Rijndael) のハードウェア化

清家 秀律 黒川 恭一

防衛大学校情報工学科

1 はじめに

データ暗号化標準 (DES) の安全性低下に伴い、アメリカ国立標準技術研究所 (NIST) は、次世代暗号標準 (AES) の標準化を行い、ベルギーの Joan Daemen 氏と Vincent Rijmen 氏により開発された Rijndael が AES に決定した。

そこで、本研究では、Rijndael の block size と key size が可変であるという特徴を活用するために、Reconfigurable Hardware である FPGA を用いて、Rijndael のハードウェア化について考察をする。

2 Rijndael の概要

Rijndael は、入力される block size と key size が 4×4 (128bit)、 4×6 (192bit)、 4×8 (256bit) の byte (8bit) 単位の行列として表現される。ラウンド関数と呼ばれる繰り返し処理も byte 単位で行われる。このラウンド関数内部では、AddRoundKey, ByteSub, ShiftRow, MixColumn の 4 つの変換があり、これらを組み合わせて暗号化及び復号を行う。図 1 及び図 2 に暗号化及び復号のフローを示す。

2.1 ラウンド数

ラウンド数(r)は、入力された block size と key size により決定される。表 1 にその回数を示す。

2.2 ByteSub(S-box)変換

ByteSub 変換は、最初に $GF(2^8)$ の inverse による乗算をした後、byte 単位で、

$$b(x) = (x^7 + x^6 + x^2 + x) + a(x)(x^7 + x^6 + x^5 + x^4 + 1) \pmod{x^8 + 1}$$

の式による affine 変換を行う。

2.3 ShiftRow 変換

shift offset は、入力される block size により決定され、shift は、その行列の行単位に行われる。ただし、1 行目の shift offset は 0、shift は循環 shift left である。暗号化及び復号における shift offset を表 2 に示す。




図 1 暗号化フロー




図 2 復号フロー

2.4 MixColumn 変換

変換内の Column の値は $GF(2^8)$ における多項式とみなし、固定した多項式 $c(x)$ (1byte) と入力された多項式 $a(x)$ (1byte) との積を x^4+1 で mod をとった乗算である。この式は、matrix の乗算として書くことができ、暗号化時に利用する固定した多項式

$$c(x) = '03'x^3 + '01'x^2 + '01'x + '02'$$

$$\begin{bmatrix} c_0 \\ c_1 \\ c_2 \\ c_3 \end{bmatrix} = \begin{bmatrix} 02 & 03 & 01 & 01 \\ 01 & 02 & 03 & 01 \\ 01 & 01 & 02 & 03 \\ 03 & 01 & 01 & 02 \end{bmatrix} \begin{bmatrix} a_0 \\ a_1 \\ a_2 \\ a_3 \end{bmatrix}$$

となり、復号時に使用する固定した多項式

$$d(x) = '0B'x^3 + '0D'x^2 + '09'x + '0E'$$

$$\begin{bmatrix} c_0 \\ c_1 \\ c_2 \\ c_3 \end{bmatrix} = \begin{bmatrix} 0E & 0B & 0D & 09 \\ 09 & 0E & 0B & 0D \\ 0D & 09 & 0E & 0B \\ 0B & 0D & 09 & 0E \end{bmatrix} \begin{bmatrix} a_0 \\ a_1 \\ a_2 \\ a_3 \end{bmatrix}$$

となる。

2.5 RoundKeyAddition 変換

RoundKeyAddition 変換は、RoundKey と DataBlock との単純な EXOR である。そして、RoundKey の長さは、Block 長に等しい。また、逆変換は、それ自身が inverse である。

3 Reconfigurable Hardware(FPGA)

今回 Hardware 化で使用したものは、Xilinx 社の FPGA(Field Programable Gate Array) XCV1000 である。これは、CLB Slice12288、block RAM4096 \times 32 の回路規模を持ち、外部 ROM を接続して回路を Download しておけば、SelectMAP により、FPGA 内部の回路をその時の状態に応じて書き換える。

表 1 round 数

Key size \ Block size	128	192	256
128	10	12	14
192	12	12	14
256	14	14	14

表 2 暗号化/復号の shift offset

Block size \ 行	128	192	256
1 行目	0/0	0/0	0/0
2 行目	1/3	1/5	1/7
3 行目	2/2	2/4	3/5
4 行目	3/1	3/3	4/4

4 現段階での構成

本研究では, Rijndael のアルゴリズム及び Hardware における動作を確認するため, 以下に示す構成での試作を行った。

- (1) Block size : 128bit 限定
- (2) Key size : 128bit 限定
- (3) Round 数 : 10round 限定

Block size 及び Key size によって決定

- (4) Key scheduling 部なし

外部において拡大鍵を生成して, 内部レジスタに格納して実行

- (5) ByteSub 変換

FPGA の特徴の 1 つである BlockRAM を利用して, 入力された 8bit data に対応する値を初期値として RAM 内部に入れた。この際, 入力された data を RAM の address の指定に使用し, その内部の data が変換後の値となる。

- (6) MixColumn 変換

ByteSub 変換と同様の方法を用いて BlockRAM を構成した。また, 内部における多項式の乗算は GF(2⁸)における計算であるため, まず最初, 入力された多項式の係数である 2 進数を指数値に変換する。次に, 指数部分の加算を行い, 出た値に対応する多項式の係数の 2 進数に変換する。最後に, 同じ指数部分同士の EXOR をとる。

- (7) RoundKeyAddition 変換

Byte 単位で data block と Roundkey の EXOR をとる。

- (8) コントロール部

図 1, 図 2 で示した通り, 暗号化及び復号は, 変換自体は逆変換になるが, ブロック図全体の流れは同じであるため, コントロール部は, 暗号化, 復号とも同様の物を使用した。コントロール部のブロック図を図 3 に示す。




図 3 コントロール部のブロック図

5 Implement の結果

今回, 暗号化及び復号を別々のチップに Implement をした。その結果について, 表 3 に示す。また, チップ内部の配置配線を図 4, 図 5 にそれぞれ示す。

表 3 暗号化, 復号における Implement 結果

	暗号化	復号
CLB Slice	1196	1388
Block RAM	32	32
クロック (Mhz)	18.223	17.686




図 4 暗号化回路のフロアプラン




図 5 復号回路のフロアプラン

9 今後の課題

今回は, Rijndael のアルゴリズム及び動作を確認するための試作であった。今後は, Block size 及び Key size の 192bit, 256bit への対応, 暗号化, 復号回路の同一チップへの配置, そして, Key Scheduling 部を内蔵していく。

参考文献

[1]Joan Daemen, Vincent Rijmen :

“AES Proposal : Rijndael”, (1999.9.3)

<http://www.esat.kuleuven.ac.be/~rijmen/rijndael/>