コンシューマ・システム論文

# ニアデータ処理向けFPGAアクセラレータ

岡田 光弘<sup>1,a</sup>) 野村 鎮平<sup>1</sup> 鈴木 彬史<sup>1</sup> 藤本 和久<sup>1</sup>

#### 受付日 2015年10月1日, 採録日 2016年2月23日

概要:近年,SSDの普及にともない HDD に比べて記憶デバイスからの読み出しスループットが2桁以上 向上した.一方で,CPUのコア数・周波数向上によるパフォーマンス向上が鈍化してきており,アプリ ケーションの一部処理を FPGA にオフロードすることで,高性能化したいという要望が高まってきてい る.本研究では,購入可能な SSD と FPGA ボードを用いて,高性能なニアデータ処理向け FPGA アク セラレータを実現することを目的とし,FPGA が SSD からリードしたデータを処理する方式を提案する. さらに,本方式を評価する評価システムを構築し,SSD のリード性能と同等の高性能な FPGA アクセラ レータが実現できることを確認した.

キーワード:ニアデータ処理, FPGA, SSD, NVMe 通信

# FPGA Accelerator for Near-data Processing

Mitsuhiro Okada<sup>1,a)</sup> Shimpei Nomura<sup>1</sup> Akifumi Suzuki<sup>1</sup> Kazuhisa Fujimoto<sup>1</sup>

Received: October 1, 2015, Accepted: February 23, 2016

**Abstract:** SSD's read throughput has been improved over two orders of magnitude compared with HDD's. On the other hand, the pace of CPU performance growth has slowed down. Therefore, an FPGA accelerator has been attracting attention to offload a part of processing in CPUs. In this paper, we propose a new method in which an FPGA can read data directly from an SSD using a standard SSD and FPGA board. We have developed a testbed equipped with the proposed method and confirmed its effectiveness.

Keywords: near-data processing, FPGA, SSD, NVMe communication

# 1. はじめに

近年,SSD (Solid State Drive)の普及にともない HDD (Hard Disk Drive)に比べて記憶デバイスからの読み出し スループットが2桁以上向上した.一方で,CPUのコア 数・周波数向上によるパフォーマンス向上が鈍化してきて おり,アプリケーションの一部処理をFPGAにオフロー ドすることで,高性能化したいという要望が高まってきて いる[1].

このような背景から,大量の蓄積データを読み出して解 析するビックデータ解析の分野では,記憶素子の近くで処

株式会社日立製作所研究開発グループ情報通信イノベーションセンタ
 Center for Technology Innovation–Information and Telecommunications, Research & Development Group, Hitachi, Ltd., Yokohama, Kanagawa 244–0817, Japan

a) mitsuhiro.okada.uf@hitachi.com

理するニアデータ処理に関する研究がさかんに行われている [2], [3].

本研究では、コンシューマ製品(購入可能な SSD と FPGA ボード)を用いて、高性能なニアデータ処理向け FPGA アクセラレータを実現することを目的とし、FPGA が SSD からリードしたデータを処理する方式を提案する. また、本 FPGA アクセラレータを画像マイニングシステ ムへ適用することを想定し、マイニング処理の前処理に用 いられるガウシアンフィルタを FPGA にオフロードして、 FPGA アクセラレータの性能評価を行う.

# 本研究の狙い

本章では、本研究の狙いについて述べる. 図1は、FPGA アクセラレータのデータフローについて、3つの方式を示 している.以下、画像処理を FPGA にオフロードする前



図 1 FPGA アクセラレータのデータフロー Fig. 1 Data flows of an FPGA accelerator.

提で説明する.

(i)従来処理方式は、文献[4],[5]で提案されている一 般的な FPGA アクセラレータのデータフローである. こ れらの FPGA アクセラレータは、ホストメモリに格納さ れているデータの処理を対象としている. そのため、ホス ト CPUは、SSD に対してリード指示を発行し、リードし たデータをホストメモリにいったん格納してから、FPGA に対して画像処理指示を発行する必要がある. この方式で は、ホスト CPU はリード指示と画像処理指示の最低 2 回 の指示が必要となる. さらに、SSD からリードしたデータ がホストメモリを経由するため、ホストメモリの帯域を大 幅に使用してしまうという欠点がある.

それに対する改善策として,文献 [2],[3] では SSD 内部 にオフロード処理用の FPGA を内蔵する方法を提案してい る((ii) SSD 内部処理方式).この方式では,ホスト CPU が SSD に画像処理指示を発行すると,SSD 内部の FPGA で画像処理を行い,ホストメモリに画像処理結果のデータ を返すことができる.そのため,ホストメモリの帯域を余 分に使用しないという利点がある.しかしながら,購入可 能な SSD にはこのような機能がないため,専用の SSD を 自製する必要がある.

そこで、本研究では FPGA が SSD からリードしたデー タを処理する方式を提案する ((iii) 提案方式). この方式 では、ホスト CPU が FPGA に画像処理指示を発行した 後、FPGA が SSD に対してリード指示を出す. そのため、



図 2 評価システムの構成 Fig. 2 Evaluation system.

ホスト CPU は、FPGA の処理が完了するまで、何も処理 をする必要がなく、ホスト CPU の指示回数は (ii) SSD 内 部処理方式と同等となる.また、ホストメモリにデータを 転送する途中に FPGA で処理するため、SSD 内部で処理 するよりレイテンシは増えるが、FPGA 内の処理がボトル ネックにならないように設計することで、SSD 内部で処 理する場合と同等のスループットが期待できる.さらに、 SSD と FPGA ボードは完全に独立しているので、専用の SSD である必要がなく、コンシューマ製品の組合せで実現 可能な構成である.

# 評価システムの構成

図 2 に本研究で試作する評価システムの構成を示す. ホスト CPU とホストメモリが接続された CPU バスに PCI Express (PCIe)<sup>\*1</sup>スイッチを接続し,その先に SSD と FPGA ボードを接続する構成を考案した. PCIe スイッ チを使用した理由は,SSD からリードしたデータを PCIe スイッチ内でルーティングして FPGA に入力できるため, CPU バスへの負荷も図 1(ii) SSD 内部処理方式と同等に できると考えたからである.

SSD については,様々ある通信プロトコル[6]の中で最も 高性能である Non-Volatile Memory Express (NVMe) プ ロトコル[7]に対応した PCIe 接続の SSD を使用する.以 降,単に SSD と記載したものは NVMe プロトコル対応の PCIe 接続の SSD を表す.

FPGA ボードについては, PCIe 接続の FPGA 評価ボードを使用し, 通信プロトコルは SSD と同一の NVMe プロトコルに統一した.

次章で NVMe プロトコルについて説明する.

# 4. NVMe プロトコルの概要

NVMe プロトコルは、2011年に Version1.0 としてリリー

\*1 PCI Express (PCIe) は、PCI-SIG の登録商標です.



図 3 NVMe 通信のインタフェース Fig. 3 NVMe communication interface.





図 4 リードコマンドの処理フロー



スされた低処理負荷の通信プロトコルの規格である.

図 3 に NVMe 通信のインタフェースを示す. NVMe プロトコルでは, CPU がアクセスするホストメモリ上にコマンド用のキュー (I/O Submission Queue (SQ)) とコン プリション用のキュー (I/O Completion Queue (CQ)) を 設ける. さらに, SSD の内部に, SQ の Tail 値を通知する レジスタ (Submission Queue Tail Doorbell (SQTDBL)) と CQ の Head 値を通知するレジスタ (Completion Queue Head Doorbell (CQHDBL)) を設ける.

このインタフェースは、NVMeドライバの起動時にSSD と通信して自動で生成される.また、このインタフェース は、複数生成することが可能で、通常はCPUコアごとに 生成する.これにより、CPUコア間のロックを排除する ことができるので、低負荷での通信が可能となっている.

次に、NVMe プロトコルの具体的な通信例をリードコマ ンドの処理フローを用いて説明する(図 4).まず、ホス ト CPU で動作する NVMe ドライバは、ホストメモリ上の SQ に NVMe コマンドを作成する(①).次に、SQTDBL を用いて SSD に SQ の Tail 値を通知する (②). SSD は, SQTDBL の Tail 値の更新を検知し, NVMe コマンドを取 得する (③). NVMe コマンドの中には, リードコマンド を示すオペコード, リードしたいデータの格納位置を示す 転送元アドレスとそのサイズ, リードデータの転送先アド レス等が入っている.

次に、SSD はフラッシュメモリからデータを読み出して、 ホストメモリにリードデータ転送する(④).リードデー タの転送が完了した後、SSD はホストメモリの CQ にコマ ンド完了を知らせるコンプリションを転送し(⑤)、ホス ト CPU に割込みを発行する(⑥).割込みを受けた CPU は、コンプリションを確認して、コマンド終了を認知する (⑦).最後にホスト CPU は、CQHDBL を用いて SSD に CQ の Head 値を通知する(⑧).

以上が NVMe プロトコルの一連の動作となる.

# 5. 関連研究

#### 5.1 PCIe ファブリックを用いたデバイス間通信の研究

PCIe ファブリックを使った演算デバイス間の通信につ いてはいくつかの手法が研究されている.たとえば、文 献 [8], [9] では FPGA に通信インタフェースを実装して, GPU と FPGA 間の通信を行っている.また,文献 [10] の GPU 向けの開発環境(CUDA)では,GPU と GPU のダ イレクト通信を可能にする専用の API を提供している.

しかしながら,これらの文献では,演算デバイス間で通 信しており,演算デバイスと記憶デバイス間の通信にその まま利用することはできない.

#### 5.2 FPGA と汎用記憶デバイスの連携処理に関する研究

FPGA と汎用記憶デバイスが連携して処理する技術として、文献 [11] がある. 文献 [11] では、FPGA と汎用 HDD を一体にした処理装置を開発し、FPGA が HDD から直接 データを読み出して FPGA 内でデータベース処理の一部 処理を実行する技術が提案されている.

しかしながら、この文献では FPGA と汎用 HDD を一体 にした専用の処理装置を開発しており、コンシューマ製品 を組み合わせるというコンセプトではない.また、この技 術は HDD を対象としており、インタフェースが異なる高 性能な SSD にそのまま利用することはできない.

#### 5.3 高速画像処理回路の研究

画像処理回路の研究としては,連続で入力される画像を 対象として,リアルタイムで処理する手法が研究されてい る.文献 [12] では,ノイズ除去回路を 96.5 MHz で実装し ており,4 Mpixel/second の処理速度を実現している.

しかしながら,この論文では,連続で入力される画像 を96.5 MHzの動作周波数で,1画素ずつ処理しているた め,GB/sオーダのスループットで画像処理することはで きない.

## 6. 解決すべき課題

本研究で解決すべき課題は、3つある.

1つ目の課題は、FPGA と SSD の通信技術の確立であ る.ホスト CPU が FPGA への指示のみで、オフロード 処理を完了するためには、FPGA が SSD にリードコマン ドを発行する必要がある.しかし、NVMe インタフェー ス (SQ/CQ と SQTDBL/CQHDBL)は、NVMe ドライバ のみが管理している情報のため、FPGA は NVMe インタ フェースにアクセスできないという課題がある.

2 つ目の課題は, FPGA の処理フローの確立である. 現 状 FPGA が SSD にリードコマンドを発行して, リードし たデータを処理する研究は行われていないため, 新たな処 理フローを提案する必要がある.

3 つ目の課題は、FPGA の実装である.図1(ii) SSD 内部処理方式と同等の処理性能を実現するためには、SSD のリード性能と同一の処理能力が求められる.本研究で 使用する SSD の最大リード性能は 2.6 GB/s であるため、 2.6 GB/s 以上の処理性能でフィルタ処理が可能な FPGA を設計する必要がある.

# 7. 提案手法

# 7.1 FPGA と SSD の通信技術

FPGA が SSD にリードコマンドを発行するためには, FPGA がアクセスできる NVMe インタフェースを用意する 必要がある.そこで,図5のように SSD と FPGA に新たに FPGA がアクセスする専用の NVMe インタフェース (SSD に SQTDBL\_S, CQHDBL\_S, FPGA に SQ\_S, CQ\_S) を 作成することを提案する.

この FPGA 専用の NVMe インタフェースの生成は, FPGA ドライバと NVMe ドライバに実装した.



図 5 FPGA 専用 NVMe インタフェース Fig. 5 NVMe interface for an FPGA.

図 6 に FPGA 専用 NVMe インタフェースの作成フロー を示す.初めに、FPGA ドライバは、FPGA 内の SQ\_S のアドレスと CQ\_S のアドレス、それぞれのキューの深 さを NVMe ドライバに通知する (a).NVMe ドライバは、 NVMe の管理コマンドを用いて、SSD に SQTDBL\_S と CQHDBL\_S を作成してアクセス可能な状態にする (b). その後、NVMe ドライバは、SQTDBL\_S と CQHDBL\_S のアドレスを FPGA ドライバに通知する (c).最後に、 FPGA ドライバは、SQTDBL\_S と CQHDBL\_S のアドレ スを FPGA に通知する (d).

以上, FPGA ドライバと NVMe ドライバが連携する処 理を各々のドライバに追加することで, FPGA は SSD に リードコマンドを発行可能になる.

#### 7.2 FPGA の処理フロー

次に,提案する FPGA の処理フローを述べる. 図 7 は, 図 1 (iii) 提案方式の処理フローを具体化したものである. ここで,ホスト CPU と FPGA 間の通信は, FPGA ドライ バ起動時に作成する NVMe インタフェース (SQ.F/CQ.F









と SQTDBL\_F/CQHDBL\_F)を用いて行う.以下,図7の(1)~(4)の各処理について詳述する.

## (1) ホスト通信前処理

ホスト通信前処理は、ホスト CPU からフィルタコマン ドを受け付ける処理である.ホスト CPU は、ホストメモ リ上の SQ.F にフィルタコマンドを作成し、SQTDBL.F を 用いて FPGA に SQ.F の Tail 値を通知する (A). FPGA は、SQTDBL.F の更新を検知して、ホストメモリからフィ ルタコマンドを取得する (B). このフィルタコマンドの中 には、フィルタコマンドを表すオペコード、フィルタ処理 対象のデータが格納されている SSD 内の格納アドレスと サイズ、フィルタ処理結果格納用のホストメモリ内の格納 アドレス等が含まれる.

# SSD リード処理

SSD リード処理は、SSD からフィルタ処理対象のデー タをリードする処理である.FPGA は、FPGA メモリ上 の SQ\_S にリードコマンドを作成し、SQTDBL\_S を用い て SSD に SQ\_S の Tail 値を通知する (C).SQTDBL\_S の 更新を検知した SSD は、リードコマンドを取得する (D). 次に SSD は、フラッシュメモリからリードしたデータを FPGA メモリに転送する (E).その後、SSD は、FPGA の CQ\_S にコンプリションを転送する (F).FPGA は、定期 的にコンプリションの有無を確認しており (G)、コンプ リションを受け取った後、CQHDBL\_S を用いて SSD に CQ\_S の Head 値を通知する (H).

なお、一度にフィルタ処理するピクチャのデータサイズ がSSDの最大リクエストサイズよりも大きい場合は、リー ドコマンドを複数発行することで対応する.この場合は すべてのリードコマンドのコンプリションを確認した後、 SSDリード処理が完了となる.

(3) フィルタ処理

フィルタ処理は, FPGA メモリからデータを読み出して フィルタ処理を行う処理である.フィルタ処理後は,ホス トメモリにフィルタ処理結果を転送する (I).

# (4) ホスト通信後処理

ホスト通信後処理は、フィルタコマンドの完了をホスト CPUに通知する処理である.FPGAは、ホストの CQ\_F にコンプリションを転送し、割込みを発行する (J).割込 みを受けたホスト CPUは、コンプリションの内容を確認 する (K).最後にホスト CPUは、FPGAの CQHDBL\_F を用いて FPGAに Head 値を通知する (L).

# 8. FPGAの実装

#### 8.1 ハード/ソフト処理の切り分け

本試作では、図7の処理フローを実現するFPGAを実装 する必要があるが、FPGAでの処理をすべてハードウエア で実装すると設計工数が大きくなる.そこで、処理に応じ てFPGA内の組み込みプロセッサを使用する方針にした.

表 1	ハード/ソフ	ト処理切り分け

Table 1 Hardware/software selection.

処理内容	ハード/ソフト	
ホスト通信前処理/後処理	ソフトウエア	
SSD リード処理	ソフトウエア	
フィルタ処理回路制御	ソフトウエア	
フィルタ処理回路コア	ハードウエア	
データバス	ハードウエア	



図 8 FPGA の回路構成 Fig. 8 Block diagram of the FPGA.

各処理のハード/ソフト処理の切り分け結果を表1に示 す.SSDからリードしたデータが流れるデータバスとフィ ルタ処理回路コアの部分は、2.6GB/s以上の処理性能が必 要なため、ハードウエアで設計した.一方、処理内容が複 雑かつ、性能要件が厳しくない処理(ホスト通信前処理/ 後処理、SSDリード処理、フィルタ処理回路制御)に関し てはソフトウエアで設計した.

#### 8.2 FPGA の回路構成

図8にFPGAの回路構成を示す. FPGAはStratix\*25 (5SGXEA7K2F40C2N)を使用し,200 MHz の動作周波数 で設計した. FPGA 内部は, PCIe Gen3 ×4, 組み込みプ ロセッサ, DMA (Direct Memory Access), Mux (Multiplexer), Demux (Demultiplexer), 16 B⇔4 B 変換, レジ スタ,フレームメモリ (SRAM) とフィルタ回路の9つの モジュールで構成した. すべてのモジュールを同一バスに 接続してしまうと性能保障が難しくなるため、用途に応じ て2つのバスに分離した.まず,SSDのリードデータが通 るモジュールのバスは、ストリーミング形式の Avalon\*3 ST バスを採用し、2.6 GB/s 以上の処理性能を実現するた めに 16 Byte 幅で設計した.一方,プロセッサがアクセス するモジュールのバスは、ハンドシェイク形式の Avalon MM バスを採用し、プロセッサのアクセス幅に合わせて 4Bvte で設計した. さらに、ホスト CPU と組み込みプロ セッサが通信できるようにするために、16B⇔4B 変換モ

<sup>\*&</sup>lt;sup>2</sup> Stratix は, Altera Corporation の登録商標です.

<sup>\*&</sup>lt;sup>3</sup> Avalon は, Altera Corporation の登録商標です.



Fig. 9 Block diagram of the filter processing.

ジュールを両バス間に挿入した.

なお,表1に記載のソフトウエアで行う3つの処理は, 組み込みプロセッサ,レジスタ,DMAを連動させて動作 させることで実現できるように設計している.

## 8.3 フィルタ回路

フィルタ回路は、5 Tap×5 Tapのガウシアンフィルタを 実装した.フィルタ回路の構成を図9に示す.フィルタ 処理部に5ライン分の画素を同時に入力するために、1 KB (16 Byte×64 word)のラインメモリ5本と、次ラインの先 読み用に1本、計6本のラインメモリを使用した.また、 すべての信号線を16 Byteで設計することで、3.2 GB/s 処 理可能なフィルタ回路を実現した.

制御部は、プロセッサからの指示で処理を開始する.6 本のラインメモリからフィルタ処理部へ入力する5本のラ インを選択してフリップフロップ(FF)に画素を供給す る.また、画像端のパディング処理の制御も行う.

フィルタ処理部は,16 画素を同時にフィルタ処理する ため,400 個(16 画素×25 係数)の掛け算ハードマクロ (DSP BLK)を使用し,1クロックでフィルタ係数の分子 の掛け算を行う.その後,25 係数の足し算を2クロックか けて行い,最後にフィルタ係数の分母の割り算をして結果 を出力する.

# 9. 評価環境および評価条件

#### 9.1 評価環境

図 10 に, 図 2 の評価システム構成を実際に構築した 実機評価環境を示す.ホスト PC に PCIe Gen3 ×16 ケー ブルで PCIe スイッチに接続し, PCIe スイッチに FPGA ボードと SSD を接続した.各機材の仕様を,表2 にまと める.

#### 9.2 評価条件

本研究では、提案する FPGA アクセラレータを用いた 提案方式、比較方式として、ホスト CPU でフィルタ処理 を行ったソフト処理方式、SSD のリードのみを行った SSD



図 10 実機評価環境 Fig. 10 Evaluation environment.

# 表 2 評価環境の仕様

 Table 2
 Specification of the evaluation environment.

機材名	仕様
ホスト CPU	Intel Core i7 3930 <sup>*4</sup> (3.2GHz)
ホストメモリ	DDR3 1333MHz (8GB)
PCIe スイッチ	PCIe スイッチ評価キット
	: PEX 8748-BA RDK
	(ホスト接続 PCIe Gen3 x16)
FPGA ボード	Stratix 5 GX FPGA 開発キット
	: DK-DEV-5SGXEA7N
SSD	DC P3700 (800GB)

表 3 評価条件 Table 3 Evaluation conditions.

項目	評価条件
ホスト CPU	1コアに制限
PCIe スイッチ	提案方式のみ使用
評価画像	1024×512 画素, 輝度のみ,
	非圧縮画像, 1000 枚(512MB)
コンパイラ	g++ (-03 オプション)
フィルタ	ガウシアンフィルタ(5Tap×5Tap)
コマンド多重数	1~5多重

リード処理の3方式を評価する.

表3に評価条件を示す.表3に示すように,ホスト CPU は,すべての方式を同一条件で比較するため,Linuxの設 定で1コアに制限した.PCIe スイッチは,提案方式のみ 使用し,ソフト処理方式および SSD リード処理は使用せず に,SSD をホスト PC のマザーボードに直結した.評価画 像は,1024 × 512 画素の輝度のみの非圧縮画像(512 KB) とした.また,評価枚数は,測定結果のばらつきが十分に \*4 Intel Core i7 は,Intel Corporation の登録商標です. 小さくなる枚数として,1,000枚(512 MB)を使用した. コンパイラは,g++を使用し,-O3オプションを用いてコ ンパイルした.

ソフト処理方式のフィルタ処理は、OpenCV 2.4 [13] の 2D フィルタ関数 (cvFilter2D) を用いた. その際, 2D フィ ルタ関数のフィルタ係数は、5 Tap × 5 Tap のガウシアン フィルタの係数を設定した.また、ホスト CPU は1コア のみに制限しているため、複数コアによるフィルタ処理の 並列化は行っていない.

また,SSDのリード性能は,コマンドを多重で発行しないと最高性能を得られないため,リード性能が安定する5 多重までコマンドの多重数を変更して評価した.

## 10. 評価結果

#### 10.1 フィルタ処理性能

図 11 にコマンド多重数におけるフィルタ処理性能のグ ラフを示す. 横軸にコマンド多重数,縦軸に各方式の処理 性能を示している.

#### 10.1.1 FPGA 利用によるフィルタ処理高速化の評価

提案方式とソフト処理方式を比較する.提案方式は、ソフト処理方式に対して、最大14倍の性能改善を実現していることを確認した.これは、ホスト CPU で実行していたフィルタ処理を、FPGA にオフロードした効果だと考える.

#### 10.1.2 FPGA 追加による処理性能への影響評価

提案方式と SSD リード処理を比較する. コマンド多重 数が2多重以上になると,提案方式と SSD リード処理が同 等の処理性能になることから, SSD 内部の FPGA で処理 する方式と同等の処理性能が実現できたといえる. コマン ド多重数1のとき,提案方式が SSD リード処理に比べて 処理性能が劣っているのは, FPGA でフィルタ処理をした ことによるレイテンシの増加が原因であると考える. 2多 重以上では,このレイテンシ増加分を隠蔽できたため,同 等の処理性能が得られたと考える.



図 11 フィルタ処理性能 Fig. 11 Filtering performance.

#### 10.2 CPU 使用率

次に, SSD の性能が安定した状態(コマンド多重数4の とき)の CPU 使用率を評価する. 図 12 は, CPU 処理時 間が記録されている stat ファイルの内容を 0.1 秒ごとに取 得して CPU 使用率をグラフ化したものである. 横軸に処 理時間, 縦軸に CPU 使用率を表す.

図 12 のグラフから, ソフト処理方式はつねに 100%の使 用率に対して, 提案方式は, CPU使用率が少ないことが分 かる.これは, ホスト CPUが FPGA にフィルタ処理を指 示した後, FPGA から完了の割込みが入るまで, IDLE 状 態になるためである.この結果より,提案方式は処理時間 が短縮されるだけではなく, CPU 使用率を抑える効果も あることが確認できた.

また,提案方式は,SSD リード処理と比較して CPU 使 用率が少ない結果となった.これは,提案方式のコマンド の処理負荷が SSD リード処理より少ないためだと考える. 本研究で用いた SSD の最大リクエストサイズは,128 KB であり,1ピクチャ (512 KB) リードするためには,ホス ト CPU は,4回のリードコマンドを発行する必要がある. 一方,提案方式のホスト CPU は,1ピクチャ分のフィル タコマンドを1回発行し,FPGA が,4回のリードコマン ドを SSD に発行する.そのため,提案方式の CPU 使用率 が SSD リード処理に比べて少なくなったと考える.

#### 10.3 実装規模

最後に、FPGA の実装規模を評価する. 表 4 にブロッ クごとのロジック (ALMs), SRAM, DSP BLK の使用数 を示す. 表 4 の PCIe バスは, Demux, Mux, 16 B⇔4 B 変換, Avalon ST バスの合計, プロセッサは, 組み込みプ ロセッサ, レジスタ, Avalon MM バスの合計を表してい る. PCIe Gen3 ×4 は FPGA のハードマクロを使用したた め,使用数のカウントに入らない. 表 4 より,ロジック使 用率 11%, SRAM 使用率 65%, DSP BLK 使用率 100%で FPGA に実装できた.



図 12 CPU 使用率 Fig. 12 CPU utilization.

ブロック名	ロジック	SRAM [KB]	DSP BLK
	(ALMs)		
PCIe バス	9963	98	0
DMA	5366	868	0
プロセッサ	5496	586	2
フィルタ回路	3723	10	254
フレームメモリ	7	2560	0
合計	24555(11%)	4122(65%)	256(100%)

表 4 実装規模 Table 4 Resource utilization.

※合計の括弧内は FPGA の使用率

# 11. 結論および今後の課題

本論文では、コンシューマ製品を用いたニアデータ処理 向け FPGA アクセラレータを提案した. FPGA が SSD か らデータをリードして処理することで、SSD のシーケン シャルリード性能と同等の処理性能が得られることを実 証した. これにより、専用の SSD を自製する必要がある SSD 内部の FPGA で処理する方式と同等の処理性能を実 現できたといえる.

今後は、画像マイニングシステムに本 FPGA アクセラ レータを搭載して画像マイニングシステムの性能評価を行 う予定である.

#### 参考文献

- [1] Brooks, D., Chen, Y., Cong, J., Fang, Z., Reagen, B. and Shao, Y.S.: Rapid Exploration of Acceleratorrich Architectures: Automation from Concept to Prototyping, Introduction, *Tutorial on the 42nd International Symposium on Computer Architecture* (*ISCA 2015*), available from (http://accelerator.eecs. harvard.edu/isca15tutorial/).
- [2] Jun, S.-W., Liu, M., Lee, S., Hicks, J., Ankcorn, J., King, M. and Xu, Arvind, S.: BlueDBM: An Appliance for Big Data Analytics, *Proc. 42nd International Symposium* on Computer Architecture (ISCA 2015), pp.1–13 (June 2015).
- [3] Li, T., Huang, M., El-Ghazawi, T. and Huang, H.H.: Reconfigurable Active Drive: An FPGA Accelerated Storage Architecture for Data-Intensive Applications, Proc. 2009 Symposium on Application Accelerators in High-Performance Computing (SAAHPC'09) (July 2009).
- [4] Giefers, H., Polig, R. and Hagleitner, C.: Accelerating arithmetic kernels with coherent attached FPGA coprocessors, *Proc. Design Automation & Test in Europe* (*DATE 2015*), pp.1072–1077 (Mar. 2015).
- [5] Putnam, A., Caulfield, A.M., Chung, E.S., Chiou, D., Constantinides, K., Demme, J., Esmaeilzadeh, H., Fowers, J., Gopal, G.P., Gray, J., Haselman, M., Hauck, S., Heil, S., Hormati, A., Kim, J.-Y., Lanka, S., Larus, J., Peterson, E., Pope, S., Smith, A., Thong, J., Xiao, P.Y. and Burger, D.: A Reconfigurable Fabric for Accelerating Large-Scale Datacenter Services, *Proc. 41st International Symposium on Computer Architecture (ISCA 2014)*, pp.13–24 (June 2014).
- [6] Cisco, EMC and Intel: The Performance Impact of

NVMe and NVMe over Fabrics, available from (http:// www.snia.org/sites/default/files/ NVMe\_Webcast\_Slides\_Final.1.pdf).

- [7] Non-Volatile Memory Express (NVMe), available from (http://www.nvmexpress.org/).
- [8] Bittner, R. and Ruf, E.: Direct GPU/FPGA Communication Via PCI Express, Proc. 41st International Conference on Parallel Processing Workshops (ICPPW 2012), pp.135–139 (Sep. 2012).
- [9] Thoma, Y., Dassatti, A. and Molla, D.: FPGA2: An Open Source Framework for FPGA-GPU PCIe Communication, Proc. 2013 International Conference of Reconfigurable Computing and FPGAs (ReConFig 2013), pp.1–6 (Dec. 2013).
- [10] NVIDIA: GPUDirect, available from (https://developer. nvidia.com/gpudirect).
- [11] Netezza: The Netezza FAST Engines<sup>TM</sup> Framework, available from (http://www.monash.com/uploads/ netezza-fpga.pdf).
- [12] Kao, W.-C., Tai, H.-S., Shen, C.-P., Ye, J.-A. and Ho, H.F.: A Pipelined Architecture Design for Trilateral Noise Filtering, Proc. 2007 IEEE International Symposium on Circuits and Systems (ISCAS 2007), pp.3415– 3418 (May 2007).
- [13] OpenCV, available from  $\langle http://opencv.org/ \rangle$ .



岡田 光弘 (正会員)

2004年東京理科大学理工学部電気工 学科卒業.2006年同大学大学院修士 課程修了.同年(株)日立製作所に入 社.画像の高効率符号化およびITプ ラットフォームに関する研究に従事.



# 野村 鎮平

2012 年慶応義塾大学理工学部情報工 学科卒業.2014年同大学大学院修士 課程修了.同年(株)日立製作所に入 社.ストレージシステム分野の研究に 従事.



# 鈴木 彬史

2006年千葉大学工学部電気電子工学 科卒業.2008年同大学大学院修士課 程修了.同年(株)日立製作所に入 社.ストレージシステム分野の研究に 従事.



藤本 和久 (正会員)

1985年九州大学工学部電気工学科卒 業.1987年同大学大学院修士課程修 了.同年(株)日立製作所に入社. 2007~2012年東北大学電気通信研究 所教授.現在,(株)日立製作所に所 属.ITプラットフォームに関する研

究に従事.電子情報通信学会会員.