

## 階層型リングバス HIRB のアーキテクチャ†

板野 肇 三‡ 日置 紳 二††

多数の処理エレメントによる高度な並列処理を行う計算機の実現には、処理エレメント(PE)間の通信が効率良く行われることが必要である。このために、小規模のリングバスを階層型に連結した階層型リングバス HIRB による結合方式を設計した。PE 間の通信は、ノード間でのメッセージ転送の形式で行われる。メッセージは一つのリング内では高速のクロックに同期してノード間を並列に転送され、リング間ではクロックに同期しないでハンドシェイクされて転送される。転送のモードとして、特定の二つのノード間の 1 対 1 転送と、あるノードから鍵が一致する不特定多数のノードへの 1 対  $N$  転送の 2 種類があるが、いずれの場合も、各リングで受信側のノードがすべてデータを受け取ることができるときのみ送信がなされるように同期がとられる。HIRB では転送の局所性や順序性があるときは、処理エレメントの配置の最適化によりこの局所的転送が広域的転送に影響を与えないで全体として効率の良い転送が可能である。また、各リングは 25 MHz 以上の高速クロックでメッセージをシフトするので、必ずしも順序性が満足されなくても高速の転送が可能であり、柔軟に送信ノードと受信ノードの結合を切り換えることが可能である。

### 1. まえがき

流体のシミュレーション、実時間画像処理、高度人工知能等の実現には、大規模の計算や処理が短時間に高速に実行できなくてはならない。単一の逐次的制御と、単一の共有メモリによる従来のノイマン型計算機では、素子や配線の物理的性質で計算能力が限定されており<sup>1), 2)</sup>、この要求に答えるには高度の並列処理を行う必要がある。最近の半導体技術、特に VLSI の技術の進歩<sup>3), 4)</sup>は、従来のノイマン型計算機のアーキテクチャの計算能力の限界をのりこえるため、大量の計算ユニットを一つのシステムとして物理的に実現し、高度の並列処理を行える可能性を与えつつある。

一方、データ駆動や要求駆動に基づく非ノイマン型アーキテクチャであるデータフロー・マシンやリダクション・マシン<sup>2), 5)</sup>で必要とされるミクロ的並列性を実現するためには、大量の処理ユニットが単に結合できるだけでなくユニット間の結合の柔軟性を確保し、効率良く通信を行うことが必要である。特に、数千、数万の処理ユニットが結合されると、全体のシステム中での通信そのものも大量となるので、局所的な通信が大域的通信に大きな影響を与えない通信機構が必要である。

このような結合方式に対する要求を満足させる方として、階層型のリングバス HIRB (HIerarchical

Ring Bus) を提案する<sup>12)</sup>。実際に結合路を実現するにあたっては、高速性、単純性、モジュール性、拡張性等を考慮する必要があるが<sup>6)</sup>、ここでは実現の容易性も考慮して、処理ユニット間の相互結合を処理ユニット自体からは分離した独立の高速経路として実現する方式をとることにした。HIRB は、基本的にはループ状のリングバスを基本とするが、単一のリングバス<sup>6), 8), 13)</sup>では多数のユニットの結合時にその性能が低下するので、一つのリングを小規模にとどめこれを階層的に構成して、性能を上げることにした。このようなリングバスを使用して、物理的に隣接した処理エレメント間でパイプライン型のデータ処理を高速に行うことも可能であり、画像処理などでこのような方式が応用されている<sup>9), 10)</sup>が、HIRB ではこの種のパイプライン処理をさらに一般化することが可能である。

ノード間のデータの転送には、隣接するノード間だけでクロックは使用せず非同期的にデータを転送する方法と、一つの共通のクロックに同期して行う方法がある。非同期式転送では、ノードが一つ前のメッセージの処理を終えて受信可能になってからバス上の次のメッセージを受け取るため、処理エレメントとノードとの同期が容易に行え、また連続したメッセージ転送を高速に行うことが可能であるが、リングバスのデッドロックを避けることが容易ではない。すなわち、メッセージを送信用レジスタにもっていないと、原理的にメッセージの転送が不可能となりそのままでは回復不可能になる場合がある。このような状態は、例えばリングバス中のあらゆるノードに処理エレメントから同時にメッセージが送り出された場合などに生ずる。同期転送方式ではこ

† Architecture of a Hierarchical Ring Bus HIRB by Kozo Itano (Institute of Information Sciences and Electronics, University of Tsukuba) and SHINZI HIOKI (College of Information Science, University of Tsukuba).

‡ 筑波大学電子情報工学系

††† 筑波大学情報学類

のような事態は原理的に生じないが、処理エレメントとノードとの同期が自動的にはとれないで、これを行う機構を付加する必要がある。HIRB では、このような利害得失を考慮して、各リング中では共通クロックによる同期転送方式をとり、リング間では非同期的転送をとることにした。したがって、メッセージがリング間転送部に停滞すると別のメッセージが転送されるのを妨害することになるが、リング内転送を非同期式転送で行うときに起こるようなデッドロックは原理的に生じない。

本論文では、以下に HIRB の設計の目標、基本概念、ハードウェア構成、転送のアルゴリズム、性能について述べる。

## 2. HIRB の基本概念

階層型に構成されたリングバス HIRB の基本概念として、ハードウェアの構成、ノードのアドレス付け、およびメッセージの形式について述べる。

### 2.1 HIRB の構成

HIRB では、小規模のリングバス URB (Unit Ring Bus) を、基本単位として、これらを階層的に結合する。図1は、URB が8個のノードで構成されている HIRB の論理的構造を示している。処理エレメント




図1 HIRB の論理的構造  
Fig. 1 Logical structure of HIRB.

0	1	2 · 4	5 · 7	8	9 ···· 17	18 ···· 21	22 ···· 31	37
emp	bc	ldk	lsrc	bc	dk	ilevel	data	

emp: empty flag  
bc: broadcast mode  
ldk: local destination/local key  
lsrc: local source  
dk: destination/key  
ilevel: initialize level  
data: data

図2 メッセージの形式  
Fig. 2 Message format.

は、最下層の URB のノードに接続されていて、 $n$  階層で URB が  $m$  個のノードをもつ場合  $(m-1)^n$  個の処理エレメントが相互接続できる。ただし、最上層の URB からさらに上方へ拡張するためのノードには何も接続しないことを仮定する。

HIRB における処理エレメント間の通信は、すべてメッセージの形で行われる。メッセージは、URB 内のノード間では、25 MHz 以上の高速のクロックに同期して、單一方向に、並列に転送される。URB 内では共通クロックに同期して転送がされるので、メッセージ転送の同期は送信ノードと受信ノードの間で直接とられる。

### 2.2 リング・アドレスとノード・アドレス

HIRB が  $n$  階層で構成されるとき、各階層のレベルを最上層から順に  $0, 1, 2, \dots, n-1$  とする。各 URB はそれが属する階層のレベルとその階層内の位置を組み合わせたアドレスで示す。各ノードは、それが属する URB のアドレスと URB 内でのノードの位置を組み合わせて示す。したがって、ある URB 内のノードのアドレスはそのノードの下につながっている URB のリングアドレスと一致している(図1)。このように、URB およびノードのアドレスは階層構造をそのまま反映しており、メッセージを URB 間にわたって、一意的に転送することを容易にしている。

### 2.3 メッセージの形式

HIRB における通信には、メッセージを 1 対 1 で転送する方式と、1 対  $N$  で転送する方式の 2 種類があるが、これらはメッセージ自身によって指定される。図2には階層のレベルが 3 で URB 内のノード数が 8 である場合のメッセージの形式を示す。この例では、メッセージは 38 ビットであり、emp, bc, ldk, lsrc, ilevel, dk, data の七つのフィールドで構成される。“emp”(empty flag) は、そのメッセージが空であるか有効であるかを区別する 1 ビットのフィールドであり、“bc”(broadcast mode) は、そのメッセージが 1

対 1 転送モードであるか 1 対  $N$  転送モード（後述）であるかを示す 1 ビットのフィールドである。“ldk”（local destination/local key）は、3 ビットのフィールドで、1 対 1 転送の場合、URB 内での転送先のノード（local destination）を表し、1 対  $N$  転送の場合は、その URB 内でこのメッセージを受信するノードへの鍵（local key）を表す。“lsrc”（local source）は、一つの URB 内でそのメッセージを送信したノードの URB 内でのアドレスを示す 3 ビットのフィールドである。“ilevel”（initialize level）は 4 ビットのフィールドで、通常のメッセージではすべて 0 であるが、あるノードに対して初期化のメッセージを送る場合に、1 ビットだけが 1 になる。各ビットはそれぞれ、初期化したいノードのレベルに対して割り当てられている。“dk”（destination/key）は、9 ビットで構成されるフィールドで、そのメッセージの送り先のノードの完全なアドレスまたはキーを表す。“data”フィールドは、実際にあるノードからあるノードに送信したいデータを表す 16 ビットのフィールドである。

### 3. メッセージの転送方式

メッセージは、送信側の処理エレメントと受信側の処理エレメントが同一の URB のノードにつながっている場合は、その URB 内だけを転送されるが、そうでない場合は、必要なだけ上位の階層の URB を経由して転送される。以下では、1 対 1 および 1 対  $N$  の二つのメッセージ転送方式について説明する。

#### 3.1 1 対 1 転送方式

1 対 1 転送方式では、特定の二つのノード間でのメッセージの転送ができる。各 URB 内での送受信は URB 内アドレスのみで制御し、ldk フィールドは受信ノードの URB 内アドレスを示す。そのフィールドの値は URB 間を転送されるときに完全な受信ノードアドレスより動的に生成される。

#### 3.2 1 対 $N$ 転送方式

1 対  $N$  転送方式では、あるノードから一つのメッセージを送り出すだけで複数のノードへ同じメッセージを送ることができる。メッセージ中には鍵があり、この鍵を受け付けるノードだけがメッセージを受信する。鍵は HIRB 全体では 9 ビット（512 種類）であるが、実際にある URB 内で 1 対  $N$  転送を行うときは、この 9 ビットの dk を 3 ビット（8 種類）の ldk に URB ごとに変換して転送を行う。したがって、1 対  $N$  転送でメッセージが多数の URB を通過してい




図 3 URB 内での 1 対  $N$  転送  
Fig. 3 One to  $N$  message transfer in URB.

くとき、各 URB 内では 8 種類の鍵しか許されないので、これで組合せが制限されることになる。

各ノードは最大 8 種類の異なった鍵を同時に受け付け可能であり、鍵に対応したメッセージをそのノードで受信することと、止めることができます。図 3 は、ある URB 内での 1 対  $N$  転送の例を示している。この例では、ノード  $i$  からメッセージが一つ発信され、それがノード  $j$  とノード  $k$  に受信され、ノード  $k$  で止められている。このために、ノード  $j$  とノード  $k$  だけがこの鍵をもったメッセージを受信し、ノード  $k$  がその鍵をもったメッセージを止めるように設定する必要がある。

### 4. ハードウェアの構成

現在、階層数 3、URB 内のノード数 8 の HIRB のハードウェアを試作中である。ここでは、各ノード・モジュールと URB 間のリングコネクション・モジュールのハードウェアの構成について説明する。ノード・モジュールは実装上のモジュール性を高めるため、コントロール・ユニットとデータ・ユニットからできており、必要に応じて拡張可能なよう設計されている。またリングコネクション・モジュールは双方のメッセージの流れを制御するために内部に同一のリングコネクション・ユニットを 2 組もっている。

#### 4.1 コントロール・ユニット

コントロール・ユニットは、ノードがメッセージを受信したり送信したりするための制御を行うハードウェア・ユニットである。図 4 に示すように、コント




図 4 コントロール・ユニットの構成  
Fig. 4 Hardware organization of control unit.

ロール・ユニットの受信部には、メッセージを入力するための RECEIVER レジスタ、1対1転送用メッセージの受信を制御するための比較回路 LDCOMP、1対N転送用メッセージの受信を制御するのに使用する KCR (キーコードレジスタ)、SCR (ストップコードレジスタ)、KEYMUX (キーマルチプレクサ) がある。また、送信部は送信用のメッセージを保存する DTX レジスタの一部、ノードから出力するメッセージを選択する TMUX (送信マルチプレクサ)、また受信ノードの状態を検査するのに使用する ACK フラグと MASK レジスタがある。さらに処理エレメントやリングコネクション・ユニットとのインターフェースに必要な、RRDY, ERR, TRDY フラグとデータユニット中の八つの受信レジスタ DRX のうちの一つを選択するのに使用する DRXNO レジスタがある。

メッセージ受信の制御は RECEIVER レジスタに入力されたメッセージを検査することだけにより行われる、送信の制御は送信制御ブロックの中で実行される。

#### 4.2 データ・ユニット

メッセージの上位 8 ビットは、バスラインからコントロール・ユニットに入りて処理されるが、残りのビットはすべてバスラインからこのデータ・ユニットに入りて処理される。ただし、データ・ユニットは、1 枚の基板が 8 ビット単位で構成されるため、メッセージの幅に応じて複数の基板にメッセージを分け、それぞれの基板で同じ処理を行う。したがって、メッセージ幅を拡張するとき、そのフィールドをメッセージの送受の制御に用いなくてもよい場合、このユニットの基板の数を増やすだけで実現できる。図 5 に示すように、データ・ユニットの受信部には、コントロール・ユニットと同様に、メッセージを入力するための RECEIVER レジスタと受信したメッセージをどの受信レジスタ DRX に入れるかをきめる lsdc デコーダがある。受信したメッセージを保存する DRX レジスタは計 8 個あり、このうちの一つを選択するために、DRXNO レジスタがある。送信部には、このノードから送信されるメッセージを保存する DTX レジスタが




図 5 データ・ユニットの構成  
Fig. 5 Hardware organization of data unit.

あり、これがこのノードが出力するメッセージを選択する TMUX マルチプレクサに接続されている。データ・ユニットの制御はすべてコントロール・ユニットから送られてくる制御信号で制御される。

#### 4.3 リングコネクション・ユニット

図 6 に示すように、リングコネクション・ユニットは、一方のノードで受信されたメッセージがどの DRX に入っているかを走査する SCANNER 部、走査の結果取り出されたメッセージから次の URB 内での ldk を生成するための LDKM テーブル、および二つの URB 間でのメッセージの転送をハンドシェイクによって同期させるための制御部、初期化制御部等を含む。

### 5. ハードウェアの動作原理

ここでは、HIRB の各ノードでのハードウェアの動作原理を述べる。

#### 5.1 ノードでの入力処理

メッセージは、各クロックに同期して最初にバスラ

インから RECEIVER レジスタに取り込まれる。RECEIVER レジスタに取り込まれたメッセージは、そのモードによって以下のように受信されるかどうかが判断され、受信される場合、メッセージの lsdc フィールドをデコードし、そのメッセージを送ってきたノードに対応する受信レジスタ DRX [lsdc] に RECEIVER レジスタの出力を格納し、対応するフラグ RRDY [lsdc] を ON にする。

##### (1) 1 対 1 転送モード

メッセージの bc フィールドが 0 のときは、ldk フィールドとそのノードの URB 内でのアドレスを LDCOMP により比較し、等しければ、そのメッセージを受信する。

##### (2) 1 対 N 転送モード

メッセージの bc フィールドが 1 のときは、ldk フィールドの値でそのノードの KCR の対応するビットを KEYMUX により選択し、それが 1 であれば、そのメッセージを受信する。また SCR の対応するビッ




図 6 リングコネクション・ユニットの構成  
Fig. 6 Hardware organization of ring connection unit.

トを STOPMUX により選択し、それが 0 であればそのメッセージをそのノードで止める。

### 5.2 ノードでの出力処理

各ノードから出力されるメッセージは、RECEIVER レジスタに受け取られたメッセージが出力される場合と、新しいメッセージが送信される場合、および空のメッセージ (emp フィールドが 0) が出力される場合がある。

#### (1) RECEIVER レジスタの内容の出力

RECEIVER レジスタに取り込まれたメッセージが、1対1 転送モードでありそのノードで受信されないとき、あるいは1対 N 転送モードでそのノードで止められないときは、ノードの出力は RECEIVER レジスタの内容となる。

#### (2) 新しいメッセージの出力

URB 内でノード  $i$  からメッセージを送信する場合、まずその URB 内でそのメッセージを受信するすべてのノードの DRX $[i]$  が空であることを確かめてから、送信メッセージが送信レジスタ DTX に書き込まれる。DTX に書き込まれたメッセージは、RECEIVER レジスタの有効な内容を、そのまま出力す

る必要のない場合にバスラインに送り出すことができる。

#### (3) 空のメッセージを出力する場合

RECEIVER レジスタの内容が、1対1 転送モードでそのノードに受信される場合、あるいは1対 N 転送モードでそのノードで止められる場合、また空のメッセージである場合、のいずれかの場合にもし DTX 中に送信すべきメッセージがなければ、ノードからは空のメッセージが出される。

### 5.3 URB 内の同期処理

各 URB のノード間はメッセージを転送するループ状のバスラインで結ばれるのとは独立に、メッセージ転送の同期をとるためにすべてのノード間を1対1に専用の制御線 (ACK ライン) で結ばれている。またすべてのノードには、URB 内のノード数に対応した受信用のレジスタ DRX があり、各 DRX は、1 個しかメッセージを格納できない。そこで、DRX から情報が処理ユニットや別の URB へ読み出されないうちに、同じノードからメッセージが送られてくることを防ぐため、対応する受信側のノード中の DRX が、空であるかどうかという情報が、8 ビットの ACK フ

ラグとして送信側のノード中に置かれている。このACK フラグは、送信側のノードがメッセージを発信した時点でセットされ、受信側のノードの DRX からデータが読み出された時点でリセットされる。ACK ラインはこの ACK フラグをリセットするのに使用される。1対1転送の場合は対応する一つの受信ノードの状態だけを調べればよい。しかし、1対N 転送の場合は、受信ノードは不特定多数なので送信側ノード内でどのノードがそのメッセージを受信するかを調べ、すべての受信ノードが受信可能なときだけ転送が行われる。

#### 5.4 リング間転送

異なる URB に属するノード間をメッセージが転送されるときは、リングコネクション・ユニットを介して、送信側のノード中の、メッセージが格納されている受信レジスタ DRX を一つ選択して、新たに emp, ldk, lsrc フィールドを生成し、受信側のノードの送信レジスタ DTX に書き込む必要がある。このとき、emp フィールドは1にするが、lsrc フィールドは、受信側のノードの URB 内アドレスをメッセージがノードから出力される段階で付加する。ldk フィールドは、元のメッセージの bc フィールドと dk フィールドで LDKM テーブルをひいてつくられる。このとき、新しい URB 内でそのメッセージを受信するノードを示す情報がマスクとして得られる。このマスクは、受信側のノードに送られ、対応する ACK フラグがすべて0であるかどうかが検査される。この結果送信が可能であれば、送信レジスタ DTX にメッセージが書き込まれ、送信が行われる。送信が可能でなければ、別の DRX を選択して再度上記の処理を行う。リングコネクション・ユニットは、DRX のいずれかにメッセージが存在する限り上記の処理を繰り返して行う。

#### 5.5 初期化

HIRB は、初期状態ではメッセージ転送は、1対1 転送しかできず、1対N 転送を行うためには必要な情報を各ノードに初期設定することが必要である。初期化の対象は KCR, SCR, LDKM の三つであり、KCR と SCR は各ノードのコントロール・ユニット中に、また LDKM はリングコネクション・ユニット中に存在する。

HIRB での初期化は、DRX から読み出されたメッセージが別の URB のノードの DTX や処理エレメントへ送られる途中で、リングコネクション・ユニット

中の初期化制御部 (ICTL) がメッセージを取り込んで行う。ただし、ノード間に2個のリングコネクション・ユニットはそれぞれ独立しているため、一方が他方に直接、信号やデータを送ることができない。そこで、各リングコネクション・ユニットは DRX を接続している方のノードに初期化メッセージを受信したときに初期化を行う。このため、処理エレメントの接続されている末端のリングコネクション・ユニットのうちの一つは処理エレメント側から初期化が行われ、これが初期化の最下層のレベルに対応する。

### 6. HIRB の性能

HIRB でのメッセージの転送効率を解析するために、単一のループ結合に基づくリングバスと比較を行う。まず解析の前提として、単一ループ結合では PE の配置の最適化は考えず任意の PE 間でのメッセージの転送は等しい確率で起こることを仮定する。また、HIRB においては、URB 内部では単一ループの場合と同じ仮定を行い、リング間での転送が起こる確率には単純な重みづけを行う。

単一ループ結合では転送に要する時間の平均値はループを半周する時間であるから、全 PE 数を N、単位時間をクロックサイクルとすると、平均転送所要時間  $T_s$  は

$$T_s = N/2$$

で与えられる。一方、HIRB ではある PE から任意のある PE にメッセージの転送が起こる確率は、その転送の途中で上位の階層のリングを経由する場合ほど低くなると想定し、より上位のリングを経由する必要のあるメッセージの転送が起こる比率はその一つ下のリングの経由だけですむメッセージの転送が起こる比率の  $w$  倍 ( $w < 1$ ) であるとする。このとき、リング内のノード数を  $m$ 、リングの階層数を  $L$ 、リング間を転送するのに要する時間を  $r$  として、平均転送所要時間  $T_h$  は

$$T_h = \frac{\sum_{i=0}^{L-1} ((m/2) \cdot (2i+1) + 2i \cdot r) \cdot (m-1)^i \cdot w^i}{\sum_{i=0}^{L-1} (m-1)^i \cdot w^i}$$

で与えられる。ただし、HIRB に接続されている全 PE 数  $N$  は

$$N = (m-1)^L$$

である。また、単一ループおよび HIRB における転送の最大所要時間  $T_{s\max}$  と  $T_{h\max}$  はそれぞれ、

表 1 平均転送時間  
Table 1 Average message transfer time.

<i>m</i>	<i>L</i>	$T_s$	$T_{h1}$	$T_{h2}$	$T_{h3}$	$T_{s\max}$	$T_{h\max}$
4	2	4.5	9.5	4.3	2.3	8	15
4	3	13.5	18.2	5.5	2.3	26	27
4	4	40.5	27.5	6.0	2.3	80	39
4	5	121.5	37.2	6.2	2.3	242	51
8	2	24.5	16.3	9.8	4.9	48	27
8	3	171.5	29.8	14.7	5.0	342	47
8	4	1,200.5	43.7	19.0	5.1	2,400	67
8	5	8,403.5	57.7	22.5	5.1	16,806	87
16	2	112.5	28.6	21.2	10.9	224	51
16	3	1,687.5	50.4	35.8	11.7	3,374	87
16	4	25,312.5	72.4	51.7	11.8	50,624	103
16	5	379,687.5	94.4	68.7	11.9	759,374	159

表 2 リング間転送の発生率  
Table 2 Inter-ring transfer rate (*m*=8).

<i>W</i>	<i>L</i>	$P_0$	$P_1$	$P_2$	$P_3$	$P_4$
1	2	0.13	0.87	—	—	—
1	3	0.02	0.12	0.86	—	—
1	4	~0.0	0.02	0.12	0.86	—
1	5	~0.0	~0.0	0.02	0.12	0.86
0.1	2	0.59	0.41	—	—	—
0.1	3	0.46	0.32	0.22	—	—
0.1	4	0.39	0.28	0.19	0.14	—
0.1	5	0.36	0.25	0.18	0.12	0.09
0.01	2	0.93	0.07	—	—	—
0.01	3	0.93	0.07	~0.0	—	—
0.01	4	0.93	0.07	~0.0	~0.0	—
0.01	5	0.93	0.07	~0.0	~0.0	~0.0

$$T_{s\max} = N - 1$$

$$T_{h\max} = (m-1) \cdot (2L-1) + 2r \cdot (L-1)$$

で与えられる。現在、試作中の設計パラメータよりリング間転送時に待ち時間がないとすると  $r$  は 3 程度である。表 1 には HIRB の種々の構成における平均転送時間と同等の PE 数を前提としたときの単一ループ結合と比較して示す。 $T_{h1}$ ,  $T_{h2}$ ,  $T_{h3}$  はそれぞれ  $w=1, 0.1, 0.01$  の場合の HIRB における平均転送時間である。 $w$  は HIRB のノード対ノード間での転送が起こる比率であり、リング間での転送の比率は近傍の同一レベルにあるリング中のノード数に比例して大きくなる。表 2 に  $m=8$  のときにリング間転送が全体として起こる割合を示す。ここで、 $P_i$  は転送の途中で経由するリングの最上のレベルが  $L-i-1$  であるようなメッセージがリング全体として発生する割合である。例えば  $w=0.1$ ,  $L=3$  のときは 46% のメッセージは最下層のリング中での転送のみで行われる。

現在試作中の例、 $L=3$ ,  $m=8$  では  $N=343$  となり、このうち自分自身のリング内のノードに接続された PE が 7, 一つ上の階層のリングを通して結合された PE が 42, 最上位の階層のリングを通して結合された PE が 294 である。 $T_{h1}$ ,  $T_{h2}$ ,  $T_{h3}$  はそれぞれ 29.8, 14.7, 5.0 であり基本クロックが 25 MHz であるから 1.2  $\mu$ sec, 0.6  $\mu$ sec, 0.2  $\mu$ sec で転送できることになる。したがって HIRB は十分高速であると考えられるので URB 内の転送を両方向にする必要はないと考える。

## 7. む す び

多量の処理エレメントを柔軟に結合する一手法として、階層型のリングバス HIRB を設計した。HIRB は現在、実際にハードウェアを試作中であり、基本的な部分に関しては、すでに 25 MHz のクロックで動作することが確認されている。実際の転送では送信ノードと受信ノードの局所性や順序性を考慮し、また転送における待ち時間を考慮して、さらに精密な性能の解析を行う必要がある。小規模のリングを基本にして単純な階層型以外の結合をすることもリングコネクション・ユニットを交換するだけで可能であるが、これには柔軟なメッセージのルーティング・アルゴリズムが必要なので将来の課題である。HIRB は当面のところ、本研究室で試作中の高級言語マシン<sup>14)</sup>の内部バスとして使用されるが、最終目標としては多数の処理エレメントによるミクロ的な並列性が要求されるデータ・フロー・マシンやリダクション・マシンの内部バスとして適用されることを目指している。

## 参 考 文 献

- 1) Bell, C. G. and Newell, A.: *Computer Structures: Readings and Examples*, McGraw-Hill, New York (1971).
- 2) Dennis, J. B. et al.: A Preliminary Architecture for a Basic Data-Flow Processor, Proc. of 2nd Annual Int. Symp. on Computer Architecture, pp. 126-132 (1975).
- 3) Mead, C. and Conway, L.: *Introduction to VLSI Systems*, Addison-Wesley, Massachusetts (1980).
- 4) Mavor, J., Jack, M. A. and Denyer, P.: *Introduction to MOS LSI Design*, Addison-Wesley, Massachusetts (1983).
- 5) Treleaven, P. C., Brownbridge, D. R. and Hopkins, R. P.: Data-Driven and Demand-Driven Computer Architecture, *ACM Comput. Surv.*, Vol. 14, No. 1, pp. 93-143 (1982).

- 6) Anderson, G. A. and Jensen, E. D. : Computer Interconnection Structures Taxonomy, Characteristics, and Examples, *ACM Comput. Surv.*, Vol. 7, No. 4, pp. 197-213 (1975).
- 7) Enslow, P. H., Jr. : Multiprocessor Organization—A Survey, *ACM Comput. Surv.*, Vol. 9, No. 1, pp. 103-129 (1977).
- 8) Reames, C. C. and Liu, M. T. : A Loop Network for Simultaneous Transmission of Various-Length Messages, Proc. of the 2nd Annual Symp. on Computer Architecture, pp. 7-13 (1975).
- 9) 天満 勉, 溝口正典: 花木真一: 画像処理プロセッサ TIP の構成とシミュレーション評価, 電子通信学会画像工学研究会技術研究報告, Vol. IE 81-6, pp. 41-48 (1981).
- 10) 佐藤 誠, 松浦裕之, 小川英光, 飯島泰藏: パターン情報処理用マルチマイクロプロセッサシステム PX-1, 電子通信学会論文誌, Vol. J 64-D, No. 11, pp. 1021-1028 (1981).
- 11) 末吉敏則, 有田五次郎: 階層ルーチングバスについて, 電子通信学会論文誌, Vol. J 67-D, No. 11, pp. 1309-1316 (1984).
- 12) 日置紳二, 板野肯三: HIRB: 階層型リングバス, 情報処理学会第 30 回全国大会講演論文集, pp. 73-74 (1985).
- 13) Rieger, C. J. et al. : ZMOB: A Highly Parallel Multiprocessor, Technical Report TR-911, Department of Computer Science, University of Maryland (1980).
- 14) 板野肯三, 杉原敏昭, 佐々木日出美, 山形朝義: UDEC: 汎用直接実行型計算機, 情報処理学会第 30 回全国大会講演論文集, pp. 223-230 (1985).

(昭和 60 年 3 月 1 日受付)

(昭和 60 年 9 月 19 日採録)