

流体速度場可視化のための計算機システムの研究開発 Special purpose computer system for flow visualization

増田 信之[†] 伊藤 智義[‡] 加増 祐大[†] 佐竹 信一[§] 功刀 資彰[¶] 佐藤 一穂^{||}
Nobuyuki Masuda Tomoyoshi Ito Yuta Kazo Shinichi Satake Tomoaki Kunugi Kazuho Sato

1. まえがき

流れ現象の解明と制御は、高層ビルの耐風性や風害、半導体チップの冷却における流れの問題、医学における血流問題など、科学技術の発展に必要とされる技術である。流れをトレーサと呼ばれるマーカを使用することによって見えるようにする技術が流れの可視化である。この流れの可視化技術にデジタル画像技術を加え、流れ場の瞬時・多点の速度情報を抽出する方法を PIV (Particle Image Velocimetry: 粒子画像流速測定法) と呼ぶ。特に、粒子の追跡および個々の粒子像を意識した手法は PTV (Particle Tracking Velocimetry: 粒子追跡法) と呼ばれ、この PTV にデジタルホログラフィ技術を応用させた手法を DHPTV (Digital Holographic PTV) と呼ぶ。

DHPTV では流れをホログラムとして記録し、計算機により再生された画像を比較することによって流れを把握する。ホログラフィを PTV に適用することにより、奥行きの広い三次元測定、非常に多くの粒子像の同時撮影などが可能となる。しかし、ホログラム記録にかかる時間に対しホログラム再生には膨大な時間を費やしてしまう。

その問題点を解決するために、所属研究室では、FPGA を用いてこの計算処理を高速に行うための専用計算機の開発を行ってきている。すでに設計されている 1 号機 [1] では FPGA の内部 RAM (Random Access Memory) のみを使用しているため、再生できるホログラム解像度が 256×256 ピクセルである。しかし、DHPTV の撮像系では撮影されるホログラム解像度が 1024×1024 であることが多く、そのため、実際のシステムに適応できないという問題がある。

そこで、使用している FPGA ボードに搭載されている外部 RAM を用いることで、再生できるホログラム解像度をこれまでの 256×256 ピクセルから 1024×1024 ピクセルへのホログラム面を扱えるシステムへと拡張し、設計・開発することを試みた。

2. ホログラム再生方法

ホログラムによる再生像は、光の回折によって得られ、フレネル-キルヒホップ回折積分式を基にフレネル近似を行い、次のように再生式を導くことができる。

$$\phi(x_i, y_i) = \int_{-\frac{N}{2}}^{\frac{N}{2}} \int_{-\frac{N}{2}}^{\frac{N}{2}} I(x_\alpha, y_\alpha) g(x_i - x_\alpha, y_i - y_\alpha) dx_\alpha dy_\alpha \quad (1)$$

ただし $g(x_i - x_\alpha, y_i - y_\alpha)$ は、

$$g(x_i - x_\alpha, y_i - y_\alpha) = \frac{\exp(ikz_i)}{i\lambda z_i} \exp\left[\frac{ik}{2z_i} \{x_{i\alpha}^2 + y_{i\alpha}^2\}\right] \quad (2)$$

とする。ここで、 $\phi(x_i, y_i)$ は再生空間の強度、 x_i, y_i, z_i は再生空間内の座標、 $I(x_\alpha, y_\alpha)$ はホログラム面上の光の強度、 λ は光の波長、 k は $k = \frac{2\pi}{\lambda}$ で表される光の波数、 x_α, y_α はホログラム面上の座標、 N はホログラム面と再生面の縦と横のピクセル数を表す。

式 (1) は二次元の畳込積分の形になっており、フーリエ変換を行っていくと、

$$\Phi(n, m) = \hat{I}(n, m) G(n, m) \quad (3)$$

となる。ここで、 $\Phi(n, m)$ は $\phi(x_i, y_i)$ のフーリエ変換、 $\hat{I}(n, m)$ は $I(x_\alpha, y_\alpha)$ のフーリエ変換、 $G(n, m)$ は $g(x_i - x_\alpha, y_i - y_\alpha)$ のフーリエ変換である。

これまでの過程を計算アルゴリズムとしてまとめると以下のようになる。

1. ホログラム $I(x_\alpha, y_\alpha)$ のフーリエ変換 $\hat{I}(n, m)$ を求める
2. $G(n, m)$ を求める
3. $\hat{I}(n, m)$ と $G(n, m)$ との積 $\Phi(n, m)$ を求める
4. $\Phi(n, m)$ の逆フーリエ変換 $\phi(x_i, y_i)$ を求める
5. z_i の値を変更してから 2~4 の手順を繰り返し、空間全体の $\phi(x_i, y_i, z_i)$ を求める

ホログラムを変更するまでは同じホログラムを使い続けるため、ホログラムをフーリエ変換する過程は省略することができる。

3. 専用計算機 FFT-HORN

1024×1024 ピクセルのホログラム解像度に対応するため、外部 RAM 制御回路を作成した。今回実装に使用した外部 RAM は 256MB の DDR-SDRAM である。DDR-SDRAM の動作設定は DDR266(PC2100), CL(Cas Latency)2.5, パースト長 8 である。作成した外部 RAM 制御回路でのデータ転送速度は DDR-SDRAM 書き込み時 282MB/s、読み込み時 296MB/s となった。

上記のホログラム再生方法と外部 RAM 制御回路を実装した専用計算機システム FFT-HORN を本研究室で開発した HORN-5 ボード [2] (Fig.1) を用いて行った。このボードには Xilinx 社の通信用 FPGA として XC2V1000 (100 万ゲート) が 1 チップ、論理用 FPGA

[†]千葉大学工学部

[‡]千葉大学工学部／科学技術振興機構

[§]東京理科大学基礎工学部

[¶]京都大学工学系研究科

^{||}豊田自動織機




図 1: HORN-5 ボード

として XC2VP70 (700 万ゲート) が 4 チップ、DDR-SDRAM が 4 モジュール搭載されている。回路設計には、ハードウェア記述言語の VHDL を使用した。

FFT-HORN の構成を Fig.2 に示す。ホログラム再生方法のアルゴリズムには、6 つのステップがあるが実際に演算を行う部分は 1~4 までの部分である。1, 4 ステップ目のフーリエ変換、逆フーリエ変換の部分は、FFT-CORE モジュールで行う。2 ステップ目の $G(n, m)$ を求める部分は、G-Pipeline モジュールで行う。3 ステップ目の積を求める演算は、積算器を使う。計算結果の再生像 ϕ は通信負荷を軽減するために閾値を設定して出力データを選別する。また、FFT-CORE モジュールは一次元 FFT 用のモジュールなので、二次元 FFT を使用するためには、縦方向及び横方向に 2 回続けて一次元 FFT をかける必要がある。そのため、フーリエ変換後に一時的に DDR-SDRAM にデータを格納する。FFT モジュールと外部 RAM 制御回路はループでつながっており、FFT 演算と DDR-SDRAM への格納が繰り返し行える構造にした。

また、外部 RAM からのデータ転送時間を隠蔽するために、FPGA 内に搭載された内部 RAM を用いてバッファを 2 つ配置し、ダブルバッファリング処理を行った。このことで、外部 RAM のバス効率を高めた。

4. Performance

HORN-5 ボード上の 1 つの FPGA に FFT-HORN を実装した。FFT-HORN の動作速度としては 133MHz で動かすことに成功した。パソコン単体 (CPU P4 3.20GHz メモリ 2.00GB) と 1 つの FPGA により実装された FFT-




図 2: FFT-HORN ブロック図

HORN との計算時間の比較を Table 1 に示す。再生する枚数により若干の違いはあるが、CPUのみで計算した場合に比べて、約 16 倍の高速化が達成出来た。また、Fig 3 は再生計算により得られた画像である。ここでは、立方体のワイヤフレームを物体として用いている。




図 3: 再生結果 (1024×1024)

表 1: 計算時間の比較 (単位 [s])

再生枚数	パソコン単体	ハードウェア (FFT-HORN)
100 枚	173.2	11.0
1000 枚	1721.2	108.7

5. まとめ

本研究では、1024×1024 ピクセルのホログラム像を再生するため、外部 RAM 制御回路および、ホログラム再生計算をハードウェア化した FFT-HORN の設計・開発を行った。その結果、FPGA1 チップで 1024×1024 ピクセルのホログラム像を再生することに成功した。また、同一のアルゴリズムにより開発されたソフトウェアに対し、奥行き方向 100 枚あたりで 15.7 倍、1000 枚あたりで 15.8 倍の高速化を実現した。以上より、外部 RAM を利用することで 1024×1024 ピクセルのホログラム像を再生でき、また、DHPTV 法における再生時間の短縮ができる、今回のようなシステムは有効であるといえる。

今後の課題として、外部 RAM 制御回路を最適化することによりデータ転送速度のさらなる高速化、複数の FPGA による計算の並列化などがあげられる。

参考文献

- [1] N. Masuda, T. Ito, K. Kayama, H. Kono, S. Satake, T. Kunugi and K. Sato, Opt. Express 14, 587-592 (2006)
- [2] T. Ito, N. Masuda, K. Yoshimura, A. Shiraki, T. Shimobaba and T. Sugie, Opt. Express , 13, 1923-1932(2005)