

C-003

ダイナミック・リコンフィギュラブル・プロセッサの応用と評価

宮本 悠生† 小柳 滋†
†立命館大学大学院 理工学研究科

1. はじめに

近年、ハードウェア構成を動的に切り替えることのできる動的リコンフィギュラブルプロセッサに注目が集まっている。そこで本稿では、これの有用性を検証することを目的とし、IPFlex社のDAPDNA-2を用いて、キラーアプリケーションとされる画像処理、暗号処理アルゴリズムを設計する。検証の手段としてはC言語で作成したものとを比較することによる処理速度での観点から性能評価を行う。併せてDAPDNA-2でのハードウェア設計による設計面からも評価を行う。

2. DAPDNA-2

DAPDNA-2はIPFlex社が開発した動的リコンフィギュラブルプロセッサであり、動的再構成を制御する32bitのRISCプロセッサ(DAP)と動的再構成可能な演算コア(DNA)とを併せ持つマルチプロセッサである[1]。図1にその構成を示す。これはマルチコンテキストによる動的再構成を行い、最大で4つのコンフィギュレーションデータを保持することが可能である。DNA内には2次元配列状に32bitのPE(Processing Element)が配置されており、これを6つのセグメントに分割することで動作周波数の一定化を図っている。又、各データフローは並列度を自由に設計できる柔軟な構造となっている。

DAPDNA-2の開発環境としてはFWIIが用意されており、3種類の方法でコンフィギュレーションデータを設計できる。本稿ではその1つであるDFC(Data Flow C)を用いる。DFCはデータフローを記述する拡張C言語である。又、制御部のDAPは従来のC言語で記述する。DFCコードはDFCコンパイラによってコンフィギュレーションデータに変換され、続いてDNAコンパイラによって配置配線され、オブジェクトコードが生成される。




図1 DAPDNA-2の構成

3. 離散コサイン変換の設計

離散コサイン変換(DCT)はJPEGやMPEGといった画像圧縮に用いられるアルゴリズムの1つである[2]。その際には2次元に拡張し8x8画素のブロック毎に分割して処理を行うが、これは1次元DCTを2回繰り返すことにより実現可能である。それに則って1次元DCTのコンフィギュレーションデータを設計し、それを2回呼び出すこととした。又、固定小数点演算でこれを設計し、入力画素データはDAPの内部メモリに格納する。

当初は8x8の画素データを1単位としてDNAで処理させるという仕様であったが、これではDNA呼び出し回数はデータ数に比例して増加するので、処理時間も増大した。そこで一度に全画素データをDNAで処理をさせることを試みたが、エラーが生じたため、DNAが処理できる様、入力データ、8x8画素を1単位とし、それを16x16四方(128x128の画素)用意し、それを1パックとしてDNAに転送し、DCTの処理をさせた(図2参照)。

このパックは一度に128x128のデータをDNAに転送するので、DNA呼び出し回数は当初のものより、1/256となった。但し、その分DNA側での処理量も増加するため、処理時間も比例して1/256となった訳ではなく、画像サイズ1600x1200においては、約1/15の処理時間となった。




図2 DCTのデータパック

4. モンゴメリ乗算の設計

モンゴメリ乗算はRSA暗号といった公開鍵暗号の剰余演算で多用されるアルゴリズムである。これは除算をビットシフトに置き換え、積和演算の繰り返しで剰余乗算を行うものであり、ハードウェア化に適している[3]。

このモンゴメリ乗算では、入力値の1つの事前計算として拡張ユークリッド互除法を用いる必要があるが、DFCでは文法上記述することができない。そこでこれも含めた他の入力データ(被乗数、乗数、法)をDAP側で計算し、その値をDNA側に引数として渡す。DAPDNA-2は乗算に関しては16bitまでしか扱えないので、1つのデータサイズを16bitとし、それを4bit毎に4分割し、小規模のモンゴメリ乗算を行うことにした。通常1024bitのデータサイズを用いるのが主流であるが、本研究の目的はソフトとの

The Application and Evaluate of Dynamic Reconfigurable Processor

† Yuki Miyamoto, † Shigeru Oyanagi

† Department of Computer Science, Graduate School of Science and Engineering, Ritsumeikan University

比較であるため、16bitのデータサイズとした。具体的な設計手順としては、まず乗数を4bit毎に分割と、被乗数の最下位4bitを得る。続いて積和演算部を静的コード反復であるseqを用いて並列展開して計算を行う様にし、その演算結果の符号調節をした後にPを出力させるように設計した(図3参照)。




図3 モンゴメリ乗算の設計方法

5. 評価

5.1 画像処理の性能評価

実行環境は、DFCは動作周波数166MHz、FWII上にて、Cは動作周波数3.2GHz、PC上にて実行し処理時間による比較を行う。下図4に結果を示す。なお本稿ではDCTのみ記載したが、他の画像処理アルゴリズムも併せて記載する。




図4 DAPDNA-2のPCに対する処理時間比

上図4からDFCの方が、動作周波数比が約1/20なのに対して、約5から6倍の速度向上が得られており、画素データの多いほうが大きな速度向上を得ていることも分かる。これはデータが多い分それだけ、DNA側の処理時間が増えたためではないかと考えられる。

5.2 モンゴメリ乗算の性能評価

こちらはDFC、CともにFWII上で実行し、処理に要するクロック数での比較を行う。図5に結果を示す。

速度向上比は緩やかに高くなっていることが分かるが、データ数が少ないとそれ程速度向上が得られていないことが分かる。又、データ数が10の時は圧倒的にCの方が処理クロック数は少ない。このことからデータ数がそれ程多くないものに関してはDNA側ではなく、DAP側で処理をさせた方が、処理時間が短く済むことが分かる。




図5 DNAのDAPに対する処理クロック数比

5.3 設計評価

DFCを用いたハードウェア設計の特徴としては、C言語ベースであるため、Cからの多少の変更でハードウェア設計が可能であるので、TATの削減、設計効率の高さが挙げられる。又、生成されるコンフィギュレーションデータはDFCソースコードに依存することも挙げられる。

DNAマトリクスには1つのコンフィギュレーションデータに最大4つまでの別のアルゴリズムを適応することができるが、DFCによる設計ではコンフィギュレーションデータには1つのアルゴリズムしか設計することができない。又、これは経験則によるものだが、主に使用するDNAマトリクスのセグメントも3つまでしか使用しない。別の設計手法であるスキマテック設計ならば、この両者の問題を解決することができると思われる。そのためDFCによる設計ではリソース使用率を向上させることは難しいと考えている。

6. おわりに

本稿では動的リコンフィギュラブルプロセッサの応用ということで画像、暗号処理アルゴリズムを設計し、各々に対して処理速度に重みを充てた性能評価、DAPDNA-2における高位言語によるハードウェア設計の評価を行った。このことから現行のCPUよりも大きな性能を得ていることが分かる。しかし、今後もCPUの動作周波数は向上することが予測される。そのため動的リコンフィギュラブルプロセッサも並行して周波数向上を果たす必要がある。又、C言語からの多少の変更で様々なアルゴリズムを設計することができ、ソフトウェア設計の様にハードウェア設計を行うことができた。

しかし今回設計したものは、開発ツールの機能を必要最低限用いたものであり、それ故まだ性能向上の余地はあると考えている。

参考文献

- [1] IPFlex社: "DAPDNA ダイナミック・リコンフィギュラブル・プロセッサ DAPDNA-FWII BASIC コース資料", 2004
- [2] 安居院猛、長尾智晴: "C言語による画像処理入門", 昭晃堂 2001
- [3] 鈴木大輔、市川哲也、粕谷智巳: "FPGA向けモンゴメリ乗算アーキテクチャの提案", 第1回リコンフィギュラブルシステム研究会 2003