

ユビキタスプロセッサの最適設計

Optimal Design of a Ubiquitous Processor

成田 一貴† Kazuki Narita 内海 晴信† Harunobu Uchiyumi 石原 拓美† Takumi Ishihara 三村 直道† Naomichi Mimura 高木 竜哉† Tatsuya Takaki

深瀬 政秋† Masa-aki Fukase 佐藤 友暁‡ Tomoaki sato

† 弘前大学大学院理工学研究科

‡ 弘前大学総合情報処理センター

1. まえがき

IT革命をもたらしたユビキタス化の本質は、大小各種の膨大な数のマルチメディア情報機器群を世界規模で分散し、ネットワーク結合させることにあるため、情報流出、情報洪水、デジタル格差等の課題を必然的に内包する。周知の通り、その常套的な対策は組み込みソフトの強化であるが、このやり方は必然的にメモリ増加を伴う。従って、本来簡易であるべきプラットフォームの負担を増し、モバイル化に逆行しているはずである。一方、ポストユビキタスに向けてディペンダブルコンピューティングやシンビオティックシステムなどが研究されつつある。これらは総合的な分野を包含し、その理解と取扱いには高度なIT知識が前提となりがちなので、一般的な普及は必ずしも容易ではない。また、依存するソフトが大がかりである故に、大量マルチメディアデータの迅速処理には向いていない。

最近の新たな社会的要求として、きめ細かな環境対策、災害時の機能性と迅速対応、移動型サービスによる地域社会の質的向上などが加わった。このため、恒久的なネットワーク基盤とは独立に簡易敷設するアドホックネットワークの重要性が増している。しかし、アドホックネットワークでは、コストパフォーマンスや簡易性とセキュリティ脆弱性との二律背反が一層顕著になる。

我々は以上のようなユビキタス化にまつわる諸課題に対してハード的アプローチをとり、ユビキタスプロセッサ HCgorilla の開発を行ってきた [1]。HCgorilla はダブルコア構造で、各コアは Java 対応型のメディア処理用パイプラインとマルチメディアデータに対する過渡的なセキュリティを確保するためのサイファーパイプラインを備える。このようにモバイルと環境に対する省電力性、マルチメディアに対する高速高機能性、ユーザのプログラミングに対する柔軟性、ユビキタスに対する信頼性の全てを追求し、上述の諸課題をクリアすることを目的とすることから、HCgorilla をユビキタスプロセッサと呼んでいる。

ユビキタス化に必要な省電力化と高速化について、HCgorilla にはまだ開発の余地があることから、本論文では HCgorilla の総合評価を行い、現時点での課題を明らかにする。さらに、今後の最適設計指針について述べる。

2. HCgorilla の概要

表1に HCgorilla の開発履歴をまとめる。HCgorilla は2つの独立したコアを持ち、各コアはメディアパイプとサイファーパイプで構成される。これらのパイプラインに応じてデータキャッシュが独立している。HCgorilla は Java 対応で PC プロセッサ並みの柔軟性を持たせるために、HCgorilla.4 で FPU (floating point unit) を搭載した。マルチメディア処理の計算アルゴリズムでは浮動小数点が多用されるが、組み込みプロセッサではチップの制約から浮動小数点演算を固定小数点化することが多い。HCgorilla.4 は浮動小数点演算命令を有している。しかし、FPU のレイテンシは5クロックで、2クロックの IU (integer unit) との間でスケジューリングを必要とした。この課題を解決するため、HCgorilla.4 の実行段をウェーブ化 MFU で置き換えたものが HCgorilla.5 である。

本研究では、図1に示す HCgorilla.6 について評価する。HCgorilla.6 の特徴は以下のとおりである。メディアパイプについては、

- 6段で、200MHz で動作。
- 16bit×64word のインストラクションキャッシュと、16bit×8word のスタックを4個搭載。
- 231個の Java バイトコードのうち58個を直接実行。102個は、別途開発中のソフトウェア支援で展開。

サイファーパイプは、乱数発生器 (random number generator, RNG) を内蔵する。レジスタファイルからデータキャッシュに転送する間に暗号、復号用の SIMD 命令を実行することで、暗号ストリーミングを行う。

HCgorilla の開発と本研究の評価の環境を表2にまとめる。ワークステーションは IBM 社の A Pro OPT254 W/NVS285 RHL を使用する。主な評価は Synopsys 社の Design Compiler で行い、厳密な場合には Synopsys 社の primetime を用いる。

本研究は東京大学大規模集積システム設計教育研究センターを通して、シノプシス社の協力で行われたものである。

表1 HCgorillaの開発履歴

Version		HCgorilla.3	HCgorilla.4	HCgorilla.5	HCgorilla.6	
Chip parameter	Design Rule	ROHM 0.18μm CMOS				
	Area	Chip	5.0mm × 7.5mm			
		Core	4.28mm × 6.94mm			
	Power Supply	1.8V (I/O 3.3V)				
Per processor	Power consumption	241mW		274mW		
	Clock frequency	330MHz	400MHz	200MHz		
	Instruction cache	16bit × 32word × 2		16bit × 64word × 2		
	Data cache	16bit × 128word		16bit × 128word × 2		
	Stack memory	16bit × 8word × 4		16bit × 16word × 8		
	Register file	16bit × 64word		16bit × 128word		
	No. of cores	2				
Pipelines/ core	Arithmetic	No.	2/core			
		Per arithmetic pipe	EX	2-wave		2-wave MFU
			IU	NA	5-clock	
		Stacks	1		2	
		ILP degree	2		4	
		Throughput	0.07-0.09 GIPS		0.16 GIPS	
	Java bytecode	61	77	58 (102)		
	Cipher	No.	1/core			
		RNG	4-bit LFSR × 1		6-bit LFSR × 1	6-bit LFSR × 2
		Throughput	0.1-0.2 GOPS			
SIMD cipher code		2				

表2 開発環境




図1 HCgorillaの基本構成

Software	
OS	Red Hat Linux 4/SentOS 5.4
Synthesis tool	Synopsys - Design Compiler D-2010.03
Simulation tool	Synopsys - VCS version Y-2006.06-SP1
Physical Implementation tool	Synopsys - IC Compiler C-2009.06
verification tool	Mentor - Calibre v2010.02_13.12
Equivalent verification tool	Synopsys - Formality B-2008.09-SP5
Static Timing analysis tool	Synopsys - Primitime pts.vA-2007.12-SP3
Simulation tool	Synopsys - hspice simif D-2010.03 or hsim_vD-2010.03
Language	
Synthesis	VHDL
Simulation	Verilog - HDL
Technology	
Kyotouniv ROHM 0.18μm CMOS Standard Cell Library	

3. HCgorilla.6の評価

HCgorilla.6のメディアパイプとサイファーパイプについてスループット及び消費電力、面積の評価を行う。

3.1 Media pipe

メディアパイプの評価には、表3に示すテストプログラムを使用する。ASV (Advanced Safety Vehicle)や ITS (Intelligent Transport Systems)分野で使われる正規化関連の一部の処理を再現するため、演算数とループカウンタ変数に整数型、フロート型を組み合わせたプログラムルーチンA,B,Cを用意した。

表3 テストプログラム

Pipeline	Process		
Media pipe	$\sum_{k=1}^x k, x=2^n, n=1 \text{ to } 8$		
	Routine	Variable k	Loop count
	Routine A	Integer	Integer
	Routine B	Float	Float
	Routine C	Float	Integer
Cipher pipe	Double cipher of image data Register file length 32,64,128,256,512 word 1word=2byte		

図2にメディアパイプのスループットを示す。Routine A, B, C 全ての処理において0.17GIPSとなった。整数型、浮動小数点型が混在することによる命令スケジューリングの複雑化が解消されていることを示せた。




図2 Media pipe's throughput

図3にルーチンAを実行した場合のHCgorilla.6全体の消費電力を示す。電力成分の内訳を以下に示す。

Dynamic power

$$= \text{Cell internal power} + \text{Net switching power} \quad (1)$$

Cell internal power

=各セルの内部で消費される電力

$$= \text{short circuit power} + \text{switching power} \quad (2)$$

Net Switching power

$$= \text{回路内ネットの負荷容量による消費電力} \quad (3)$$




図3 HCgorilla.6の消費電力

図3より、全体の消費電力232mWに対して、プログラムを実行しているメディアパイプのCore1は67mWである。一方、計算結果の書き込み時のみ利用されるデータキャッシュ、何も処理を行っていないCore2、サイファーパイプ、つまりスイッチングがあまり行われていない部分でも合わせて164mW消費していた。この電力の成分はCore1のNet switching powerを考えた場合そのほとんどがshort circuit powerであると推測される。このことからスイッチングが行われていない部分のクロックを停止することで、消費電力の削減に繋がる。

3.2 Cipher pipe

サイファーパイプの評価はQVGAサイズの画像を暗号化することで行う。面積、消費電力とスループットのトレードオフを探るため、Core当たりのレジスタファイル、データキャッシュをそれぞれ64word、128word、256word、512word、1024wordとした回路を用意した。サイファーパイプの電力評価はスイッチング情報を加味せず、論理合成ソフトから得られる目安値を用いる。

図4はサイファーパイプのスループットをレジスタファイル、データキャッシュの容量ごとに示したものである。32wordで0.18GOPS、512wordで0.19GOPSであり、128word以降のスループットの向上は少なかった。図5はレジスタファイル、データキャッシュの容量ごとのHCgorilla.6全体の消費電力と面積である。電力、面積ともに128wordから

大幅に増加していることが分かる。図4,5から、レジスタファイル、データキャッシュの容量は128word以下が望ましい。




図4 Ciper pipe's throughput




図5 Power & Area

4. デスカッション

0.18 μ m プロセスの CMOS チップに実装した HCgorilla では、ダイナミック電力の占める割合が極めて大きい。従って、チップの省電力化のためにはこの電力成分の削減がポイントである。そのための指針を次式の静的評価で考えてみる。

$$P = \sum_{\text{all cell}} P_{\text{cell}} = \sum_{\text{the clocked cells}} P_{\text{cell}} \quad (4)$$

$$P_{\text{cell}} = A \{ CV^2 f + \tau V I_{\text{short}} f \} + V I_{\text{leak}} \quad (5)$$

$$f_{\text{max}} = (V - V_{\text{th}})^2 / V \quad (6)$$

ここで、

P: プロセッサ全体の消費電力

P_{cell} : 1セルあたりの消費電力

A: クロック供給中の実動セルが1クロックサイクル内にスイッチングする確率

$$C = C_{\text{cell}} + C_{\text{load}}$$

C_{cell} : セル内の浮遊容量 (印加電圧は第1近似)

C_{load} : セル出力側の負荷容量

V: 電源電圧

V_{th} : MOS のスレッシュホールド電圧

f: クロック周波数

f_{max} : クロック周波数の最大値

τ : オンオフ切り替え時に電源から実動セルを介してアースに短絡電流が流れる時間

I_{short} : 短絡電流が流れている全期間の平均値

I_{leak} : リーク電流

である [2]。

式(5)より、ショートサーキット電力削減のために例えば V を減らせば f が減り、f を減らせばスループットが劣化する。このように、セルレベルの省電力化には複雑なトレードオフを伴うので、抜本的な成果を得難い。そこで、式(4)に基づいて、マイクロアーキテクチャレベルの省電力化策を考える。


マイクロアーキテクチャレベルの省電力化の常套手段はゲーテッドクロックであるが、この確立した技術を HCgorilla に直接導入することはできない。何故なら、HCgorilla はウェーブ化がなされているためである。CAD ツールは通常型パイプラインの設計に特化されていることから、HCgorilla の実行段のウェーブ化はマニュアルチューニングの対応がなされてきた。CAD ツールがサポートするゲーテッドクロックは、HCgorilla には適用できない。

4.1 ウェーブ化 MFU


図6に HCgorilla の実行段を示す。図6(a)に示した base MFU を、ラフチューニングにより図6(b)のようにウェーブ化する。図7に waved MFU のクロックスピードと消費電力を示す。横軸はウェーブ化の次数で、従来型パイプラインの段数に匹敵する。Waved MFU は、base MFU の命令スケジューリング (整数演算と浮動小数点演算の間で必要) の課題を解消するが、ウェーブ化自体の本来の特徴は高速省電力の両立にある [3]。しかし、図4.1.2ではその特徴が発揮されていない。そこで、今後は

- ・レイアウト設計とチューニングを連携させる。
- ・ファインチューニングを行うことで、ばらつきに配慮したウェーブ化を行う。

以上に着手する。



(a)



(b)

図6 (a) Base MFU. (b) Waved MFU.




図7 クロックスピード&消費電力

4.2 ゲーテッドクロック

ウェーブ化を施した HCgorilla には CAD ツールがサポートするゲーテッドクロックを適用できないことから、ここではゲーテッドクロックのマニュアル手法を独自に吟味する。データパス、制御系、クロックや通常パイプラインとウェーブパイプラインの完全な融合はありえないので、マニュアル手法は妥当で意味のあるアプローチである。更に、HCgorilla にテスト容易化の機構を加える。ゲーテッドクロックと scan logic はどちらもパイプラインレジスタに対する細工なので、各々のクロックスキームを融合する必要がある。

図8に HCgorilla のメディアパイプに対するクロックスキームの融合を示す。ゲーテッドクロックのマニュアル手法

について記述せよ。Scan logic は各パイプラインレジスタに対して値の確認、変更を可能にすることで動作検証容易にする。IFU (Instruction Fetch Unit)、IDU (Instruction Decode Unit)、SAU (Stack Access Unit)、MFU のレジスタ部をシフトレジスタで構成し、scan control で任意のユニットに切り替え、シリアル入出力 scan in、scan out でレジスタの値を確認、変更を行う。Clocking gate は IDU の制御信号を基に、動作すべき回路にのみクロックを供給し、消費電力を低減する。

図9と10に Gated clock 組み込んだメディアパイプのシミュレーションを示す。図の通りに、4.3.2.1の POP 命令と1と2の加算命令について、説明する。命令読み込中では、すべてのクロックが立ち上がる。SAU 部分(DC_W_ADRS_L, DC_W_ADRS_U, DC_W_DATA_L, DC_W_DATA_U)と MFU 部分にデータが来てない状態では Clocking gate(N_GCLOCK_MFU_L, N_GCLOCK_MFU_U, N_GCLOCK_SAU_DSEL_L, N_GCLOCK_SAU_DSEL_U, N_GCLOCK_SAU_STK_L, N_GCLOCK_SAU_STK_U)が立ち下がったため、SAU 部分と MFU 部分が停止する。

図11に Gated clock に応じて SCSEL の修正した後のシミュレーションを示す。図の通り、SAU_L(DC_W_DATA_L)の部分と SAU_U(DC_W_DATA_U)の部分の SCSEL 命令に対して、それぞれ正しく動作しているのと SCSEL が正常に動作しているのが確認できる。




図8 クロックスキームの融合




図9 Gated clock シミュレーション




図10 Gated clock シミュレーション拡大図




図11 Clocking gate用 SCSEL

図12と図13にメディアパイプの面積と消費電力を示す。消費電力は静的な評価に基づくので厳密ではないが、ゲートドクロックは面積のオーバーヘッドを伴わずに消費電力を削減できることが確認できる。




図12 メディアパイプ面積




図13 メディアパイプ消費電力

5. むすび

本論文は、ユビキタスプロセッサ HCgorilla6 の設計と総合評価について述べた。メディアパイプの評価より、稼働率が低くて無駄にスイッチングが行われている部分のクロックを停止すること、即ちゲートドクロックの必要性を確認した。ゲートドクロックとウェーブパイプラインのクロックスキームの融合についても述べた。

今後の課題は、Gated clock の導入効果の動的評価である。また、最適設計に向けてウェーブ化におけるより詳細なパス遅延解析手法及び専用バッファの開発と、融合型クロックスキームの HCgorilla チップへの導入である。

文献

- [1] 内海晴信、石原拓美、三村直道、成田一貴、高木竜哉、深瀬政秋、佐藤友暁「ユビキタスプロセッサのチップ開発」信学技報, Vol. 110, No. 344, pp. 43-48 (ICD-2010-102), 2010.
- [2] T. Mudge, “Power: A First-Class Architectural Design Constraint,” Computer Magazine, Vol. 34, No. 4, pp. 52-58, April, 2001.
- [3] M. Fukase and T. Sato, “Design Techniques of Wave Pipelines,” IPSJ SIG Notes, Vol.2007, No.55, pp. 67-72 (2007-ARC-173), 31 May 2007.