# 65nm 薄膜 FD-SOIとバルクプロセスにおける アンテナダイオード起因ソフトエラーの実測と評価

曽根崎 詠二<sup>1</sup> 古田 潤<sup>1</sup> 小林 和淑<sup>1</sup>

概要:集積回路の配線加工工程上避けられない問題としてアンテナダメージがある。アンテナダイオード によりダメージを緩和可能であるが、SOI (Sillicon On Insulatar) プロセスではソフトエラー率の増加が 危惧される。アンテナダイオード起因で発生するソフトエラーの実測と評価を目的とした。65nm バルク プロセスと FD-SOI (Fully-Depleted SOI) でチップを試作し、中性子による加速実験を行った。アンテナ ダイオードを用いることでバルクプロセスではソフトエラー率が 1.4 倍程度の増加であったが、FD-SOI では約 18 倍に増加した。FD-SOI はアンテナダイオード起因ソフトエラーに非常に敏感であると言える。

# Measurements and Evaluations of Soft error induced by Antenna Diode in 65 nm Bulk and SOTB Processes

EIJI SONEZAKI<sup>1</sup> JUN FURUTA<sup>1</sup> KAZUTOSHI KOBAYASHI<sup>1</sup>

**Abstract:** During the production of MOSFETs, it happened a priblem called plasma incuded damage. The damage is protected by AD(Antenna Diode). However, AD causes increase of SER(Soft error rate) in SOI(Sillicon on insulator). We measure and evaluate SER caused by AD. Test chips are fabricated in 65nm Bulk and FD-SOI (Fully-Depleted SOI)process. Neuron irradiation tests are carried out at RCNP(Reserch Center for Nuclear Physics). In Bulk process, SER increased by AD is only 1.4 times. In FD-SOI, SER increased by AD is 18 times. This results show SER by AD in FD-SOI is very sensitive.

# 1. 序論

半導体の微細加工技術の進歩により、集積回路に搭載されるトランジスタの個数はムーアの法則に従って増加してきた[1]。近年では、1 チップに数億ものトランジスタが集積されることで低消費電力化や動作周波数向上など多くのメリットを得た。その反面、信頼性の低下が顕在化している。信頼性を低下させる要因にソフトエラーや初期劣化といった現象がある[2][3][4]。

半導体製造過程にて化学機械研磨 (CMP) やプラズマ エッチングなどにより金属配線に電荷が溜まることがあり、 その電荷の溜まった金属配線のことをアンテナという [5]。 アンテナと MOSFET が接続することでゲート部分に電荷 が流れ込み、ゲート酸化膜がダメージを受ける。それによ り MOSFET の特性が劣化し、最悪の場合ではゲート酸化 膜が破壊され、ハードエラーを引き起こす [6]。一般的な対 策としてアンテナ部の電荷を基板に流すためにアンテナダ イオードが用いられる。この方法によりゲート部分に流れ る電荷を減少させ、ダメージを緩和できる。一方で、アン テナダイオードによりソフトエラー率が増加すると考えら れる。特にソフトエラー対策として用いられる SOI 構造は 非常に高いソフトエラー耐性を示すので [7]、バルク構造 のアンテナダイオードを入れることで回路全体のソフトエ ラー率増加を招く危険性がある。したがって、本稿では完 全空乏型 SOI においてアンテナダイオードを用いることで ソフトエラー率に与える影響を評価した。

本稿の構成を述べる。第2節ではソフトエラーの発生要 因について述べる。第3節ではアンテナダイオードによる ソフトエラー率を評価するための回路構造について述べ、 第4節では中性子照射試験による実測結果、最後に第5節

<sup>&</sup>lt;sup>1</sup> 京都工芸繊維大学 電子システム工学専攻 Department of Electronics, Kyoto Institute of Technology



図 1 ソフトエラー発生機構

で結論について述べる。

# 2. ソフトエラー

本節では、ソフトエラーの発生要因とメカニズム、ソフト エラー対策として用いられるデバイスである SOI (Sillicon On Insullater) について述べる。

#### 2.1 ソフトエラーの要因

ソフトエラーとは、図1に示すように集積回路に粒子線 が突入することで発生した電子正孔対により引き起される 放射線起因一過性エラーのことを指す。

集積回路に影響を与える粒子として、アルファ線、中性 子、重イオンが挙げられる [8][9]。アルファ線はパッケー ジやボンディングワイヤーなどに含まれる放射性不純物か ら発生する。中性子は宇宙から降り注ぐ重イオンが大気と 反応することで発生する。これら2種類の粒子は地上での ソフトエラーの要因となる。重イオンは He よりも大きい 原子番号を持つイオンを指し、宇宙環境にある人工衛星な どで問題となる。

## 2.2 ソフトエラーの発生要因

ソフトエラーは、前節で述べたように粒子線により生じた電子正孔対がドレイン領域に収集されることにより発生する。ソフトエラーの発生要因には、主に誘起電荷収集と寄生バイポーラ効果の2種類がある[10][11]。それぞれの現象について以下に示す。

## 誘起電荷収集

図 2 に示すように粒子線により基板で生じた電子正 孔対の内、少数キャリア (n 型 MOSFET:電子、p 型 MOSFET:正孔) が拡散・ドリフトによりドレイン領域 に収集されることで MOSFET の出力にノイズを発生 する。

#### 寄生バイポーラ効果

図 3 に示すように粒子線により基板で生じた電子正 孔対の内、多数キャリア (n 型 MOSFET:正孔、p 型 MOSFET:電子) がドレイン領域に収集されず基板に



図 2 誘起電荷収集



図 3 寄生バイポーラ効果



図 4 バルクと SOI のソフトエラーのメカニズム

残留し、基板電位を上昇させる。基板電位上昇により MOSFET に寄生しているバイポーラトランジスタを ON になり、ソースからドレインに電流を流れること で出力にノイズが発生する。チャネル部の電位変動が 起きやすい SOI では主要因として考えられる。

## 2.3 ソフトエラー対策

デバイスレベルでのソフトエラー対策としてプレーナ型 の CMOS 回路構造の一種である SOI プロセスがある。図 4 に SOI プロセスとバルクプロセスのソフトエラー発生 メカニズムを示す。粒子線により発生した電荷は従来のバ ルク構造ではドレイン領域に収集されてしまう。一方で、 SOI プロセスでは、発生した電荷のほとんどが絶縁物の層 (BOX 層) によって遮断されるため収集されない [12]。そ のため従来のバルクプロセスに比べてソフトエラー耐性が 高い [7]。

その他の特徴として、チャネルに不純物ドーピングを行 なっていない、またはドーピングの量がわずかであるため 特性のばらつきを小さい。シリコン基板とトランジスタの 間に BOX 層が挿入されているため、トランジスタの寄生 容量や漏れ電流が小さく、高速動作や低消費電力での動作 が可能である。



**3** SOTB (Sillicon On Thin BOX)

- 2.4 薄膜 BOX SOI (SOTB: Sillicon On Thin BOX) 本研究で用いた完全空乏型 SOI の一種である SOTB に ついて図 5 に示す。通常の SOI の絶縁層膜厚はおおよそ 100 nm であるのに対し, SOTB はシリコン基板の上に 10 nm 程度の極薄の BOX 層とおおよそ 12 nm のシリコン薄 膜 (SOI 層) が形成された SOI 基板上に形成されたトラン ジスタである。
- アンテナダイオード起因ソフトエラー評価
  回路

本節では、トランジスタ間にダイオード配置することで ソフトエラー率に与える影響を評価するために構成した回 路構造について詳細に示す。

#### 3.1 測定対象

本研究では、図6に示すように通常のアンテナダイオードとは別にダイオードを構成するN+領域とP-wellの間にBOX層を挿入した素子を試作した。

アンテナの電荷を基板に流すために用いられるアンテ ナダイオードは通常、バルク構造である。SOI構造のアン テナダイオードだとBOX層により電荷が通過できないか らである。しかし、本研究で用いたSOTBのBOX層は 10nmと非常に薄いため、フラッシュメモリの動作原理と同 様に電荷がBOX層を通過すればゲート部に与えるダメー ジを緩和できる。

文献 [13] には、単体トランジスタ (NMOS) を用いて SOTB のドレイン領域から基板へ流れる電流を測定した 結果が示されており、図7に示すように電圧を2V 以上か けることで電流が流れることが分かる。また、アンテナを SOTB のドレイン領域に接続したことで、ダメージが緩和 されていることから BOX 層をトンネリング (トンネル効 果) により基板に流れたと示されている。トランジスタの ドレイン領域はダイオードと同じ構造をしているため提案 素子でもアンテナによるダメージ緩和が可能だと考えら れる。

**3.2** アンテナダイオード起因ソフトエラー発生回路 図 8 にソフトエラー発生部に相当する被測定回路 (Target



DAS2015 2015/8/26

Circuit) を示す。被測定回路は 50 段のインバータチェイン を 16 列並列に並べ、合計 800 個のインバータにより構成 されている。どのインバータでソフトエラーが発生しても 回路全体の出力が変化するように各インバータチェインの 出力は NAND と NOR で一つにまとめた構造をしている。

本研究では、アンテナダイオードや提案素子起因ソフト エラーを測定するために図9に示すようにダイオードや提 案素子をインバータ間に配置した回路を試作した。試作し たそれぞれの回路の名称と構造について以下に示す。

- 1) 1x: 標準型の構造として駆動力 1x のインバータにより 構成した回路
- 2) D\*: アンテナダイオードをインバータ間に挿入した回路
- 3) DB\*: 提案素子をインバータ間に挿入した回路 (バルク プロセスでは BOX 層を入れるプロセスがないため D\* と同様の構造となる)

配置したダイオードと提案素子の面積は x1 と x3, x9 の 3 種類ある。ダイオードの面積が大きいほど流れる電流量が 増加するためゲート部へのダメージを緩和するが、粒子 線により発生した電荷を収集する領域 (有感領域)が増加 すると考えられる。バルクと SOTB でダイオードの面積 増加による有感領域の増加率を表 1 に示す。バルクでは MOSFET のドレイン面積+ゲート面積、SOTB ではゲー ト面積を"1" と正規化し、ダイオードによる有感領域の増 加率を示した。

# 3.3 リングオシレータ型ソフトエラー測定回路

図 10 にリングオシレータ型ソフトエラー測定回路 (Measurement Circuit) の回路図を示す。



図 8 ソフトエラー発生回路 (Target Circuit)



図 9 インバータと各ダイオードの接続構造.

表 1 配置するダイオードの面積による有感領域の増加率

ダイオード	バルク	SOTB
なし (正規化)	1	1
x1	1.7	3.1
x3	3.0	7.2
x9	7.0	19

測定回路は7段リングオシレータとラッチ、カウンタで 構成されており、読み出し用にフリップフロップを直列に つなげたシフトレジスタが搭載されている。放射線により ソフトエラー発生回路で発生したノイズパルスが本回路 の"IN"に入力されるとリングオシレータが発振する。リ ングオシレータはパルスの長さ分だけ発振するのでカウン タで発振回数を測定することで、大まかなパルス幅が分か る。カウンタで測定できない細かいパルス幅はラッチによ リ測定する。カウンタとラッチの値をフリップフロップを 用いて出力することでソフトエラーの発生数と発生した SET のパルス幅を測定できる仕様になっている。詳しい構 造については文献[14]に示す。

測定回路の測定分解能(測定可能な最小パルス幅)はリ ングオシレータを構成する6段のインバータとNANDの 遅延時間の平均であり、バルクとSOTBにおけるそれぞれ の測定分解能は33.5psと22.1psである。各デバイスにお ける測定分解能を測定した結果を図11に示す。

# 4. 中性子照射試験によるソフトエラー率の評 価方法と実測結果

本節では、中性子照射試験を用いたソフトエラー評価方 法と実測結果を示す。



図 10 リングオシレータ型ソフトエラー測定回路 (Measurement Circuit)



図 11 バルクおよび SOTB における測定回路の測定分解能測定結果

# 4.1 テストチップ

図 12 にアンテナダイオード起因ソフトエラー率を実測 するために試作したテストチップを示す。6.2mm×6.2mm のチップの 1.5mm×5.0mm の領域に、ソフトエラー評価回 路を合計で 686unit 搭載した。1unit とは、1 種類の被測定 回路と測定回路を合わせた回路である。各被測定回路は縦 方向に 98 個が並んでいるため、測定対象となるインバータ またはインバータ+ダイオード(提案素子)は 78400bit ず つ搭載されている。測定回路のラッチとカウンタの値を出 力するフリップフロップはアレイ状に配置されており、図 12 の矢印方向に出力する仕様である。また、フロアプラン の左下にある"CAL"は測定回路をキャリブレーションす るための回路である。リングオシレータを用いてノイズパ ルスを生成し、測定回路に入力することで測定分解能を測 定できる。

#### 4.2 測定環境

大阪大学の核物理研究センター (RCNP) で中性子照射 試験を行った。本実験施設は地上における中性子数を加速 して実験を行うことが可能であり、本研究では地上の中性 子数を 3.90×10<sup>8</sup> に加速して実験を行った。測定時の電源 電圧 V<sub>dd</sub> は標準電圧である 1.2V とし、測定回数は 112 回 で、1 回の測定時間は 3 分とした。また、中性子は基板の Si 原子に衝突して生じた荷電粒子が、電子正孔対を生成 しないとソフトエラーとならないため中性子によるエラー は観測が難しい。短時間で多くのエラーを観測するために 図 13 に示すように複数ボードを同時に測定した。1 つの DUT(Device Under Tests) ボードにバルクチップを 2 チッ



図 12 テストチップのフロアプラン



図 13 中性子照射試験の様子

プ、SOTB を2チップの4チップ搭載した。その4チップ 搭載ボードを6枚積層し、計24チップを同時に測定した。 バルクは動作不良のチップが1個あったため各デバイスの 有効チップ数はバルクが11チップ、SOTB が12チップと なっている。

4.3 アンテナダイオード起因ソフトエラー率の実測結果

図 14 にバルクと SOTB におけるアンテナダイオード 起因ソフトエラー率の実測結果を示す。縦軸はソフトエ ラー率 SER (Soft Error Rate)、単位は [FIT/Minv.] であ る。FIT とは 10<sup>9</sup> 時間に発生するソフトエラー率を表す単 位である。

両デバイスともアンテナダイオードを配置することで ソフトエラー率が増加していることが分かる。1x と D1 のソフトエラー率を比較すると、バルクでは約 1.6 倍、 SOTB では約 7.5 倍となった。SOTB 構造のインバータ は 1.02FIT/Minv. と非常に高いソフトエラー耐性であるた め、バルク構造のアンテナダイオード起因で発生したソフ



DAS2015 2015/8/26

図 14 バルクおよび SOTB におけるアンテナダイオード起因ソフ トエラー率の実測結果

D3

D9

D1

トエラーに非常に敏感であることが分かる。

SER [FIT/MInv.]

10

0

1x

次に、配置するアンテナダイオードの面積を大きくした 場合である。両デバイスともにアンテナダイオードの面積 増加に伴ってソフトエラー率が増加していることが分かる。

ダイオードの面積を x1 から x3 にするとソフトエラー率 がバルクでは 1.4 倍、SOTB では 2.4 倍と増加した。これ は 3.2 節で述べたように有感領域の増大に起因するものだ と考えられるが、有感領域の増大に比例してソフトエラー 率が増加するわけではない。x3 から x9 にするとバルクで は約 1.1 倍、SOTB では 1 倍と増加率が減少している。こ れには 2 つの理由が考えられ、一つ目はアンテナダイオー ド配置によりトランジスタの出力容量も増加するためオン 状態になるまでに必要な電荷量が増加し、ソフトエラーが 発生しにくくなったからである。二つ目は容量増加により 伝搬できる最小パルス幅が長くなり、短いパルスが発生し ていても伝播出来なかったからである。

#### 4.4 提案素子起因ソフトエラー率の実測結果

図 15 に SOTB におけるアンテナダイオードおよび提案 素子起因ソフトエラー率の実測結果を示す。横軸はアンテ ナダイオードおよび提案素子の面積である。

ダイオードを構成する N+領域と P-well に BOX 層を挟 んだ提案素子ではソフトエラーが 1 つしか発生せず、D9 と DB9 を比較すると提案素子のソフトエラー率はアンテ ナダイオードの約 1/18 倍であった。この結果より提案素 子はアンテナダイオードに比べて非常に高いソフトエラー 耐性を示す素子であることを分かる。また、3.1 節で述べ たように提案素子と同様の構造である SOTB のドレイン 領域でアンテナによるダメージが緩和できたことと本研究 の結果よりアンテナダイオードに 10nm の BOX 層を挟ん だ素子は、アンテナによるダメージとソフトエラー率をと もに抑制できると言える。



図 15 SOTB における提案素子起因ソフトエラー率の実測結果

# 5. 結論

本研究では、MOSFET の初期不良の原因となるアンテ ナダメージを緩和するために配置するダイオードによりソ フトエラー率に与える影響を評価した。

ダイオード配置によりソフトエラー率に与える影響を評価するために7種類のソフトエラー評価回路を搭載した。 65nm バルクプロセスとSOTBでチップを試作し、大阪大学のRCNPで中性子照射試験にて加速実験を行った。

アンテナダイオード起因ソフトエラー率の実測結果につ いては、両デバイスともにダイオード配置に伴ってソフト エラー率が増加した。1x と D1 のソフトエラー率を比較す ると、バルクでは約 1.6 倍なのに対して SOTB では約 7.5 倍であった。この結果より SOTB ではアンテナダイオー ド起因ソフトエラーに非常に敏感である。

次に提案素子起因ソフトエラー率の実測結果についてで ある。提案素子ではソフトエラーが一つしか発生せず、ア ンテナダイオードに比べて非常に高いソフトエラー耐性を 示す素子であった。文献 [13] によれば提案素子と同じ構造 である SOTB のドレイン領域にアンテナを接続すること でダメージを緩和したことから提案素子は、初期劣化とソ フトエラーをともに抑制できる。

謝辞 本研究は JSPS 科研費 15H02677, 26889037, STARC 共同研究の助成を受けて実施したものである。 また、東京大学大規模集積システム設計教育研究センター を通し、シノプシス株式会社,日本ケイデンス株式会社, メンター株式会社の協力で行われたものである。

#### 参考文献

- G.E. Moore, "Cramming more components onto integrated circuits", *Proceedings of the IEEE*, Vol. 86, (1998), pp. 82–85.
- [2] "戸坂義春", ""知っておきたいソフト・エラーの実態"", "日経エレクトロニクス", 2005 年7月24日号, (2005).
- [3] R. Kishida, A. Oshima, M. Yabuuchi, and K. Kobayashi,

"Initial and Long-Term Frequency Degradation on Ring Oscillators from Plasma Induced Damage in 65 nm Bulk and Silicon On Thin BOX processes", *JJAP*, (2015), pp. 04DC19–1–6.

- [4] W. H. Choi, S. Satapathy, J. Keane, and C. H. Kim, "A Test Circuit Based on a Ring Oscillator Array for Statistical Characterization of Plasma-Induced Damage", *CICC*, (2014), p.14-3.
- [5] S. Samukawa, "Plasma-Induced Damage and Its Control in Plasma Etching Processes", *ICICDT*, (2007), pp. 1–4.
- [6] F. L. Chow and A. Chin, "Failure Analysis on Plasma Charging Induced Damage Due to Effect of Circuit Layout & Device Structure Marginality", *IPFA*, (2012), pp. 1–5.
- [7] J. Furuta, E. Sonezaki, and K. Kobayashi, "Radiation hardness evaluations of 65nm fully depleted silicon on insulator and bulk processes by measuring single event transient pulse widths and single event upset rates", *JJAP*, (2015), pp. 04DC15–1–6.
- [8] R.C. Baumann and D. Radaelli, "Determination of Geometry and Absorption Effects and Their Impact on the Accuracy of Alpha Particle Soft Error Rate Extrapolations", *IEEE Trans. Nucl. Sci.*, Vol. 54, No. 6, pp. 2141– 2148, (2007).
- [9] ShiJie Wen, R. Wong, M. Romain, and N. Tam, "Thermal neutron soft error rate for SRAMS in the 90nm-45nm technology range", *Proc. Int. Reliability Phys. Symp.*, (2010), pp. 1036–1039.
- [10] N. Seifert, B. Gill, K. Foley, and P. Relangi, "Multi-cell upset probabilities of 45nm high-k + metal gate SRAM devices in terrestrial and space environments", *IEEE International Reliability Physics Symposium*, (2008), pp. 181–186.
- [11] T. Nakauchi, N. Mikami, A. Oyama, H. Kobayashi, H. Usui, and J. Kase, "A novel technique for mitigating neutron-induced multi-cell upset by means of back bias", *IEEE International Reliability Physics Sympo*sium, (2008), pp. 187–191.
- [12] D. Kobayashi, K. Hirose, H. Ikeda, and H. Saito, "Radiation-Induced Pulse Noise in SOI CMOS Logic", *ECS Transactions vol.35*, (2011).
- [13] R. Kishida, A. Oshima, and K. Kobayashi, "Negative Bias Temperature Instability Caused by Plasma Induced Damage in 65 nm Bulk and Silicon on Thin BOX (SOTB) Processes", *IRPS*, (2015), pp. CA.2.1–CA.2.5.
- [14] J. Furuta, K. Yamamoto, K. Kobayashi, and H. Onodera, "Evaluation of Parasitic Bipolar Effects on Neutron-Induced SET Rates for Logic Gates", *IRPS*, (2012), pp. SE.5.1–SE.5.5.