28 nm UTBB FD-SOI プロセスにおける 線照射による 低電圧動作時のFFのソフトエラー耐性評価

一二三 潤 1 曽根崎 詠二 1 山口 潤己 1 古田 潤 1 小林 和淑 1

概要:集積回路の高集積化により用途が多様化し,医療機器など高信頼性が求められるシステムではソフト エラーの対策が必須となっている.高いソフトエラー耐性を持つデバイスも低電圧動作させるさいにはソ フトエラーが発生する.本研究では28nm UTBB FD-SOI プロセスで作成した FF のソフトエラー耐性を 線照射測定により評価する.エラー数は電源電圧を低下させることで増加するが,増加傾向に FF の動 作状態依存性が見られる.この動作状態依存性を発生させている原因を検証することを目的として,レー ザーを照射によるソフトエラー測定を行うための FF のスタンダードセルを設計しチップに実装した.

Evaluation of Soft Error Tolerance of Flip-Flops at Low Voltage Operation in a 28nm UTBB FD-SOI Process by Alpha Particle Mmeasurement

 ${\rm Masashi}\;{\rm Hifumi}^1\;\;{\rm Eiji}\;{\rm Sonezaki}^1\;\;{\rm Junki}\;{\rm Yamaguchi}^1\;\;{\rm Jun}\;{\rm Furuta}^1\;\;{\rm Kazutoshi}\;{\rm Kobayashi}^1$

Abstract: Recently, VLSIs have a wide range of uses. It is necessary for a high reliability system to mitigate soft errors. Even highly-reliable devices with lower soft error rates become unreliable at low voltage. We evaluate the soft errors tolerance of flip-flop at low voltage operation in a 28nm UTBB (Ulta-Thin Body and Box) FD-SOI process by alpha particle measurement. Experimental results show that the number of errors increases as the power supply voltage decreases. However, the error rates fluctuate by the state of clock and stored data of the flip-flops. We designed several flip-flop layouts for measuring by pulsed laser irradiation to confirm this reasons.

1. 序論

集積回路 (LSI) は微細化による高集積化が進み,それに 伴い計算機の性能の向上,さらに微細化が進むというサイ クルが繰り返されている.微細化が進む一方,従来地上で は考慮すべき問題ではなかったソフトエラーが無視できな い問題となっている.微細化によって1つの集積回路に搭 載できるトランジスタ数が増え,ソフトエラーは発生しや すくなっている.高性能化により,かつてより用途は多様 化し,現在では航空機,医療機器などにも多数使用されて いるため,高信頼なLSIの需要が拡大している.よって今 後のLSIにはソフトエラー対策は必要不可欠である.ソ フトエラーの対策にはデバイスレベル,回路レベルなどの 対策が考えられている.回路レベルの対策としては冗長化 などが挙げられる.デバイスレベルでは SOI (Silicon On Insulator) というシリコン基板とトランジスタの間に絶縁 膜層 (BOX 層)を挿入する構造が挙げられる.本論文では 28 nm UTBB FD-SOI プロセスでのソフトエラーについ て述べる.UTBB とは Ultla Thin Body and BOX のこと で,SOI における Body と BOX 層を極めて薄くしたもの である.このプロセスで作成されたフリップフロップは高 いソフトエラー耐性を持つことが知られているが,低電圧 時にはソフトエラーの発生率が増加する.

本稿では,28nm UTBB FD-SOI プロセスにおいて, 58,800 段のシフトレジスタが搭載されたチップを設計し, そのチップの低電圧動作時のソフトエラー耐性を 線照射 によるソフトエラー測定を行い評価する.第2節では,ソ フトエラーの要因,種類,対策について述べる.第3節で

¹ 京都工芸繊維大学 電子システム工学専攻 Department of Electronics, Kyoto Institute of Technology



図 1 ソフトエラー発生機構

は 線起因の SEU について,実測方法と結果を述べる.第 4節では,実測結果からエラー耐性を検証するために行う レーザー照射によるソフトエラー測定方法について,設計 したスタセルレイアウト構造と,チップに搭載したシフト レジスタについて述べる.第5節で本稿の結論を述べる.

2. ソフトエラー

ソフトエラーとは,集積回路に粒子線等が突入すること により電子正孔対が生成され,一時的にラッチの保持値が 反転するエラーである.物理的損傷,故障によって永久に 正常動作を行えないハードエラーとは異なり,一過性のエ ラーであるため再起動を行い値を書き換えることで正常動 作を行うことが可能である.しかし,常に正常動作するこ とが求められる航空機,医療機器,人工衛星などでは無視 することのできない問題となり,対策は必須である.ソフ トエラー発生機構を図1に示す.

粒子線が集積回路に突入することによって基板部に電子 正孔対が発生,ドレイン領域に電子が収集され,電荷が変 化し保持値が反転する(電荷収集起因).基板に残留する正 孔は基板の電位を上昇させ,基板・ソース・ドレインから なる寄生バイポーラトランジスタが ON 状態となり.保持 値を反転させる(寄生バイポーラ効果).

2.1 Single Event Effect

先に述べた粒子線等が LSI に突入することによって発生 する一時的もしくは定常的な故障を総称して SEE (Single Event Effect) と呼ぶ.SEE はいくつかの種類があり,代 表的な物としては SEU (Single Event Upset), SET (Single Event Transient), SEL (Single Event Latch-up)等が ある [1].

2.1.1 Single Event Upset

SRAM やラッチ等のデータを保持するループ状の構造に 粒子線などが衝突することによって直接的に保持している データが反転するソフトエラーである.これを SEU と呼 ぶ.反転する bit 数が1つの場合は SBU (SingleBit Upset) ,2つ以上の場合は MCU (Multiple Cell Upset) と分類さ れる.微細化による電源電圧の低下に伴い,保持データが 反転するために必要な電荷量が減少しているため発生する



2 Silicon On Insulator

確率も上昇する傾向にある.

2.1.2 Single Event Transient

SRAM やラッチのデータ保持部以外で,粒子線の突入 により生じた電子正孔対がパルスが生じる.このパルスが データ保持部の CLK の立ち上がり時に取り込まれること で保持データが反転するソフトエラーである.このパル ス波は SET パルスという.SET パルスは CLK の周期が 短くなるとデータ保持部へ取り込まれる確率が上昇する. ラッチ部以外で SET パルスが発生した場合,パルスがラッ チに取り込まれない限りエラーは発生しない.

2.1.3 Single Event Latch-up

半導体デバイスには回路構成の組み合わせによりサイリ スタとよく似た回路ができる.その半導体基板上に形成さ れているサイリスタ構造 (pnpn型, npnp型) に粒子線が突 入し,電子正孔対が生成され ON 状態になることで,本来 意図しない経路で電流が流れる.再起動によって回復する が,電流が増加するとデバイスが故障する永久故障 (ハー ドエラー) となる.

2.2 ソフトエラー対策

ソフトエラーの対策には回路レベル,デバイスレベル, システムレベルの対策が存在する.ここではデバイスレベ ルの対策として SOI (Silicon On Insulator) について説明 する.

2.3 Silicon On Inslator

SOI はプレーナ型の CMOS 回路構造の一種である.シ リコン基板とトランジスタ (表面シリコン)の間に,絶縁物 (BOX, Buried OXide)の層を挿入した構造である.SOI構 造を図 2 に示す.SOI には空乏層が BOX 層まで達しない PD-SOI (Partially Depleted-SOI)と空乏層が BOX 層まで 達する FD-SOI (Fully Depleted-SOI)が存在する.BOX 層には主に,SiO₂やサファイアが用いられる.FD-SOIの 利点として BOX 層を持たない従来のバルク構造とは異な り,Body に不純物を添加しないで済むために特性のばら つきを抑えやすい.

2.3.1 SOI の利点

BOX 層上にトランジスタが作成されることにより, ソー ス・ドレインと BOX 層の間の寄生容量が無いため, より



3 28nm UTBB FD-SOI[2]

高速なデバイスが実現可能となる.従来のバルク構造では 粒子線の突入によって発生した電荷はドレイン領域に収集 される.それに対し,SOIではBodyで発生した電荷はド レイン領域に収集されるが,BOX層以下の基板で発生し た電荷は絶縁膜層によって遮られるためドレイン領域では 収集されないためバルク構造と比較して高いソフトエラー 耐性を持つ.

2.3.2 SOI の欠点

SOI の欠点としてセルフヒーティングが挙げられる. BOX 層が断熱材の役割をしてトランジスタの動作により 発生した熱が基板に逃げずトランジスタに蓄積する.それ によってトランジスタが高温になり,電流が減少し動作が 遅くなる.特にトランジスタのオンオフが多いクロック バッファ,I/O トランジスタで問題となる.またバルクプ ロセスに比べて ESD 耐性(静電気による LSI の破壊耐圧) が低い.トランジスタと基板やウェルへの接合がないため に,静電気による電流が入った時に,電流が逃げる場所が 保護トランジスタのみになるためデバイスが壊れやすい. ウェハ処理中や組み立て時に発生する静電気を抑えること で対策出来る.

3. Ultra Thin Body and BOX

今回の設計プロセスである 28 nm UTBB FD-SOI の構 造を図 3 に示す [2]. UTBB (Ultra Thin Body and BOX) は,BOX 層を薄くした SOTB に加えて空乏層部である Body も同様に薄くした構造である.これにより Body を 不純物なしで製造できるためばらつきをさらに抑えること ができる.さらに,基板バイアスを制御でき,Body の寄 生容量を抑え,Body を流れる電子を効率的に制御するた め,性能を低下させるリーク電流が大幅に低減する.基板 に正の電圧をかける FBB (Forward Body Bias) では高速 スイッチングを可能とする.UTBB のゲートには従来のプ ロセスで使用されていた SiO₂ とは異なり HfO₂ (ハフニウ ム酸化膜) 系の材料を使用した High-k Metal Gate が用い られる.

4. 線照射ソフトエラー測定

粒子の測定は 線源を用いることで容易に測定する ことが可能である. 線起因のソフトエラーは,短時間で



図 4 検証対象の FF



図 5 測定対象チップ

エラーが発生するが与えるエネルギー量が小さい.また, トータルドーズ効果によって LSI が永久故障する恐れがあ るため長時間の連続測定を行うことは出来ない.

4.1 測定対象

測定に用いるのは一般的な TGFF(図 4) で構成された 58,800 段のシフトレジスタである.チップの概要を図 5 に 示す.

4.2 測定方法

測定の流れを以下に示す.

- (1)標準電圧(1.0V)でシフトレジスタ全段に値を書き込む.
- (2) CLK の発振を停止させ,電源電圧 (VDD) を下げる.(保持状態)
- (3)1分間 線を照射
- (4)標準電圧で値を読み出し,SEUが発生したFFのビット数の合計をエラー数とする.
- 4.3 測定条件
 - 以下に測定した条件を示す.
 - (DATA, CLK) **全**条件 (動作状態依存性)
 - VDD = 1.0V 0.9V 0.8V 0.7V 0.6V 0.5V 0.45V 0.4V (電源電圧依存性)

表 1 電源電圧,動作状態依存性							
	(DATA,CLK)						
	(0, 0)	(0, 1)	(1, 0)	(1, 1)			
VDD[V]	平均エラー数						
1.0	0	0	0	0			
0.9	0	0	0	0			
0.8	0	0	0	0			
0.7	0	0.2	0.2	0			
0.6	0	0.6	0.8	0			
0.5	1.6	1.0	0.8	0			
0.45	8	0.8(2.0)	1.8	0			
0.4	36.4	1.0(9.0)	9.2(18.4)	1.2(42)			

表 2 VDD=0.5V でのバイアス依存性

(DATA,CLK)		(0, 0)	(0, 1)	(1, 0)	(1, 1)	
VBP[V]	$V_{\rm bsP}$ [V]	平均エラー数				
0.6	-0.1	6.6	3.2(1.8)	1.4	0	
0.7	-0.2	14.8	2.6(1.8)	2.2	0.2	
0.8	-0.3	42.2	2.6(1.8)	2.6	0	
0.9	-0.4	79.4	3.0(3.0)	1.8(2.0)	0.6	
1.0	-0.5	134.2	6.4(3.0)	2.0(2.0)	0	

 VDD = 0.5V に固定 基板電位 (VBP:PMOS バック ゲートバイアス電圧)1.0V ~ 0.6V 1.0V 刻み (バイアス 依存性)

測定は1つの条件に対して繰り返し5回行い,エラー数の平均値を算出する.

4.4 測定結果

電源電圧を変更して測定を行った結果を表1に,電源電 圧 0.5V 時に基板電圧 VBP を変更して測定を行った結果を 表 2 に示す.V_{bsP} は PMOS へのバイアス電圧である.表 内の()は動作しなかった FF があることを示し,()内の数 字は動作しなかった FF の数を示し,横の数字はエラーの 参考数字を示す.

4.5 考察

図6にVDD=0.4V,(DATA,CLK)=(0,0)での 線照射 ソフトエラー測定のプロセス間の比較を示す.比較対象は 65nm SOTB プロセスのTGFFで構成された全69120段の シフトレジスタであり,全縦軸は1ビットあたりに発生し たエラー数を示す.この比較より,28nm UTBB FD-SOI プロセスは65nm SOTB プロセスより約3倍のソフトエ ラー耐性を持つことが分かる.

測定結果から, FF の動作状態によってエラー耐性に異 なる傾向が見られる.図7に動作状態によるエラー数を比 較した棒グラフを示す.

(DATA, CLK)=(0, 0) では低電圧動作時に他の状態と比較して低いエラー耐性を示す.一方,(DATA, CLK)=(1, 1) は他の条件と比較すると,高いエラー耐性を示す.電



(DATA, CLK) 図 7 エラー数の動作状態比較

(1, 0)

(1, 1)

(0, 1)

(0, 0)

源電圧 0.4V 時の (DATA, CLK)=(1, 1) のエラー耐性は (DATA, CLK)=(0, 0) のエラー耐性の約 30 倍である.

このエラー数の動作状態依存性は, ML と SL のレイア ウト構造の違いによるものであると考えられる.(DATA, CLK)=(0,0)の場合はSL側がラッチ状態となり、(DATA、 CLK)=(1,1) では ML 側がラッチ状態となる.ここで検証 対象の FF のレイアウト上の Diffusion とポリのみの概略 を図 8 に示す.ML ではインバータとトライステートイン バータの Diffusion が共有しているのに対して, SL は共有 せずにダミーポリが置かれている.このダミーポリ直下に は STI(Shallow Trench Isoration) 層が埋め込まれている. STI はその量が多いと近傍の Diffusion にストレスを与え る.ストレスが与えられた PMOS では正孔の移動度が減 少し, ON 電流が減少する. 逆に NMOS にストレスが与 えられると電子の移動度は増大し, ON 電流は増加する. このことから, (DATA, CLK)=(0, 0) 時には STI の影響に よるストレスで SL のインバータの PMOS 部の ON 電流 が低下し,値の反転が起こりやすくなっていることが考え

Master Latch Slave Latch

図 8 TGFF のレイアウト概略



図 9 レーザー照射ソフトエラー測定

られる.

この原因を確かめるするために,回路シミュレーション, デバイスシミュレーションを行ったが,検証することは出 来なかった.

また,バイアス依存性に関しては PMOS の基板電圧が 0.1V 上がるだけで (DATA, CLK)=(0,0) でのエラー数は 約2倍に増えていくことがわかる.

5. レーザー照射ソフトエラー測定

レーザー照射測定は,集積回路内のレイアウトのエラー 耐性が弱い箇所を測定するのに便利な測定である[3].この 測定方法は2002年に確立した測定方法で,他のプロセス および SOI においては SEE の測定に成功している[4][5].

線,中性子などを用いる測定方法とは異なり,照射する 箇所はチップ全面ではなく電子正孔対を発生させたい箇所 にのみ照射することが出来る.

5.1 原理

レーザーが半導体デバイスに照射された時,照射領域内 の Si 結晶で電子正孔対が生成される [4].レーザー照射測 定時の電子正孔対の発生を図 9 に示す. 結晶内の Si 分子 に捕縛されていた電子が二光子吸収過程でレーザーの持つ エネルギーを吸収し励起する.28 nmUTBB FD-SOI プロ セスにおいても Body の Si 結晶内で二光子吸収過程を起こ すことで保持値を反転させる [6][7].

デバイスに照射されたレーザーのエネルギー量 E(nJ) と LET (MeVcm²/mg) の関係を,式1に示す [5].照射した



図 10 TGFF のレイアウト



図 11 Target: SL インバータ NMOS

レーザーのエネルギーからエラー発生時の LET を算出,値 が反転するレーザーのパルスエネルギーの最小値から各照 射箇所でのソフトエラー発生のしきい値 LET を求める.

$$E^2 = 0.95 \times LET \tag{1}$$

5.2 測定用レイアウトの設計

レーザー照射によるソフトエラー測定を行うには,従来 のレイアウトとは異なり,専用のレイアウトを設計する必 要がある.レーザーはレイアウト上の配線等で用いられる メタルに当たると反射するため,目的の照射箇所上に配線 されているレイアウトでは照射することができない.FF の特性は変えずに,上位配線を用いて照射箇所の配線を迂 回させたスタンダードセルを設計する.変更例として,シ フトレジスタを構成する TGFF と,(DATA, CLK)=(0,0) 時のエラー発生箇所として考えられる SL のインバータの NMOS のスタンダードセルのレイアウトを図 10,11 に示 す.レイアウトにて赤はポリ,緑は Diffusion,青色は金属 配線,水色は上位配線を示す.

その他にもラッチ回路を構成するインバータ,トライス テートインバータの各トランジスタのソフトエラー耐性を 比較するために,専用のスタンダードセルを計8種類設 計した.設計したそれぞれのスタンダードセルごとに25 段のシフトレジスタを作成する.設計したシフトレジスタ の一部の概要を図12に示す.1つのスタンダードセルご とに図のような25段のシフトレジスタを作成する.図の 空白の部分にはフィルが配置されている.照射しない側の MOSには,配線に用いたメタルの上位メタルからトップ メタルまで用いてレーザーを通さないようシールドを各段 ごとに配置する.図はNMOS へ照射する目的のシフトレ

DAS2015 2015/8/26



図 12 NMOS へ照射する際のマクロの構造

ジスタのためシールドは PMOS 上位部に配置, PMOS へ 照射する場合は NMOS 上位部に配置する.マクロ内での フリップフロップ,バッファ,シールドの配置した.また, 照射する側の MOS の上位にダミーメタルが作成されない ようにレイアウト上で指定した.このような 25 段のシフ トレジスタをそれぞれ接続し,計 200 段のシフトレジスタ を設計し,チップに実装した.

6. 結論

本論文で評価を行ったのは, 28 nm UTBB FD-SOI プロ セスにおいて TGFF で構成された全 58,800 段のシフトレ ジスタである. 線照射測定により, FF の動作状態依存 性,電源電圧依存性,また PMOS へのバイアス依存性を 評価した.電源電圧が標準電圧で動作しているとき,ソフ トエラーは観測されなかった.電源電圧を低下させていく とエラー耐性が低くなっていった. 28nm UTBB FD-SOI プロセスは低電源電圧 (0.4V) 時では 65nm SOTB プロセ スの約3.1倍のソフトエラー耐性を持つことが分かった. エラー耐性は FF の動作状態依存性が見られた.電源電 圧 0.4V, (DATA, CLK)=(1, 1) のエラー耐性は (DATA, CLK)=(0,0)のエラー耐性の約30倍となった.これはML と SL のレイアウト構造の違いによって STI のストレスが 異なることで発生していると考えられるが,シミュレー ションで検証することは出来なかった.

レーザー照射によるソフトエラー測定は,高エネルギー のレーザーを半導体に照射し,二光子吸収過程により電子 正孔対を生成させる. 線照射測定とは異なり,チップ内 の電子正孔対を発生させる箇所に限定した照射が可能であ る.レーザーの照射箇所ごとに8種類のスタンダードセル を設計した.各スタンダードセルごとに25段,計200段 のシフトレジスタを設計,チップに実装した.チップの到 着後実測を行い,FF内の箇所ごとのソフトエラー耐性を レーザー照射測定を用い,各トランジスタのエラー耐性を 求め,レイアウト構造のFFの動作状態依存性検証する.

謝辞

本研究は JSPS 科研費 15H02677,26889037,STARC 共 同研究の助成を受けて実施したものである.本研究は東 京大学大規模集積システム設計教育研究センターを通し, CMP,STMicroelectronics,シノプシス株式会社,日本ケ イデンス株式会社,メンターグラフィックス株式会社の協 力で行われたものである.

参考文献

- Edward Petersen, "Single event effects in aerospace", John Wiley & Sons, (2011).
- [2] G. Gasiot, D. Soussan, M. Glorieux, C. Bottoni, and P. Roche, "SER/SEL performances of SRAMs in UTBB FDSOI28 and comparisons with PDSOI and BULK counterparts", *Reliability Physics Symposium*, 2014 IEEE International, (2014), pp. SE.6.1–SE.6.5.
- [3] F.R. Palomo, J.M. Mogollon, J. Napoles, H. Guzman-Miranda, A.P. Vega-Leal, M.A. Aguirre, P. Moreno, C. Mendez, and J.R. Vazquez de Aldana, "Pulsed Laser SEU Cross-Section measurement using coincidence detectors", *Radiation and Its Effects on Components and Systems (RADECS), 2008 European Conference on*, (2008), pp. 147–151.
- [4] D. McMorrow, W.T. Lotshaw, J.S. Melinger, S. Buchner, and R.L. Pease, "Subbandgap laser-induced single event effects: carrier generation via two-photon absorption", *Nuclear Science, IEEE Transactions on*, Vol. 49, No. 6, pp. 3002–3008, (2002).
- [5] J.R. Schwank, M.R. Shaneyfelt, D. McMorrow, V. Ferlet-Cavrois, P. Dodd, D.F. Heidel, P.W. Marshall, J.A. Pellish, K.A. LaBel, K.P. Rodbell, M. Hakey, R.S. Flores, S.E. Swanson, and S.M. Dalton, "Estimation of Heavy-Ion LET Thresholds in Advanced SOI IC Technologies From Two-Photon Absorption Laser Measurements", *Nuclear Science, IEEE Transactions on*, Vol. 57, No. 4, pp. 1827–1834, (2010).
- [6] Milosz Pawlicki, Hazel A. Collins, Robert G. Denning, and Harry L. Anderson, "Two-Photon Absorption and the Design of Two-Photon Dyes", *Angewandte Chemie International Edition*, Vol. 48, No. 18, pp. 3244–3266, (2009).
- [7] Martin Schultze, Krupa Ramasesha, C.D. Pemmaraju, S.A. Sato, D. Whitmore, A. Gandman, James S. Prell, L. J. Borja, D. Prendergast, K. Yabana, Daniel M. Neumark, and Stephen R. Leone, "Attosecond band-gap dynamics in silicon", *Science*, Vol. 346, No. 6215, pp. 1348– 1352, (2014).