

レイトランキング法を高速処理する専用並列 レンダリング・マシン『熱視線』の要素プロセッサ・ アーキテクチャ

—VLIW アーキテクチャおよび性能評価—

權 五 鳳[†] 村 田 誠 治^{††*}
村 上 和 彰^{††} 富 田 眞 治^{†††}

筆者らは、レイトランキング(ray tracing)法を高速処理する専用並列レンダリング・マシン『熱視線』を開発している。『熱視線』は、マルチプロセッサ処理、マクロパイプライン処理、および、命令レベル並列処理の3レベルの並列処理を活用し高速化を図っている。すなわち、システム全体をマルチプロセッサ構成として画面分割型の並列処理を行い、次に個々の要素プロセッサを3ステージのマクロパイプライン構成として1本の光線に対する機能分割型のオーバラップ処理を行い、そして各ステージのプロセッサにVLIW(超長形式機械命令)アーキテクチャを採用している。本論文では『熱視線』の要素プロセッサ・アーキテクチャ、特にマクロパイプラインの各ステージ(物体探索ステージおよび交点計算ステージ)における命令レベル並列処理およびVLIWアーキテクチャについて述べている。性能評価の結果、VLIW処理により最低1.91倍～最高2.31倍の性能向上が可能であることを示している。

Processing Element Architecture of a Parallel Rendering Machine for High Speed Ray-Tracing

—VLIW Architecture and Preliminary Performance Evaluation—

OUNG GWUN,[†] SEIJI MURATA,^{††*} KAZUAKI MURAKAMI^{††} and SHINJI TOMITA^{†††}

This paper introduces a parallel rendering machine for high-speed ray tracing, which machine exploits three levels of parallel processing: i) multiprocessing at the system level, ii) macropipelining at the processing-element level, and iii) instructional-level parallel processing at the stage level. This paper focuses on instruction-level parallel processing at the stage level. First, a ray tracing algorithm, called 3MPRT (3-stage macropipelined ray tracing), and 3MPPE (3-stage macropipelined processing element) architecture, which implements 3MPRT directly, are presented to show how the ray-tracing task is implemented through three stages: OS (object search), IC (intersection calculation), and SC (shading calculation). This paper then describes the VLIW architectures for OS and IC stages. The VLIW architectures are evaluated through simulation, varying the benchmark scene characteristics and the object-space subdivision. From the simulation results, the paper concludes that the VLIW implementation is 1.91~2.31 faster than a non-VLIW implementation of 3MPRT.

† 九州大学工学部情報工学科

Department of Information Sciences Faculty of Engineering, Kyushu University

†† 九州大学大学院総合理工学研究科情報システム学専攻

Department of Information Systems, Interdisciplinary Graduate School of Engineering Sciences, Kyushu University

††† 京都大学工学部情報工学科

Department of Information Science, Faculty of Engineering, Kyoto University

* 現在 富士通(株)

Presently with Fujitsu Co., Ltd.

1. はじめに

レイトランキング(ray tracing: 光線追跡、視線探索)法²⁶⁾は、反射、屈折、透過、影などの表現に優れ、現実感の高い3次元映像が生成可能なアルゴリズムである。しかしながら、計算量が非常に多いという短所があり、高速性を必要とする分野においてはあまり実用化されていない。Whitted²⁶⁾によれば、レイトランキング法の処理時間の75~95%は光線と物体(オブジェクト)との交差判定に費やされている。したが

って、レイトレーシング法の高速化にあたっては、①交差判定回数の削減、および、②交差判定処理自体の高速化・高スループット化が重要であり、以下の種々のアプローチが考案されている⁵⁾。

① 交差判定の回数を削減する：

- (a) 交差判定すべき光線の数を削減する：
 - i) Zバッファ併用法²⁵⁾
 - ii) 画素選択型光線追跡法¹⁾
 - iii) 寄与率法²¹⁾
- (b) 1本の光線に関する交差判定回数を削減する：
 - i) 外接体 (bounding volume) 法²⁵⁾
 - ii) ライト・バッファ (light buffer) 法¹⁹⁾
 - iii) オクトリー (octree) 分割法¹⁶⁾
 - iv) ボクセル (voxel) 分割法 (空間等分割法)^{14), 22)}

② 交差判定処理自体を高速化・高スループット化する：

- (a) レイトレーシング法のアルゴリズム自体に内在する空間的並列性を活用して、負荷分散型のマルチプロセッサ処理を行う：
 - i) オブジェクト空間分割法^{13), 24)}
 - ii) 画面 (イメージ空間) 分割法：
 - A. データベース複写型^{6)~8)}
 - B. データベース共有型^{15), 17)}
- (b) レイトレーシング法のアルゴリズム自体に内在する時間的並列性を活用して、機能分散型のマクロパイプライン処理を行う¹⁵⁾
- (c) 交差判定計算に命令レベル並列処理を適用する^{11), 2)}

われわれは、上記の高速化技法のうち以下のものを採用した、レイトレーシング専用並列レンダリング・マシン『熱視線』を開発している^{3), 4), 10), 18)}。

- ①-a-iii 寄与率法：反射、屈折などの2次光線に対して、対応するピクセルの輝度値への寄与率があるしきい値以下になった場合、光線追跡を打ち切る。
- ①-b-iv ボクセル分割法：オブジェクト空間をボクセルに等分割し、ボクセルごとにその内部に存在する物体の情報を付加する。交差判定回数が減少する反面ボクセルのトラバース処理が増加するが、これは3DDDA (3 Dimensional Digital Differential Analyzer)²²⁾により高速化する。
- ②-a-ii-B マルチプロセッサ処理：画面をピクセ

ル単位で分割し、個々のピクセルに関する処理を各要素プロセッサに割り当てる。各要素プロセッサは、他の要素プロセッサとはまったく独立に処理を進めることができる。ただし、データベースは、全要素プロセッサで共有する。

- ②-b マクロパイプライン処理：要素プロセッサを3ステージにマクロパイプライン化し、個々の要素プロセッサ自身の処理能力 (スループット) も高める。
- ②-c 命令レベル並列処理：マクロパイプラインの各ステージを担当するプロセッサに、VLIW (Very Long Instruction Word) アーキテクチャを採用する。

本論文では、『熱視線』の要素プロセッサ・アーキテクチャ、特にマクロパイプラインの各ステージにおける命令レベル並列処理およびVLIWアーキテクチャについて述べる。まず第2章で、われわれが開発した3MPRTアルゴリズムと呼ぶレイトレーシング法、および、『熱視線』の要素プロセッサで3MPRTアルゴリズムを直接実装した3MPPEと呼ぶプロセッシング・エレメントについて概説する。第3章および第4章では、3MPPE内の物体探索プロセッサおよび交点計算プロセッサにおける命令レベル並列処理およびVLIWアーキテクチャについて詳述する。第5章で、その性能をシミュレーションにより評価する。

2. 要素プロセッサ・アーキテクチャ

2.1 3MPRTアルゴリズム

レイトレーシング法の個々の光線処理に関するタスクは、まず交差判定と輝度計算の2個のサブタスクに分割できる。『熱視線』では、1本の光線に関する交差判定回数を削減するために、ボクセル分割法^{14), 22)}を採用している。これにより、交差判定サブタスクは、さらに物体探索と交点計算の2個のサブタスクに分割可能となる。すなわち、1本の光線の処理は、①物体探索、②交点計算、③輝度計算の計3個のオーバーラップ可能なサブタスクに分割可能である。そこで、図1に示すように、各サブタスクを1ステージとし、3ステージのマクロパイプラインにより1本の光線を処理する3MPRT (3-stage MacroPipelined Ray-Tracing) アルゴリズムを開発した^{4), 18)}。本アルゴリズムでは、光線は基本的に①物体探索→②交点計算→③輝度計算へと順にステージを進めながら個別に処理される。ステージ間には FIFO バッファが設けられ

ており、各ステージの処理は独立したプログラムにより非同期に行われる。

3MPRT アルゴリズムにおける各光線の処理過程は、おおむね以下のようになる。

- ① 物体探索ステージ：光線が物体探索ステージに入力されると、光線の進行方向に沿ってオブジェクト空間をトラバースする。
 - 注目しているボクセル内にプリミティブが存在する場合、当該ボクセルの識別子を光線に添付して交点計算ステージへ進ませる。
 - そうでない場合は、次のボクセルへ進む。
- ② 交点計算ステージ：ボクセル識別子を用いてボクセル内の全プリミティブの形状データを読み出し、光線とプリミティブとの交点計算を行う。
 - 1次光線 (Initial Ray) ないし分岐光線 (Secondary Ray) があるプリミティブと交差する場合、最も視点に近いプリミティブの識別子を光線に添付して輝度計算ステージに進ませる。

- 影光線 (Light Ray) があるプリミティブと交差する場合、その影光線は消滅する。

- いずれの光線もプリミティブと交差しなかった場合は、戻り光線 (Return Ray) として物体探索ステージへ戻される。

- ③ 輝度計算ステージ：プリミティブ識別子を用いてプリミティブの輝度データを読み出し、輝度計算を行う。

- 影光線を生成して、物体探索ステージへ進める。

- さらに、プリミティブの種類によっては、反射および屈折光線といった分岐光線を生成して、物体探索ステージへ進ませる。

そして、元の光線は消滅する。

2.2 『熱視線』の全体構成

図2に『熱視線』の全体構成を示す。フロントエンドにホスト・プロセッサを、また、バックエンドにフレーム・バッファを備える。3MPRT アルゴリズムを





図1 マクロパイプラインの論理構造
Fig. 1 Logical structure of macropipeline.



3MPPE: 3-stage Macro Pipelined Element

COL: Pixel Value Collector

DIS: Load Distributer

IC: Intersection Calculation Processor

ICGM: Intersection Calculation Global Memory

OS: Object Search Processor

SC: Shading Calculation Processor

SCGM: Shading Calculation Global Memory

図2 『熱視線』の全体構成
Fig. 2 System configuration.

直接実装したプロセッシング・エレメント (3 MPPE: 3-stage MacroPipelined Processing Element) を要素プロセッサとするメモリ共有型マルチプロセッサである。構成要素は、以下の通りである。

- 負荷分配器 (DIS): 1 次光線生成に必要なデータ (負荷) を 3 MPPE に分配する。また、ホストによる動的負荷分散・均衡化を可能とするために、各 3 MPPE の負荷を監視し、それをホストに伝播する機能を有する。
- ピクセル輝度値コレクタ (COL): 各 3 MPPE の光線処理結果 (ピクセル輝度値) を集めて、随時 フレーム・バッファに書き込む。
- グローバル・メモリ: 光線処理過程で用いる 4 種類のデータベース (ボクセル・データ、プリミティブ・リスト、プリミティブ形状データ、および、プリミティブ輝度データ) のうち、交点計算ステージおよび輝度計算ステージに占有される 3 種類のデータベースを、それぞれステージ固有のグローバル・メモリに格納する¹⁰⁾。
- 交点計算用グローバル・メモリ (ICGM): プリミティブ・リストおよびプリミティブ形状データを格納する。全 3 MPPE の交点計算プロセッサ (IC) に共有される。
- 輝度計算用グローバル・メモリ (SCGM): プリミティブ輝度データを格納する。全 3 MPPE の輝度計算プロセッサ (SC) に共有される。
- プロセッシング・エレメント (3 MPPE): 次節参照。

2.3 プロセッシング・エレメント

図 3 に 3 MPPE の構成を示す。3 MPRT アルゴリズムを直接実装するため、3 ステージのマクロパイプライン構成を探っている。個々のステージは、専用のプログラムおよびプログラム・カウンタを有する独立したプロセッサである。

各プロセッサは、以下の構成方式を探る。

- 物体探索プロセッサ (OS): 整数演算ユニット 2 個および浮動小数点演算ユニット 2 個を有する VLIW プロセッサ。
- 交点計算プロセッサ (IC): 整数演算ユニット 1 個および浮動小数点演算ユニット 3 個を有する VLIW プロセッサ。
- 輝度計算プロセッサ (SC): 汎用機能ユニット 1 個を有する逐次プロセッサ。

上記の各プロセッサは、FIFO バッファを内蔵する通信ユニット (CMU) を介してリング上に接続される。デッドロック・フリー、高スループット、低レイテンシといった要件を満たすために、文献 9) で提案されている“ワームホール・ルーティング+構造化バッファ・プール”方式を採用している。

全 3 MPPE は、グローバル・メモリを共有しているが、このとき、グローバル・メモリへのアクセス時間が問題となる。レイトレーシング法の光線処理においても、データ参照の局所性があることは知られている¹⁷⁾。よって、キャッシュ・メモリを導入することにより、実効メモリ・アクセス時間の低減が期待できる。しかも、光線処理過程ではすべてのデータベース




図 3 マクロパイプライン物理構造
Fig. 3 Physical structure of macropipeline.

が read-only なので、キャッシュの一貫性は保証する必要もない。

くわえて、光線処理においては、他のデータに比べて参照頻度の高いデータが存在する。これは、映像として表示されるのは視点から見える物体のプリミティブであることから、容易に想像できる。このような参照頻度の高いデータは、キャッシングされると同時にリプレース・アウトされないようにする必要がある。つまり、キャッシュ・メモリ内に常駐させたほうがよい。

以上の特徴から、交点計算プロセッサ (IC) および輝度計算プロセッサ (SC) それぞれに対しては、次のような、2階層3種類のメモリからなる構成を採った。

• ローカル・メモリ：第1層メモリ。

レジデント・メモリ：参照頻度の高いデータの完全なコピーを各 3 MPPE のレジデント・メモリに格納する。これらのデータのコピーは、グローバル・メモリに格納する必要はない。

一キャッシュ・メモリ：グローバル・メモリから必要なデータのコピーを適宜キャッシングする。

• グローバル・メモリ：第2層メモリ。

レジデント・メモリに格納すべきデータ以外をすべて格納する。

3. 物体探索プロセッサにおける命令

レベル並列処理

3.1 3 DDDA アルゴリズム

空間等分割法を採用しているので、交点計算を行う前に光線がたどるボクセルを決定する必要がある。これには Synder の 3 DDDA (3 Dimensional Digital Differential Analyzer) アルゴリズムを用いる²²⁾。以下にアルゴリズムを示す。

```
while(tin < tbo){
    if(tx < ty){
        if(tx < tz){
            tin=tx ; tx=tx+adx ; ix=ix+inx ;
        } else {
            tin=tz ; tz=tz+adz ; iz=iz+inz ;
        }
    } else {
        if(ty<tz){
            tin=ty ; ty=ty+ady ; iy=iy+iny ;
        } else {
```

```
            tin=tz ; tz=tz+adz ; iz=iz+inz ;}
```

```
}
```

```
{メモリ・アクセス}
```

```
}
```

上記の while ループはプリミティブを含むボクセルが見つかるまで、あるいは、光線が物体空間の終わりに到達するまで繰り返される。たとえば、物体空間を一辺あたり 50 個のボクセルに分割すると、最大 87 回 ($\approx \sqrt{3} \times 50$) 上記ループを繰り返す。逐次処理では、上記ループの計算に 23 ステップ要するため、ボクセル探索のステップ数は最大約 2000 になる。したがって、物体探索ステージの高速化は上記ループのステップ数を削減することにかかっている。

上記のループは、以下の各演算よりもなる。

- ① 浮動小数点比較 (if(tx < ty) 等)
- ② 浮動小数点 move (tin = tx 等)
- ③ 浮動小数点加算 (tx = tx + adx 等)
- ④ 整数加算 (ix = ix + inx 等)
- ⑤ メモリ・アドレス計算のための整数加算および乗算
- ⑥ メモリ・アクセス

このうち②、③、④は互いにデータの依存関係がなく、VLIW 化して複数の機能ユニットを用いて同時に実行できる。また、メモリアクセス関連命令 (⑤、⑥) とオーバラップ処理可能である。上記ループを整数演算ユニット 2 本と浮動小数点演算ユニット 2 本でソフトウェア・パイプライン化して処理する。これにより逐次処理では 23 ステップ要するのが、VLIW では 14 ステップに、ソフトウェア・パイプライン化によって 11 ステップに減少し、2 倍の性能向上が可能である。

3.2 物体探索プロセッサの構成

物体探索プロセッサは、以下の要素から構成される VLIW プロセッサである（図 3 参照）。

- ① 演算ユニット：整数演算ユニット (IU) を 2 本、浮動小数点演算ユニット (FPU) 2 本を備える。
- ② マルチポート・レジスタファイル：整数データ用 (IRF) および浮動小数点データ用 (FPRF) に 2 組の独立したレジスタ・ファイルを設ける。それぞれ 32 ビット長 × 128 語の書き込みポート 2、読み出しポート 5 のマルチポート・レジスタファイルである。
- ③ メモリユニット：2 MB の SRAM 構成でボクセルデータの完全なコピーを格納する。

3.3 処理過程

物体探索ステージの処理過程を図4に示す。処理の主な内訳は次の通りである¹⁰⁾。

- 光線データの FIFO バッファからのロード: 25.
- 初期化: 60 (初期光線のみ)。
- ボクセル探索: $11 \times I$ (I : ボクセル探索の繰り返し数)。
- 光線データの FIFO バッファへのストア: 25.
- 2本の光線データに対する FIFO から /へのロード /ストア処理をオーバラップすることにより、ロード /ストア処理に要する時間を隠蔽する。

4. 交点計算プロセッサにおける命令

レベル並列処理

4.1 交点計算アルゴリズム

レイトレンジング法における形状モデルとして、三角ポリゴン、2次曲面、一般陰関数、パラメトリック・パッチなどがあるが、三角ポリゴンおよび2次曲面がよく用いられる。以下三角ポリゴンと2次曲面の処理について述べる。

① 三角ポリゴン:

交点計算は三角ポリゴンの3点を含む平面式の計算、この平面と光線との交点計算、交点が三角ポリゴンの内部に存在するかどうかの判定からなる。平面式は一般に

$$\alpha x_i + \beta y_i + \gamma z_i - 1 = 0$$

で表現される。平面式の係数 α, β, γ を求める問題は、三つの頂点 $(x_1, y_1, z_1), (x_2, y_2, z_2), (x_3, y_3, z_3)$ より表される 3×3 逆行列の式、

$$\begin{bmatrix} \alpha \\ \beta \\ \gamma \end{bmatrix} = \begin{bmatrix} x_1 & y_1 & z_1 \\ x_2 & y_2 & z_2 \\ x_3 & y_3 & z_3 \end{bmatrix}^{-1} \begin{bmatrix} 1 \\ 1 \\ 1 \end{bmatrix}$$

を解く問題に帰着される。この行列の計算は対称性のある浮動小数点演算が中心であり、 α, β, γ の間にはデータ依存性がなく、それぞれ並列に求めることができる。また、光線との交点はそれぞれ、 x 軸、 y 軸、 z 軸に対応して独立に求めることができる。

② 2次曲面:

処理の中心は、2次曲面を表現する式より交点を求める計算である。2次曲面を表す式および光線を表す式は、次のようになる。

$$\begin{aligned} \text{2次曲面: } & Ax_i^2 + By_i^2 + Cz_i^2 + Dx_iy_i \\ & + Ey_iz_i + Fz_ix_i + Gx_i + Hy_i + Iz_i + J = 0 \end{aligned}$$

$$\text{光線: } \begin{bmatrix} x_i \\ y_i \\ z_i \end{bmatrix} = t \begin{bmatrix} U_x \\ U_y \\ U_z \end{bmatrix} + \begin{bmatrix} V_x \\ V_y \\ V_z \end{bmatrix}$$

上記2式より、2次曲面と光線との交点を求める式は t に関する2次方程式、

$$\begin{aligned} at^2 + bt + c &= 0 \\ a = AU_x^2 + BU_y^2 + CU_z^2 + \dots \\ b = 2AU_xV_x + 2BU_yV_y + 2CU_zV_z + \dots \\ c = AV_x^2 + BV_y^2 + CV_z^2 + \dots \end{aligned}$$

の t の解を求める計算に帰着できる。処理の中心は、2次方程式の係数 a, b, c を2次曲面の係数と光線ベクトルから求める計算である。これは、同一形態の浮動小数点演算が中心であり、2次方程式の各係数は独立に求めることができる。

三角ポリゴンおよび2次曲面いずれのプリミティブも、係数計算に関しては、加算あるいは乗算を中心とした同一形態の浮動小数点演算が多数個（ほぼ3の倍数個）並列処理可能である。また、交点計算および法線ベクトル計算に関しては、 x, y, z の各軸に関する浮動小数点演算を同時にを行うことができる。よって、交点計算ステージにおいては、浮動小数点演算ユニットを3本備える。これにより、ほぼ3倍の性能向上が可能となる。

4.2 交点計算プロセッサの構成

交点計算プロセッサは、以下の要素から構成されるVLIWプロセッサである（図3参照）。

- ① 演算ユニット：整数演算ユニット(IU)を1本、浮動小数点演算ユニット(FPU)を3本備える。
- ② マルチポート・レジスタファイル：整数データ用(IFR)および浮動小数点データ用(FPRF)に2組の独立したレジスタ・ファイルを設ける。




図4 物体探索プロセッサの処理

Fig. 4 Object search sequence.

FPRF は 32 ビット長×128 語の書込みポート 3, 読出しポート 7 のマルチポート・レジスタファイルである。

- ③ メモリユニット：プリミティブ形状データの中で参照頻度の高いデータを格納するレジデント・メモリ (1 MB, SRAM 構成), および, それ以外のデータを適宜格納するキャッシュ・メモリ (1 MB, SRAM 構成) を設ける。

4.3 処理過程

交点計算ステージの処理過程を図 5 に示す。処理の主な内訳は次の通りである。

- 光線データの FIFO バッファからのロード: 25.
- プリミティブ形状データのメモリからのロード:
 - ① 三角ポリゴン: $10 \times T$.
 - ② 2 次曲面: $11 \times (P-T)$.

(P: ボクセル内のプリミティブの数, T: ボクセル内の三角ポリゴンの数)
- 交点計算
 - ① 三角ポリゴン: $40 \times T$.
 - ② 2 次曲面: $50 \times (P-T)$ (ただし, 2 次曲面と光線の交点を求める 2 次方程式が異なる 2 つの実解をもつとき).
- 光線データの FIFO バッファへのストア: 25.

物体探索プロセッサの処理と同様, 2 本の光線の FIFO からへのロード/ストアをオーバラップ処理する。さらに, ボクセル内の m 番目のプリミティブの処理と (m+1) 番目のプリミティブ ($1 \leq m \leq P-1$) の形状データのフェッチに関する限り, オーバラップ処理する。

5. 性能評価

3 MPPE で採用した VLIW アーキテクチャについて, ソフトウェア・シミュレータを用いて性能評価を行った。

5.1 評価方法

本シミュレータは 3 MPRT アルゴリズムを忠実に実行し, 3 MPPE の動作を機能レベルで近似的にモデル化している。評価モデルとしては VLIW アーキテクチャの効果を測定するため, 次の三つを用いた。

- *MACRO-VLIW (S)*: マクロパイプライン・アーキテクチャおよび VLIW アーキテクチャとともに採用していない。一般的な逐次プロセッサ・モード

ル。レジスタは, 128 個。

- *MACRO-VLIW (M)*: マクロパイプライン・アーキテクチャを採用した 3 MPPE。ただし, 物体探索プロセッサおよび交点計算プロセッサは VLIW アーキテクチャではなく, 一般的な逐次プロセッサである。つまり, 三つのプロセッサは同一構造を探る。各々, 128 個のレジスタを備える。
- *MACRO-VLIW (V)*: マクロパイプライン・アーキテクチャおよび VLIW アーキテクチャを採用した 3 MPPE。OS プロセッサと IC プロセッサが VLIW アーキテクチャである。各々, 128 個のレジスタを備える。

ここでは, VLIW アーキテクチャの効果について着目しているので, それ以外の要因に関しては上記の三つのモデルとも以下の理想的な条件を仮定した。すなわち, データ・キャッシュはヒット率 100% とした。また, 評価モデル M と V の通信モデルは, 送信 FIFO バッファおよび受信 FIFO バッファを無限長にしてオーバーフローが生じないようにし, 送信 FIFO バッファの出口から受信 FIFO のバッファの入口までのネットワーク・レイテンシを零とした。

コードには, 物体探索ステージでは Synder²²⁾, 交点計算ステージでは Kuchkuda²³⁾ を参照してハンドコンパイルした。Kuchkuda のコードは逐次処理に最適化されたものである。ベンチマーク・シーンとしては, Haines²⁰⁾ が提案している 6 シーンのうち表 1 に示した五つを用いた。ピクセル数は 512×512 である。

各ベンチマーク・シーンおよび各評価モデルに対して, オブジェクト空間の分割数, すなわち, 次元あたりの分割数を 20, 50, 100 と変化させて, 以下の項目




図 5 交点計算プロセッサの処理
Fig. 5 Intersection calculation sequence.

を測定した。

● モデルVの映像生成時間(表2参照): 評価

モデルVに対してホストにおける前処理時間(空間分割処理、等)を除いた正味のレイトレーシング実行時間。さらに、各プロセッサにおける以下の所要時間の内訳を調査した。

一処理時間: 映像生成時間全体から、以下の通信時間および待ち時間を除いた時間。

一通信時間: 送信 FIFO バッファへの書き込み、および、受信 FIFO バッファからの読み出しに要した時間。

一待ち時間: 受信 FIFO バッファが空のために生じた待ち時間。

● 速度向上率(表3参照): 評価モデル S, M, V の

正味のレイトレーシング実行時間と速度向上率。

● 命令レベル並列度(表4参照): 評価モデルVの OS プロセッサおよび、IC プロセッサにおける平均命令レベル並列度、および、各演算ユニットの使用率。

5.2 評価結果および考察

表2-4と図6に測定結果を示した。

まず、表2に、評価モデルVに対して、また図6に、評価モデルS, MおよびVに対して、次元あたりの分割数を20, 50, 100と変化させた場合の映像生成時間を示す。

図6のモデルSの棒グラフの模様は、物体探索、交

表1 ベンチマーク・シーン
Table 1 Benchmark scenes.


ベンチマーク・シーン	balls	mount	rings	tetra	tree
プリミティブ数	7382	8196	8401	4096	8191
ポリゴン	1	8192	1	4096	1
球	7381	4	4200	0	4095
円錐	0	0	0	0	4095
円柱	0	0	4200	0	0
光源数	3	1	3	1	7
反射面	有	有	有	無	無
透過面	無	有	無	無	無

点計算、および、輝度計算の各処理時間を示している。また、モデルMおよびモデルVのほうは、マクロパイプライン処理およびマクロパイプライン+VLIW 処理において最も処理時間の大きかったステージを示している。これから、以下のことがわかる。

① 映像生成時間は、空間分割数とベンチマーク・シーンに大きく依存する。映像生成時間が最小になる空間分割数は、ベンチマーク・シーンにより異なる。

● mount および tetra では、分割数を 20→50 と増加させると性能が向上するが、さらに 50→100 と増加させると逆に低下する。これから、mount および tetra の場合、分割数が 20 と 100 の間に最適な分割数が存在するといえる。

● balls, rings, および, tree では、分割数を 20→50→100 と増加させるに従って性能が向上している。この場合、最適な空間分割数は 100 以上



S: MACRO·VLIW M: MACRO·VLIW V: MACRO·VLIW
20,50,100: the number of grids per dimension

図6 映像生成時間 [単位: 1,000,000,000 クロック・サイクル]

Fig. 6 Ray tracing time.

表 2 映像生成時間 [モデル V, 単位: 1,000,000 クロック・サイクル]
Table 2 Ray tracing time.

ベンチマーク・シーン		balls					mount					rings					tetra					tree								
次元当たり分割数		20	50	100	20	50	100	20	50	100	20	50	100	20	50	100	20	50	100	20	50	100	20	50	100					
全処理時間 [時間比]		16,846	4,581	1,887	2,329	.892	1,130	6,055	3,064	2,263	832	584	1,114	17,857	7,337	3,060														
物体重計算 [割合†]					[100:27:11]					[100:35:48]					[100:50:37]					[74:52:100]					[100:41:17]					
物体探索 プロセッサ (OS)	処理時間 [割合‡]	442	868	1,593	247	494	914	357	681	1,139	215	539	1,070	571	1,146	2,016														
通信時間		203	225	275	104	114	143	251	278	310	41	44	43	237	237															
待ち時間 [割合‡]		[1%]	[5%]	[15%]	[4%]	[13%]	[13%]	[4%]	[9%]	[14%]	[5%]	[5%]	[4%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]			
待ち時間 [割合‡]		16,200	3,487	13	1,976	283	73	5,445	2,104	813	575	66	0.07	17,049	5,389	805														
交点計算 プロセッサ (IC)	処理時間 [割合‡]	16,559	4,209	1,167	2,058	637	243	5,762	2,703	1,800	622	222	142	17,514	6,395	2,412														
通信時間		186	207	257	97	106	136	236	264	296	33	37	36	211	211															
待ち時間 [割合‡]		[1%]	[5%]	[11%]	[4%]	[12%]	[12%]	[4%]	[9%]	[13%]	[4%]	[6%]	[3%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]	[1%]			
待ち時間 [割合‡]		90	164	461	174	147	751	56	96	166	175	237	936	131	230	436														
輝度計算 プロセッサ (SC)	処理時間 [割合‡]	44	45	45	24	24	24	36	36	36	10	10	10	33	33															
通信時間		[0%]	[1%]	[2%]	[1%]	[3%]	[3%]	[2%]	[1%]	[1%]	[2%]	[5%]	[2%]	[0%]	[0%]	[0%]	[0%]	[0%]	[0%]	[0%]	[0%]	[0%]	[0%]	[0%]	[0%]	[0%]	[0%]			
OS/SC 負荷比§		2,76:1	4,20:1	8:5:1	4:25:1	6:8:1	13:4:1	3:37:1	6:18:1	9:13:1	9:24:1	14:6:1	33:5:1	6:1:57:1	12:67:1	19:23:1														

†: 分割数 20, 50, 100 の中で最も映像生成時間の大きいものを 100 とした場合の時間比

‡: 各プロセッサの所要時間に占める割合

§: 負荷=処理時間+通信時間

かもしれないし、あるいは、50と100との間に存在するかもしれない。

- ② 評価モデルVで映像生成時間が最小となるのは、物体探索、交点計算、輝度計算の各プロセッサの負荷(OS:IC:SC負荷比)が最も均衡している空間分割数においてである。つまり、空間分割数の増加に伴って増加する物体探索プロセッサの負荷と、逆に減少する交点計算プロセッサの負荷とが交差する点である。
- ③ 上述の通り、ボクセル分割法では、最適な空間分割数を決定することが重要である。理論的な方法としては、Clearyらが最適な空間分割数 N_m を以下のように求めることを提案している¹²⁾.

$$N_m = \sqrt{N \frac{\rho \chi \left(t_i + \frac{t_r}{2} \right) + \alpha t_i}{2 \rho t_s}}$$

ここで、 N : 物体数、 ρ : 光線の平均探索距離、 χ : 物体空間内のプリミティブの平均外周、 t_i : 最初の物体との交点計算に費す時間、 t_r : 2番目以降の物体との交点計算に費す時間、 t_s : 次ボクセルの探索時間、 α : 物体の平均面積、である。

しかしながら、これらの変数の値を求めるのは容易ではない。別の方法として、画素を粗くしたレイトレーシングを前処理として施し、その結果に基づいて空間分割数を決定することが可能である。たとえば、 1000×1000 の画素数でシーンを生成したい場合に、前処理で 100×100 の画素数で空間分割数を3通り程度変えてレイトレーシングを行うとする。このとき、前処理に要する時間は、本処理に要する時間の $1/100 \times 3 = 3\%$ 程度で済む。

表3に、モデルSとモデルMに対するモデルVの速度向上率を、そして表4に物体探索プロセッサおよび交点計算プロセッサでのVLIW処理の効果を示す。これから、以下のことがわかる。

- 評価モデルVの評価モデルSに対する性能向上率は最低2.08倍～最高3.87倍である。各ベンチマーク・シーンにおいて評価モデルVの性能が最高となるのは、映像生成時間が最小となる空間分割数のときである。

—balls, rings, および, tree の場合、分割数100のとき両評価モデルともに映像生成時間が最小となり、性能向上率もそれぞれ3.87倍、3.41倍、および、3.48倍と最高となる。

—mount および tetra の場合、分割数50のと

き両評価モデルとともに映像生成時間が最小となり、性能向上率もそれぞれ3.48倍および3.33倍と最高となる。

- 評価モデルVの評価モデルMに対する性能向上率は最低1.91倍～最高2.31倍である。

—balls および tetra の場合、分割数100のとき性能向上率はそれぞれ2.31倍および2.27倍と最高となるが、映像生成時間は必ずしも最小のときではない。

—mount, rings および tree の場合、分割数が20のとき性能向上率はそれぞれ2.20倍、2.06倍、および2.05倍と最高となるが、映像生成時間は必ずしも最小のときではない。

—物体探索プロセッサにおける、評価モデルMに対する評価モデルVの速度向上率は、処理時間に関しては2.21～2.29倍、通信時間に関しては1.85～2.00倍である。

—交点計算プロセッサにおける、評価モデルMに対する評価モデルVの速度向上率は、処理時間に関しては2.00～2.31倍、通信時間に関しては1.86～2.03倍である。

—通信時間に関して、評価モデルMに対する評価モデルVの速度向上率が2倍程度となっているのは、評価モデルMではFIFOバッファの読み書きを逐次的に行っていたが、評価モデルVでは並列に行っているからである。

- 評価モデルVの評価モデルMに対する性能向上率が示すように、VLIW処理は空間分割数に依存しない。

●各プロセッサの平均命令並列度(処理時間に対してのみ計算)は、最大演算並列度を4としたとき、物体探索プロセッサは2.27～2.29と一定である。交点計算プロセッサでは若干ばらつきがある。ベンチマーク・シーン balls が2.01～2.02、mount と tetra が2.27～2.31、rings と tree が2.06～2.11である。交点計算プロセッサにおいて平均命令並列度で若干の差があるのは、各ベンチマーク・シーン内に占めるプリミティブの違いによる。balls, rings および tree が、球、円錐そして円柱といった2次曲面で、また、mount と tetra が三角ポリゴンで占められていることから、2次曲面に比べて三角ポリゴンが高い並列度を示すことがわかる。

- 評価モデルVにおいて各プロセッサの使用率(処

表 3 適度応上率
Table 3 Speedup ratio.

ベンチマーク・シーン		balls					mount					rings					tetra					tree				
次元当り分割数		20	50	100	20	50	100	20	50	100	20	50	100	20	50	100	20	50	100	20	50	100				
映像生成時間†	S	35.173	11.526	7.308	5.771	3.109	3.288	13.930	8.420	7.726	2.096	1.951	2.976	38.552	17.839	10.651										
	M	33.556	8.382	4.375	4.918	1.800	2.453	12.484	6.214	4.471	1.673	1.321	2.540	36.768	14.915	5.851										
	V	16.846	4.581	1.887	2.339	892	1.330	6.055	3.064	2.263	832	584	1.114	17.857	7.337	3.060										
速度向上率	S/M	1.04	1.28	1.67	1.16	1.82	1.34	1.11	1.35	1.72	1.25	1.47	1.17	1.04	1.19	1.82										
	M/V	1.99	1.96	2.31	2.10	2.01	2.16	2.06	2.02	1.97	2.0	2.26	2.27	2.05	2.03	1.91										
	S/V	2.08	2.51	3.87	2.46	3.48	2.90	2.30	2.74	3.41	2.51	3.33	2.67	2.15	2.43	3.48										

†単位:1,000,000 クロック・サイクル

表 4 VLIW 处理効果
Table 4 VLIW processing effects.

ベンチマーク・シーン		balls					mount					rings					tetra					tree				
次元当り分割数		20	50	100	20	50	100	20	50	100	20	50	100	20	50	100	20	50	100	20	50	100				
物体探索 (OS)	プロセッサ	M	994	1.975	3.641	562	1.129	2.095	.807	1.552	2.605	493	1.237	2.459	1.301	2.542	4.627									
		V	442	868	1.583	247	494	914	357	681	1.139	215	539	1.070	571	1.146	2.016									
	通信時間†	M	2.24	2.27	2.28	2.27	2.28	2.29	2.26	2.27	2.28	2.29	2.29	2.29	2.27	2.21	2.29									
平均命令並列度†	M	406	449	549	207	225	284	501	554	619	76	83	81	470	471	470										
	V	203	225	275	104	114	143	251	278	310	41	44	43	237	237	237										
	M/V	2.00	1.99	1.99	1.99	1.97	1.98	1.99	1.99	1.99	1.985	1.88	1.88	1.98	1.98	1.98	1.98									
各演算器使用率§	V	2.27	2.28	2.29	2.28	2.29	2.29	2.28	2.29	2.29	2.29	2.29	2.29	2.29	2.29	2.29	2.29	2.29	2.29	2.29	2.29	2.29				
	V	0.56	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57	0.57				
	M	33.148	8.429	2.346	4.651	1.440	544	11.967	5.604	3.725	1.429	513	329	36.217	1.264	4.995										
(IC)	プロセッサ	V	16.569	4.209	1.167	2.058	637	243	5762	2703	1800	622	222	142	17514	6895	2412									
	M/V	2.0	2.0	2.0	2.25	2.26	2.23	2.07	2.07	2.06	2.29	2.31	2.31	2.06	2.06	2.07										
	通信時間†	M	346	388	489	193	212	271	460	514	578	67	74	72	419	421	420									
	V	186	207	257	97	106	136	236	264	296	33	37	36	211	211	211										
	M/V	1.86	1.87	1.90	1.98	2.00	1.99	1.94	1.94	1.95	2.03	2.00	2.00	1.98	1.99	1.99	1.99									
	平均命令並列度†	V	2.01	2.01	2.02	2.29	2.31	2.09	2.07	2.06	2.29	2.28	2.27	2.11	2.11	2.11	2.10									
各演算器使用率§		V	0.50	0.50	0.50	0.57	0.57	0.57	0.51	0.52	0.51	0.57	0.57	0.56	0.52	0.52	0.52									

†単位:1,000,000 クロック・サイクル

‡処理時間に対しての平均命令並列度

§処理時間に対しての各演算器使用率

理時間に対してのみ計算) は物体探索プロセッサが 0.56~0.57 で全ベンチマーク・シーンで一定である。交点計算プロセッサはベンチマーク・シーンにより若干差があり 0.50~0.57 である。低い使用率を示すのが、ベンチマーク・シーン balls で、mount と tetra が高い使用率を示す。

- VLIW アーキテクチャによりハードウェア量が 4 倍になったものの、性能はたかだか 2 倍程度しか達していない。これは、今回の VLIW シミュレーション用コードが、逐次処理用コードを単に改良したものであることに原因がある。より大きな性能向上を図るには、並列処理に向いたコードの開発、あるいは、物体探索および交点計算ステージで使用するアルゴリズムを更に並列性の高いアルゴリズムに改良するという方法が考えられる。

6. おわりに

以上、レイトレーシング法を物体探索、交点計算、輝度計算の三つのサブタスクでオーバラップ処理する 3 MPRT (3-stage MacroPipelined Ray Tracing) を提案し、それを直接実装する要素プロセッサ 3 MPPE (3-stage MacroPipelined Processing Element) の命令レベル並列処理、VLIW プロセッサの構成、等について述べた。そして 3 MPPE をソフトウェア・シミュレーションにより評価した。

性能評価の結果、VLIW 処理により最低 2.08~最高 3.87 倍の性能向上が可能であることが判明した。また、VLIW 処理は空間の分割数に依存しないことも判明した。しかしながら、物体探索プロセッサおよび交点計算プロセッサでの平均命令並列度は、VLIW アーキテクチャの採用によりハードウェア量が 4 倍になったものの、たかだか 2 倍程度にしか達していない。また、各演算器の使用率も、それぞれ 0.5 程度である。これは、今回の VLIW シミュレーション用コードが、逐次処理用コードを改良したものであることに原因がある。これへの対処としては、並列処理に向いたコードの開発が考えられる。あるいは、物体探索および交点計算ステージで使用するアルゴリズムを更に並列性の高いアルゴリズムに改良するという方法も考えられる。

3 MPPE は、われわれが開発しているメモリ共有型マルチプロセッサ・システム『熱視線』の要素プロセッサである。今後は、これを用いたマルチプロセッサ・システム上での負荷分散、レジデント・メモリ、

キャッシュ・メモリの効果などについて評価を行う予定である。

謝辞 九州大学大学院総合理工学研究科情報システム学専攻の安浦寛人教授、ならびに、安浦研究室の諸氏に感謝します。

参考文献

- 1) 秋本、間瀬：画素選択型光線追跡法、信学論、Vol. J 69-D, No. 12, pp. 1943-1952 (1986).
- 2) 河合、山下、大野、吉村、西村、下條、宮原、大村：並列画像生成システム LINKS-2 のアーキテクチャ、情報処理学会論文誌、Vol. 29, No. 8, pp. 729-739 (1988).
- 3) 権、村上、富田：『熱視線』：視線探索法を高速処理する専用並列レンダリング・マシンマクロバイライプ・アーキテクチャ、情報処理学会研究会報告、ARC-85-6 (1990).
- 4) 権、村田、村上、富田：レイトレーシング法を高速処理する専用並列レンダリング・マシン『熱視線』の要素プロセッサ・アーキテクチャマクロバイライプ・アーキテクチャおよび性能評価一、情処論、Vol. 34, No. 2, pp. 257-272 (1993).
- 5) 鷺島、西澤、浅原：並列图形処理、コロナ社 (1991).
- 6) 出口、西村、吉村、河田、白川、大村：コンピュータグラフィックスシステム LINKS-1 における画像生成の高速化手法、情報処理学会論文誌、Vol. 25, No. 6, pp. 944-952 (1984).
- 7) 出口、西田、西村、河田、白川、大村：視線探索法による画像生成のための木構造並列処理システム、信学論、Vol. J 69-D, No. 2, pp. 170-179 (1986).
- 8) 平井、日高、浅原、鷺島：画像生成用 SIMD 型マルチプロセッサシステム MC-2、情報処理学会研究会報告、MDP-29-5 (1986).
- 9) 堀江、池坂、石畑：並列計算機 CAP-II のルーティング・コントローラ、情報処理学会研究会報告、ARC-83-38 (1990).
- 10) 村田、権、村上、富田：『熱視線』：視線探索法を高速処理する専用並列レンダリング・マシンマクロバイライプの各ステージにおける命令レベル並列処理一、並列処理シンポジウム JSPP '91 論文集、pp. 109-116 (1991).
- 11) 吉田、成瀬、高橋、内藤：グラフィックス計算機 SIGHT の基本構成、情処研報、CA-60-4 (1985).
- 12) Cleary, J. G. and Wyvill, G.: Analysis of an Algorithm for Fast Ray Tracing Using Uniform Space Subdivision, *The Visual Computer*, Vol. 4, pp. 65-83 (1988).
- 13) Dippe, M. and Swensen, J.: An Adaptive Subdivision Algorithm and Parallel Architecture for Realistic Image Synthesis, *Proc. SIGGRAPH '84*, pp. 149-158 (1984).

- 14) Fujimoto, A., Tanaka, T., and Iwata, K.: ARTS: Accelerated Ray Tracing Systems, *IEEE Computer Graphics & Applications*, Vol. 6, No. 4, pp. 16-26 (1986).
- 15) Gaudet, S., Hobson, R., Chilka, P., and Calvert, T.: Multiprocessor Experiments for High-Speed Ray Tracing, *ACM Trans. Graphics*, Vol. 7, No. 3, pp. 151-179 (1988).
- 16) Glassner, A. S.: Space Subdivision for Fast Ray Tracing, *IEEE Computer Graphics & Applications*, Vol. 4, No. 10, pp. 15-22 (1984).
- 17) Green, S. A. and Padden, D. J.: Exploiting Coherence for Ray Tracing, *IEEE Computer Graphics & Applications*, Vol. 9, No. 6, pp. 12-26 (1989).
- 18) Gwun, O., Murata, S., Murakami, K. and Tomita, S.: A Parallel Rendering Machine for High-Speed Ray Tracing, *Proc. Int'l. Symp. Supercomputing '91*, pp. 173-182 (1991).
- 19) Haines, E. A. and Greenberg, D. P.: The Light Buffer: A Shadow-Testing Accelerator, *IEEE Computer Graphics & Applications*, Vol. 6, No. 9, pp. 6-16 (1986).
- 20) Haines, E. A.: A Proposal for Standard Graphics Environments, *IEEE Computer Graphics & Applications*, Vol. 7, No. 11, pp. 3-5 (1987).
- 21) Hall, R. A. and Greenberg, D. P.: A Testbed for Realistic Image Synthesis, *IEEE Computer Graphics & Applications*, Vol. 3, No. 10, pp. 10-20 (1983).
- 22) Synder, J. M. and Barr, A. H.: Ray Tracing Complex Models Containing Surface Tessellations, *Proc. SIGGRAPH '87*, pp. 119-128 (1987).
- 23) Earnshaw, R. A.: *Theoretical Foundations of Computer Graphics and CAD*, Springer-Verlag (1987).
- 24) Ullner, M. K.: *Parallel Machines for Computer Graphics*, Ph. D. Thesis, California Institute of Technology, Report Number 5112: TR : 83 (1983).
- 25) Weghorst, H., Hooper, G. and Greenberg, D. P.: Improved Computational Methods for Ray Tracing, *ACM Trans. Graphics*, Vol. 3, No. 1, pp. 52-69 (1984).
- 26) Whitted, T.: An Improved Illumination Model for Shaded Display, *Comm. ACM*, Vol. 23, No. 6, pp. 343-349 (1980).

(平成4年10月7日受付)
(平成5年5月12日採録)



権 五鳳 (正会員)

1954 年生。1980 年韓国高麗大学工学部電気工学科卒業。1983 年同大学院制御工学専攻修士課程修了。同年韓国大丘工業専門大学専任講師。

1992 年九州大学大学院総合理工学研究科博士課程単位取得退学。同年九州大学工学部情報工学科助手、現在に至る。計算機アーキテクチャ、並列処理システム、コンピュータ・グラフィックスの研究に従事。ACM, IEEE 各会員。



村田 誠治 (正会員)

1968 年生。1991 年九州大学工学部情報工学科卒業。1993 年九州大学大学院総合理工学研究科情報システム専攻修士課程修了。同年富士通(株)入社、現在に至る。



村上 和彰 (正会員)

1960 年生。1982 年京都大学工学部情報工学科卒業。1984 年同大学院修士課程修了。同年富士通(株)本体事業部に入社、汎用計算機 M シリーズのアーキテクチャ開発に従事。1987 年九州大学工学部助手、1992 年同大学院総合理工学研究科講師、現在に至る。計算機アーキテクチャ、並列処理、性能評価などの研究に従事。著書「計算機システム工学(共著)」、「ヘネシー & パターン: コンピュータ・アーキテクチャ(共訳)」。情報処理学会研究賞(平成3年度)、情報処理学会論文賞(平成3年度)受賞。電子情報通信学会、日本応用数理学会、ACM, IEEE, IEEE-CS 各会員。



富田 真治 (正会員)

1945 年生。1968 年京都大学工学部電子工学科卒業。1973 年同大学院博士課程修了。工学博士。同年京都大学工学部情報工学教室助手。1978 年同助教授。1986 年九州大学大学院総合理工学研究科教授、1991 年京都大学工学部情報工学科教授、現在に至る。計算機アーキテクチャ、並列処理システムなどに興味を持つ。著書「並列計算機構成論」「計算機システム工学」「並列処理マシン」など。電子情報通信学会、IEEE, ACM 各会員。