

## PHT エントリの破壊的競合を検知する手法とその効果

西岡 拓生<sup>†</sup> 孟 林<sup>††</sup> 小柳 滋<sup>†</sup>

<sup>†</sup>立命館大学情報理工学部 <sup>††</sup>立命館大学理工学研究科

### 1 はじめに

分岐予測とは、分岐命令の条件成立、不成立による分岐方向と分岐先アドレスを予測し、投機的に命令をフェッチすることである。もし分岐方向を決定するまで命令フェッチを停止した場合、フェッチ幅の広いプロセッサの性能を大きく低下させる。しかし分岐予測を誤った場合、予測ミスペナルティによりプロセッサの性能を大きく低下させる。近年のプロセッサはパイプラインが深くなる傾向にあるので、予測精度が低ければ、ミスペナルティはさらに増大する。

本論文では、動的分岐方向予測の精度を向上させることを目的として、分岐予測器の予測表の破壊的競合に着目した。予測表で発生した破壊的競合を検出し、解消することを試みた。

以下ではまず 2 章で動的分岐予測の概要と問題点を述べる。3 章で提案手法を説明し、4 章で実験結果を示す。5 章でまとめを述べ、課題を検討する。

### 2 動的分岐予測の概要

動的分岐予測器は分岐の過去の分岐傾向から将来を予測する。過去の分岐傾向を記録するのに、分岐方向の決定で遷移する 2bit 飽和カウンタがよく用いられる。これは、過去と将来の分岐傾向の間には相関がある、という事実を利用している。各分岐命令は、2bit カウンタの集まりである予測表（以下、PHT）を参照する。しかし全ての分岐命令に 2bit カウンタを割り当てるのはハードウェアのコストの問題から不可能なので、複数の命令で共有することになる。

PHT の大きさだけでなく、PHT のインデクス付けの方法も予測精度に大きく関わっている。インデクス付けの方法は、命令アドレスや分岐履歴の組み合わせによって様々ある。Bimodal 予測器は分岐命令アドレスの上位ビットを用いてインデクス付けている。2 レベル適応型分岐予測器（例えば GAp, PAp, gshare）は、過去の分岐履歴をシフトレジスタに保持し、分岐方向のパターンの繰り返しと命令アドレスを組み合わせでインデクス付けている [1]。

分岐予測精度を低下させる原因のひとつに PHT の破壊的競合がある。複数の分岐命令が PHT の一つのエンタリを共有することを競合と呼ぶ。破壊的競合とは、エンタリの共有により予測を誤る現象である。分岐命令の多くは分岐方向が偏っていることが知られているので、分岐の偏る方向が異なる命令が PHT を共有すると、破壊的競合が頻発する。図 1 に予測器を使用した分岐命令の内、破壊的競合を起こした命令の割合を示す。Bimodal とは違い、GAp や gshare (BHR:8bit) は競合が起きやすくなる。この原因は、分岐間の相関を予測に反映するために、一つの分岐命令が複数の PHT エンタリを使用することにある。




図 1: 各予測器の破壊的競合率

### 3 提案手法

以上より、破壊的競合は「2bit カウンタの状態の往復」の形で現れると考えられる。そこで、カウンタの往復が発生しているエンタリを使用する分岐命令に対して、通常用とはインデクス付けの異なる別種の予測器から予測値を得る機構を提案する。

#### 3.1 破壊的競合検知機構

2bit カウンタの往復を検知するために、各エンタリに 5bit シフトレジスタ（以下 SR）と 1bit の Direction Bit（以下 DB）を追加する（図 2,3）。SR の初期値は 0 とし、DB の初期値は PHT の初期値が 01 の時 0, 10 の時 1 とする。DB は、2bit カウンタが増加、もしくは減少するであろう方向を示している（つまり 0 なら減少、1 なら増加する）。2bit カウンタが DB と同じ方向へ更新された時は SR を 1bit 左論理シ

A proposed of Detecting Destructive aliasing and its Effect

<sup>†</sup> Takuo Nishioka, Department of Information Science and Engineering, Ritsumeikan University

<sup>††</sup> Lin Meng, Graduated School of Science and Engineering, Ritsumeikan University

<sup>†</sup> Shigeru Oyanagi

フトする。しかし、逆の方向へ更新された時は左論理シフトさせて1を加算し、DBを変更する。つまりSRは2bitカウンタの更新の方向転換を記録している。SRの各ビットを加算した結果が3以上となった時に、破壊的競合が発生していると判断する。




図 2: 破壊的競合の検知

### 3.2 監視リスト

競合を検知した時、緊急用の予測器から予測値を得る。そのために監視リストに通常用予測器のPHTエントリのインデックスを登録する(図3)。しかし、監視できるエントリ数には限りがある。登録する時にリストが一杯だった場合、エントリを1つ解放する必要がある。解放するのは、最も使用されていないエントリとする(LRU)。また、SRが初期値の0に復帰した場合は、破壊的競合が起きていない事を意味するので、積極的に監視リストからエントリを解放するようにした。そのために、緊急用の予測器を使用している間も通常用の予測器の更新を行う。

その他、通常用と緊急用の予測器の選択を高速化するためにPHT選択ビットを用意した。監視リストに登録されているエントリのビットは1とする。

### 4 実験

simplescalar-3.0を改造して提案手法を実現した。通常用予測器には破壊的競合率の高いGAp予測器を、緊急用予測器には破壊的競合率の低いBimodal予測器を選択した。提案手法と比較対象予測器のBHRを全て8bit、監視テーブルエントリ数の上限値を32、緊急用PHTエントリ数を128に統一した。シミュレータはsim-outorderを、ベンチマークはSPECint95中の7本を用いた。

図4に実験結果を示す。gcc95で提案手法のGAp2048(PHTエントリ数)は、PAP8192より予測率を0.38%上昇させた。jpegで提案手法のGAp1024, 2048は、GApとPAP4096, 8192より




図 3: 提案手法全体図

1.53~1.56%上昇させた。その他はあまり効果が得られていないか、他予測器より下回った。原因は、リストの検索速度の考慮から監視リストのエントリ数に上限があるので、リストへの追加と削除が頻繁に起こっているためである。また、DBとSRを追加したために、同じPHTエントリ数のGApと比べて提案予測器の容量が4倍以上となる。ほぼ同容量として比較したため、予測率の低下を避けられなかった。




図 4: 実験結果

### 5 まとめ

提案手法は監視リストと全体容量の点で問題があることがわかった。課題は監視リストの登録、削除方法と、競合検知機構の容量の改善である。また、監視リストのエントリ数増加を検索速度の点から検討したい。

#### 参考文献

- [1] 安藤秀樹: 命令レベル並列処理, コロナ社, 2005
- [2] Mike Johnson, 村上和彰: スーパースカラ・プロセッサ, 日系BP出版センター, 1994