

## VLSI プロセスフローのコンピュータグラフィックス

デモ 1.1

藤村岳志

菅原活郎

日本大学工学部情報工学科

上原 稔

日立超 LSI エンジニアリング

増田弘生

日立デバイス開発センタ

### 1. はじめに

メモリの高集積化の動向は、1975 年ごろから 3 年間に 4 倍の増加率で増えてきた。そのため、メモリセルの形状がブレーナから、複雑な立体構造のトレンチ、スタッカ、フィン、クラウンへと変化してきた。そのため、専門でない人にはプロセスフロー・形状が理解しにくいものとなってきている。

そこで、最先端メモリに使用されているクラウン型メモリに注目して、どのようなフローをたどり VLSI が形成されていくのか、どのような形状になっているのかシミュレーションし、グラフィックス表示したので、ここに報告する。

### 2. シミュレーション方法

VLSI の設計で使用されるシミュレータの中で、デバイス形状・レジスト形状の予測と確認をする機能を持つものを、形状シミュレータ<sup>1~4)</sup>という。

今回使用した形状シミュレータのシミュレーションモデルは、セルモデル<sup>5)</sup>とストリングモデル<sup>6)</sup>を使用して形状を表現するものである。

シミュレーション方法は、まずマスク入力モードでマスクの形状を入力する。次にコマンド入力モードでプロセスを入力する。この2つから3 次元のメモリセルが生成される。

Computer Graphics of VLSI Process Flow

Takeshi Fujimura, Katsurou Sugawara

Department of Computer Science,

College of Engineering, Nihon University

Minoru Uehara<sup>†</sup>, Hiroo Masuda<sup>††</sup>

<sup>†</sup>Hitachi ULSI Engineering Corp.

<sup>††</sup>Device Development Center, Hitachi, Ltd.

### 3. 結果と検討

シミュレーションし、グラフィックス表示した結果として、マスク入力モードでマスクを入力した。図 1 に入力したマスクを示す。次にコマンド入力モードでプロセスを入力した。プロセスはデポジション、エッチングの入力、マスクの入力、膜厚等を入力する。これらから、図 2 に示すようにシリコン基板から始めて、これらの途中経過を経て、クラウン型メモリセルが生成されていくプロセスフロー(鳥瞰図)を取得した。また、完成像の XZ 面、YZ 面断面の画像を取得した。取得した鳥瞰図と断面図を理解しやすいように編集をして 1 つの画像にした。図 3 に合成した画像の一部を示す。

シミュレーションで取得して編集した画像を AVS 社製の“AVS”を使用して、プロセスフロー(鳥瞰図)と、XZ 面断面図と、YZ 面断面図の連続描画を可能にした。




図 1. クラウン型メモリセルのマスク

#### 4. まとめ

1. 形状シミュレータを利用して、クラウン型メモリセルのプロセスフローごとの鳥瞰図 41 枚と、XZ 面断面図 27 枚、YZ 面断面図 50 枚の画像データを取得し、完成までのプロセスとメモリセルの構造を明確にした。
2. “AVS”を利用して、クラウン型メモリセルのシリコン基板からメモリセル完成までのプロセスフロー（鳥瞰図）の連続描画と、XZ 面断面図、YZ 面断面図の連続描画を可能にした。

#### 5. 謝 辞

シミュレーションに関して、日立デバイス開発センタの中村技師にお世話になりました。厚く御礼申し上げます。

#### 6. 参考文献

- 1) A. R. Neureuther, C. Y. Liu, C. H. Ting : J. Vac. Sci. & Technol., Vol.16, No.6, pp.1767-1771 (1979).
- 2) P. Ciampolini, A. Pierantoni, G. Baccarani : IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst., Vol.10, No.9, pp.1141-1149 (1991).
- 3) W. G. Oldham, S. N. Nandgaonkar, A. R. Neureuther, M. O'Toole : IEEE Trans. Electron Devices, Vol. ED 26, No.4, pp.717-722 (1979).
- 4) W. G. Oldham, A. R. Neureuther, J. L. Reynolds, S. N. Chiakang Sung : IEEE Trans. Electron Devices, Vol. ED 27, No.8, pp.1455-1459 (1980).
- 5) R. E. Jewell, P. I. Hagouel, A. R. Neureuther, and T. van Duzer : Polymer Engineering and Science, Vol.17, No.6, p381 (1977).
- 6) F. H. Dill, A. R. Neureuther, J. A. Tuttle, and E. J. Walker : IEEE Trans. Electron Devices, Vol. ED 22, pp.456-464 (1975).




図 2. シミュレーション結果




図 3. XZ 面断面図と鳥瞰図の合成図