

MKng プロジェクトにおけるマイクロカーネル移植技法: PowerPC 用マイクロカーネルの性能評価[†]

緒方 正暢 岩崎 礼江

日本アイ・ビー・エム（株）Embedded Systems 事業

1 はじめに

慶應義塾大学が中心になって研究開発している MKng プロジェクト [2] では、Real-Time Mach マイクロカーネル、および、各種サーバを SPARC[3]、MIPS[4]、PowerPC[5]、Pentium プロセッサを搭載した各種コンピュータ上に実装している。本稿では、PowerPC コンピュータへの移植中の Real-Time マイクロカーネルの性能評価手法について報告する。

2 性能評価の指針

オペレーティングシステムは、頻繁に実行されるソフトウェアなので、その性能はシステムのオーバヘッドとして顕在化しやすい。マイクロカーネルでは、カーネル内に仮想記憶、プロセス間通信、タスク/スレッド、デバイスドライバといった基本機能のみを残し最小化した。それ以外の部分は、カーネルの外部にサーバとして実装した。サーバは、ユーザモードで走行し、他のアプリケーションと同様に扱われる。サーバは独自のアドレス空間を持ち、保護される。図 1 にシステムコールの実行の様子を示す。ユーザプログラムから実行されたシステムコールは、カーネルを経由してユーザ空間にあるサーバとプロセス間通信を行なないながら処理される。このように、マイクロカーネル技術に基づくオペレーティングシステムでは、以下のような潜在的な性能ボトルネックを持っている。

- ユーザ/カーネルモードの切替えが多い。
- アドレス空間の切替えが多い。

確かに、ファイルシステム、プロトコル処理など全ての基本機能をカーネル内で処理する単層構造の OS は、性能の点では有利である。しかし、実時間処理やマルチメディア処理のように時間制約のある処理を正しく行なうためにはカーネル自身のプリエンプタビリティ、および、優先度に基づいた処理が不可欠である。このような処理を行なう上では、マイクロカーネル構成の OS では、各種サービスをユーザレベルのサーバとして実現しており、それらのスケジューリングを自由に行なえるので有利である。また、OS 自身を動的に構成/再構成したり、動的

Microkernel Porting Technology in the MKng Project:
Performance Evaluation of RT-Mach Microkernel on the PowerPC
Masanobu Ogata and Norie Iwasaki
ESBU, IBM Japan, Ltd.

1623-14, Shimotsuruma, Yamato, Kanagawa 242, Japan
E-Mail: <ogata@yamato.ibm.co.jp>

[†]この研究は、情報処理振興事業協会（IPA）が実施している創造的ソフトウェア育成事業「次世代マイクロカーネル研究プロジェクト」のもとに行われた。




図 1: システムコールの実行

に適応可能な形で実現するためには、単層構造の OS では困難である。

カーネルの性能を評価する上で、単なる基本機能の実行速度の比較だけでなく、時間制約をどれだけ保証する処理を実現できるかといった異なる視点からの評価も同時に必要な必要がある。

3 カーネルの基本性能

まず、カーネル自身の基本性能についての評価を行なう。目安となる目標性能は、マイクロカーネル技術を採用することで従来の単層カーネルに比べて性能の低下を招かないということである。そのためには、同一ハードウェア上の単層構造のカーネルとのベンチマークによって評価するのがよい。さらに、改善のためのボトルネックを見つけることが重要である。

ユーザ/カーネルモードの切替のコストやアドレス空間の切替のコストは、実装ターゲットのプロセッサによって異なる。最近の高性能マイクロプロセッサは、プログラマから見えるアーキテクチャ（命令セットアーキテクチャ）を変更することなく、プロセッサを実現するアーキテクチャ（マイクロアーキテクチャ）をより高度なものにして性能向上を達成している。RT-Mach のターゲットである Intel x86 システムでも、移植の始まった頃の i386 と現在の最新プロセッサである Pentium Pro や Pentium II¹では、これらのコストは大きく変わっている。

高速化の進んだ高性能プロセッサでは、メモリアクセス速度によるボトルネックが深刻になっている。特に、内蔵キャッシュをいかに有効に利用できるかで性能が数倍も

¹Pentium Pro, Pentium II は Intel 社の商標です。

異なることも珍しくない。このようなプロセッサのマイクロアーキテクチャを考慮し、OS 内部のアルゴリズム、データ構造を実装することによって大きな性能向上が可能となっている。

3.1 カーネルベンチマーク

OSF(現在は、The Open Group) Research Institute で開発された MPTS 1.1[1] を元にベンチマークプログラムを作成している。MPTS は、RTS サーバ上のアプリケーション、あるいは、専用サーバとして動作するよう現在、移植中である。カーネルプリミティブ毎の基本性能を測定することができる。

3.2 マイクロベンチマーク

MPTS のようなカーネルベンチマークでは、基本性能は測定できるが、性能向上のためのヒントを見つけることは困難である。性能ボトルネックは今や、マイクロアーキテクチャレベルにあることも珍しくない。高性能なプロセッサでは、高度なマイクロアーキテクチャが採用されており、外部からの事象だけでは本当の性能を知ることは困難である。特に、カーネルの研究開発者は、最大の性能を得るために、低レベルのカーネルルーチンがどのように実行されているかを知る必要がある。

そこで、以下のようなデータを取得するための評価環境を準備中なので、それぞれ説明する。

- キャッシュミス率、ペナルティ
- コンテキスト切替え
- TLB ミス率、ペナルティ
- 分岐ミス
- 例外、割り込みの発生回数

3.2.1 ソフトウェアシミュレータを使った手法

PowerPC Visual Simulator (以下、PVS と略す)[8] では、プロセッサ内蔵キャッシュのサイズの指定 (実サイズ、あるいは、無限)、TLB リロードのコスト、ページテーブルルックアップのコスト、プロセッサバス速度、L2 キャッシュの大きさおよび、アクセスコスト、システムメモリの大きさがモデル化されている。タイミングツールを使って、カーネル動作にかかったサイクル数、実行された分岐の数、分岐予測の成功/失敗の数、キャッシュミスの数など、マイクロアーキテクチャレベルの性能情報を得ることができる。

3.2.2 性能モニタを使った手法

性能モニタは、まず、IBM RS/6000 ワークステーションに採用されている POWER2 プロセッサで実現された[9]、その後、ほぼ同様の機能を持った性能モニタが PowerPC 604/604e プロセッサにも採用された[10]。

最新の PowerPC 604e プロセッサでは、独立した 4 つの 32 ビットイベントカウンタを内蔵している。各カウンタでは、選択したイベント事象をカウントすることができます。

きる。イベントの選択は制御レジスタによって行なう。なお、イベント収集に伴う本来の性能への副作用がないところに特徴がある。また、このイベントの収集は、ある特定のアプリケーションに対してのみ行なうこともできる。

4 まとめと課題

現在、マイクロカーネルベンチマークプログラムを RT-Mach 用に移植している。このベンチマークプログラムを PVS シミュレータ上で各種ハードウェア資源のパラメータを変化させた時の影響について評価を行なう予定である。その後、実時間処理や QoS 処理がうまく処理できるかを検証する予定である。

参考文献

- [1] Places, F. B., et al: "OSF Microkernel Performance Test Suite, MPTS Release 1.1," OSF Research Institute (1996). <http://www.osf.org/mall/os/mkato.html>
- [2] 徳田 他: "MKng: 次世代マイクロカーネル研究プロジェクトの概要," 第 55 回情処全大論文集, 1Z-2 (1997).
- [3] 舟渡 他: "MKng プロジェクトにおけるマイクロカーネル移植技法: SPARC 用マイクロカーネルの実装と性能評価," 第 55 回情処全大論文集, 3Z-6 (1997).
- [4] 光澤 他: "MKng プロジェクトにおけるマイクロカーネル移植技法: MIPS 用マイクロカーネルおよび UNIX サーバの性能評価," 第 55 回情処全大論文集, 3Z-7 (1997).
- [5] 岩崎 他: "MKng プロジェクトにおけるマイクロカーネル移植技法: デバッグツールを利用した PowerPC への移植," 第 55 回情処全大論文集, 3Z-8 (1997).
- [6] 緒方 他: "MKng プロジェクトにおけるマイクロカーネル移植技法: マルチプラットフォームへの対応," 第 55 回情処全大論文集, 3Z-5 (1997).
- [7] 緒方, 岩崎: "MKng プロジェクトにおけるマイクロカーネル移植技法: PowerPC 用マイクロカーネルの性能評価," 第 55 回情処全大論文集, 3Z-9 (1997).
- [8] Armstead, M., et al.: "PowerPC Visual Simulator: Peeking under the Hood of the PowerPC," IEEE Int'l Conf on Computer Design: VLSI in Computers and Processors, pp. 413-418 (1994).
- [9] Welbon, E. H., et al: "The POWER2 Performance Monitor," IBM Journal of Research and Development, Vol. 38, No. 5, pp.545-554 (1994).
- [10] Roth, C., et al: "Performance Monitoring on the PowerPC 604 Microprocessor," Proc. of IEEE International Conf. on Computer Design: VLSI in Computers and Processors 1995, pp. 212-215 (1994).