

PN コンピュータのパイプラインストールの要因分析と対策*

3K-6

小林 勇志† 岡本 秀輔‡ 曾和 将容§

電気通信大学大学院 情報システム学研究科¶

1 はじめに

我々の研究室で数年来、研究してきたパイプライン PN プロセッサ [1] を今回試作した。

本報告では今回設計した PN コンピュータの特に演算ユニット (AU) についてのパイプラインストールの起きる要因と起きた時の対処について述べる。

2 PN コンピュータの構成

試作するにあたりピン数などの制限により、従来の PN コンピュータにあったレジスタ間比較命令を実行する分岐制御ユニット (BU) をなくし、代わりに新たに自命令のみならず、他のユニットの命令をメモリからフェッチしてきて、命令キューに格納するフェッチユニット (FU) と命令キューを付加した PN コンピュータをバルテノンシステムを用いて設計した。構成を図 1 に示す。

今回設計した PN コンピュータは、演算ユニット (AU)、転送ユニット (TU)、フェッチユニット (FU) の 3 ユニットと、AU 用と TU 用の 2 つの命令キューで構成される。




図 1: PN コンピュータの構成

また、ユニット間のデータの授受は各ユニットが同

*An analysis of pipeline stall on Parallel Neumann computer

†Kobayashi Yuuji

‡Okamoto Syusuke

§Sowa Masahiro

¶Graduate School of Information Systems, The University of Electro-Communications

時にアクセス可能なマルチポートレジスタの、レジスタファイルを介して行なわれる。

3 パイプライン構成

AU、TU のパイプライン構成は以下の 4 ステージである。

- AU (演算ユニット)、TU (転送ユニット)
 - IF 命令フェッチ (キューから)
 - ID 命令デコード、レジスタ読み込み、トークン受信
 - EX 命令実行
 - WB レジスタ書き込み、トークン送信
- FU (フェッチユニット)
 - 厳密にはパイプライン処理は行なわれていない

4 ストール要因

AU、TU のパイプラインストールの要因としては以下のものが挙げられる。

1. 命令キューが empty
2. 他のユニットのトークンカウンタが full
3. トークン待ち
4. ハザード (RAW)

1、2 の検出は毎クロックごと命令キューおよび他のユニットで行なわれ、起こった場合は制御入力端子によって知らされフェッチを止める。

3、4 の検出はパイプラインのデコードステージで行なわれ、起こった場合は制御内部端子によって自身自身から知らされフェッチを止める。

つまり 1、2 に関しては検出は他のユニットが行なうので、対処としてはただ命令キューが empty でなくなり、他のユニットのトークンカウンタが full でなくなるのを待つだけである。だから他の要因と同時に起こったとしても、これといって特別な対処を行なう必要はない。

しかし 3、4 に関しては検出は自ユニットが両方ともデコードステージで行なうので、3、4 が同時に起こっ

た時などパイプラインの状態やトークンカウンタの状態などで対処の仕方が変わるので大変である。

あと、ここで特に3について述べておく、PN コンピュータの各ユニットは独立に動作しているので、ユニット間で実行する命令に依存関係がある時はトークンを送受信することで、その依存関係を保っている。だから、パイプラインストールの要因にトークン待ちがあるのはPN コンピュータの特徴である。

5 検出と対処

ここでは特にAUについての検出と対処について述べる。AUのブロック図は図2に示す。

検出の仕方は、トークン待ちの場合はフェッチしてきた命令の受信タグがあるかどうかと同時にトークンカウンタ(TC)が0でないかを調べることで行なう。つまり、受信タグがありTCが0でない時のみトークン待ちである。ハザード(RAW)の場合はデコードステージの命令のソースレジスタと実行ステージの命令のデスティネーションレジスタが同じかどうか調べることで行なう。しかし、ソースレジスタのレジスタ番号が0の時は比較をしない。なぜなら、レジスタ0の値は常に0だからである。また、今回のPNコンピュータで使用しているレジスタファイルでは、読み書きが同じレジスタに同時に起こったときはデータのバイパスが行なわれるので、レジスタ読み込みが行なわれるデコードステージの命令のソースレジスタと、レジスタ書き込みが行なわれるライトバックステージの命令のデスティネーションレジスタの比較をする必要はない。

基本的な対処の仕方としては、トークン待ちの場合はトークンが送られてTCが1になるまでデコードステージで待つ、トークンが送られてきたら(TCが1になったら)、TCを1デクリメントして次の実行ステージへ進む。ハザード(RAW)の場合はただ単にデコードステージで1クロック待って、実行ステージの命令のデスティネーションレジスタのレジスタ番号を記憶しているレジスタ(op_e_dest)の値を0に書き換え、次の実行ステージへ進む。

対処の仕方では大きな違いは待ち時間にある。トークン待ちの場合はトークンが送られてきていなければ、トークンが送られてくるまでひたすらデコードステージで待つ。つまり、トークン待ちの場合は待ち時間が一定でない。それに比べてハザード(RAW)の場合はデコードステージで一定時間(1クロック)待ちさえすれば必ずハザード(RAW)は回避できる。




図2: AUブロック図

6 おわりに

今回設計したAUにおいて、トークン待ちをした命令はハザードを起こさない。また、ハードウェア的には、AU内にバイパス機構を設ければハザードは起こらない。しかし、PNコンピュータに特有のトークン待ちをなくすことはできない。だから、トークン待ちの時間をできるだけ短くするとか、待っている時間をどう有効に使うかとかが今後の問題であろう。

バルテノンシステムを開発し貸与して下さった、NTTコミュニケーション科学研究所の方々にお礼を申し上げます。

参考文献

- [1] 笠田 洋和 “バルテノンシステムを用いたパイプラインPNプロセッサの設計” 名古屋工業大学 平成4年度卒業論文
- [2] 壺井 彰久 “PNスーパースカラプロセッサのバルテノンシステムによるLSI設計” 情報処理学会第48回全国大会
- [3] John L. Hennessy & David A. Patterson “Computer Architecture” Morgan Kaufmann Publishers 1990