

FPGA を扱う OS における資源管理機構の試作

4M-5

名波秀昇, 早川栄一, 並木美太郎, 高橋延匡

(東京農工大学 工学部)

1. はじめに

マルチメディア時代を迎えて、データ種類の多様化、データの大容量化が進んでいる。そのため、次のような問題が上げられる。

(1) 新しいデータ処理方式に対応した専用回路を製作するためには、多くの開発費用や開発期間が必要である。

(2) データ処理に時間がかかる。

これらの問題を解決するための手段として、プロセッサ、メモリを高速化することが上げられる。また、専用回路を製作する方法などがある。しかし、前者は、フォン・ノイマン方式のため、演算速度とメモリアクセス時間で性能限界が決まってしまう。後者は、開発の期間、および、費用が問題となる。

他の解決手段として、再書き込み可能な FPGA を計算機に適用して処理を行なう、いわゆる FPGA システムによるものがある。この方式によれば、データの処理方式の内容を容易に変更でき、柔軟性に富んでいる。また、並列化によるデータ処理の高速化の可能性を秘めていることから有効である。FPGA システムの設計には、ハードウェアの構成から OS の設計に至るまで多数の選択肢がある。筆者らは、予備実験として、対象となる計算機上に OS を試作した。本稿では試作した OS の資源管理機構について述べる。

2. FPGA システムの基本設計

2.1 対象とするアプリケーション

対象とするアプリケーションは、ソフトウェアによる実現での処理としては計算処理容量が重いもので、これをハードウェア化したほうが高速化が期待できる処理内容を主な対象とする。ここでは、具体的に、画像にフィルタをかけたたり、圧縮するといった画像処理や、浮動小数点演算方式のシミュレーションなどを対象とする。

2.2 FPGA を扱う OS における資源管理機構への要求

以下に、資源管理機構への要求を述べる。

(1) 資源の保護を行いたい。

ユーザプログラムから、OS の資源（プロセッサ、メモリ、割込み、外部デバイス、FPGA）への不当なアクセスによって、処理内容や、処理データなどの破壊を防ぐため、保護を行いたい。

(2) ユーザプログラムにはハードウェアを意識させるこ

となく FPGA 上の機能を利用できるようにしたい。

従来、計算機上での高級言語を使用したユーザプログラミングにおいて、ハードウェア（レジスタ）への手続きを特に意識していない。ユーザにおけるプログラミングの開発負担を減らすために、FPGA 上の処理機能を利用する場合においても、ハードウェアを意識させることなくユーザが目的とする処理が行えるようにしたい。

(3) FPGA で行なう処理内容の決定は、ユーザプログラムから動的に変更できるようにしたい。

新しいデータ処理方式などについて検討をする際、ハードウェアによる実現では、回路の物理的な変更のため、多くの作業時間がかかる。こういった変更をプログラムによって容易に変更できれば、開発期間を短縮できる。

(4) 複数のユーザプログラムが動作するようにしたい。

複数のタスクによる並列処理によって、プロセッサを有効に使用することができる。

3. 設計方針

FPGA を扱う OS における資源管理機構の設計における方針を以下に述べる。

(1) 資源はすべて OS で管理する。

資源の管理は、一つの場所で、統一的に行えれば、OS を複雑化することなく構築でき、また、後での変更も容易になると考えた。そこで、FPGA を含むすべての資源は OS で管理することにした。

(2) OS の保護を行う。

資源はすべて OS で管理する。従って、OS の保護が行えれば、不当なユーザアクセスによる資源への破壊を防止することができる。

(3) FPGA の保護を行う。

FPGA 上で実現されている処理内容を、OS を介して細かい粒度で使用したり、変更したりすると、処理を行う時間よりも OS におけるオーバヘッドの方が主要な時間を占めると予想される。しかし、時間的な性能よりも、システムの信頼性の方が重要と考え、FPGA の保護を行うことにする。

4. 設計

4.1 ハードウェアの構成

FPGA システムを実現するためのハードウェアは、図

1のように、対象とする計算機とFPGAボードから構成する。FPGAボードは、Futurebusを介して計算機と接続される。このボードは、FPGAにおける処理機能を決定するデータを格納するSRAMと、データを入出力するためのSRAMなどで構成する。データの入出力用のSRAMは、FPGAボードにおけるバス制御を簡単にするために用意した。




図1 ハードウェアの構成

4.2 OSの構成

2.2で述べた管理機構への要求より、OSは図2に示す5つに大きく分けることができる。本OSの特徴を以下に示す。

- (1) OSを通して、ユーザからFPGAへの操作は行われる。
FPGAへの操作に関して、ユーザにはライブラリとして提供し、OSへの呼出し(以下SVC:Super Visor Call)によって行う。
- (2) ユーザ機能拡張部で、FPGAへの操作は行われる。
FPGAへの管理を集中的に行うことにより、保守性、拡張性が向上する。新しい機能はここに登録される。
- (3) 通信・同期・協調管理部で、FPGAの排他処理を行う。
FPGAへの複数のアクセスを防止するため、セマフォによる排他処理を行う。




図2 OSの構成図

4.3 FPGAへのアクセス機構

(1) SVC型を採用

FPGAへのアクセス機構のモデルとして、表1に示す3つの方法の検討を行った。方式(1)はSVCによるオーバーヘッドが大きく、また、細かい粒度の利用には不利である。また、方式(2)は、要求にあるシステムの保護を完全に行うことができない。そこで、SVCによってFPGAへの操作を行うことにより、OS、FPGAの保護が行え、かつ、(1)よりオーバーヘッドを小さくすることが可能なSVC型を採用する。

(2) 処理機能の利用方法

FPGA上に実現する処理機能を利用する場合の処理フローを図3に示す。

<初期化>

FPGAへの操作を行うための処理ルーチン、および、FPGAの処理機能を決定するデータをユーザ機能拡張部に登録する

<FPGAの初期化>

FPGAの処理機能を決定するデータをダウンロード用のSRAMに転送し、FPGAに読み込ませる。

<処理データの転送>

処理を行うデータをデータ入出力用のSRAMか、主記憶メモリ上のレジスタに転送する。

<実行>

FPGAが実行する命令をレジスタに転送する。

<結果データの取得>

実行の終了は、実行終了フラグ、あるいは、割込みで検出し、処理結果をユーザに戻す。

表1 FPGAアクセス機構のモデルの検討

項目	方式	方式(1) クライアント/ サーバ型	方式(2) 専用 プロセッサ型	方式(3) SVC型
不正なアクセスの回避が可能		○	×	○
システムコールによるオーバーヘッド		×	○	△
FPGAの利用粒度が細かい時の対応		×	○	×
ハードウェアを意識させない		○	×	○

5. 実現

資源管理機構の開発において、OSはUNIXを用い、言語処理系はBSD系のクロスCコンパイラ、アセンブラを用いて行った。現段階において、割込み管理機構を実現している。その行数と、コンテキスト切り替えにかかる時間の測定結果を以下に示す。なお、対象としたハードウェアの仕様を表2に示す。

C言語 : 約1200

アセンブラ: 約400

コンテキスト切り替えにかかる時間: 約73.8usec

表2 対象としたハードウェアの仕様

プロセッサ	R3081E
主メモリ	16M×16
I/Fデバイス	RS-232C(2チャンネル) Ethernet
採用バス	Futurebus+
備考	簡易ROMモニタ搭載

6. おわりに

今後は、試作したOSの評価を行い、FPGAシステムとしての実現可能性の検討を行う。

参考文献

[1] 中原雅彦, 中川正樹, 高橋延匡「URR浮動小数点演算コプロセッサのアーキテクチャの検討と言語C処理系catによる利用方式」, 情報処理学会第36回全国大会, 1989

[2] 斎藤正伸, 多田好克「ソフトウェアの部分的なハードウェア化による高速化技法の研究」, 第36回プログラミングシンポジウム, 1995