

## 高速非同期フラッシュ型A/D変換器の構成法

6P-9

川村恭也 松原 隆 古賀義亮

防衛大学校 情報工学科

### 1 はじめに

高速のA/D変換器の用途は特定の分野に限らず、各種のディジタル信号処理システムにおいて、システム全体の性能向上のため高性能化が図られている。特に、広帯域ディジタルオシロスコープなどの計測機器では、変換周波数が数百MHzから数GHzの超高速のA/D変換器が必要となり、主としてフラッシュ型が用いられている[1]。

クロックによらず入力信号の変化に応じてA/D変換を行う方式を、非同期A/D変換[2]と呼ぶことにすると、自動車のABS(Antilock Brake System)の車輪速の検出や加速度の検出など、高速で間欠的な信号の変化を捕捉するのに非同期フラッシュ型A/D変換器が有用であると考えられる。

また、デバイス技術の進展によって、超高速の論理素子などが開発されているが、このような超高速の論理素子の実用化に際しては、雑音や入力信号自信の歪みなどに起因する誤動作が問題となる。この場合、回路内部の特定の微量信号の変化を検出するのに非同期A/D変換器の適用が有用であると考えられる。

本稿では、フラッシュ型A/D変換器を非同期で構成する方法について提案する。

On a Realization of High-Speed Flash-type

Asynchronous A/D Converters

Kyoya Kawamura, Takashi Matsubara and

Yoshiaki Koga

Department of Computer Science

National Defense Academy

Hashirimizu 1-10-20, Yokosuka, Kanagawa 239, Japan

### 2 非同期A/D変換の原理

図1に非同期A/D変換の原理を示す。通常は、クロックによって一定の周期でA/D変換を行うが、非同期式ではアナログ入力電圧の振幅に正か負の一定値以上の変化が生じる毎にサンプリングパルスを発生し、A/D変換を行う。

また、各サンプリング点の時間情報が必要になるため、A/D変換結果とともに出力する。




図1 非同期A/D変換の原理

### 2 非同期フラッシュ型A/D変換器

図2に、提案する非同期フラッシュ型A/D変換器の回路を示す。フラッシュ型は並列比較型とも呼ばれ、複数のコンパレータを用いて入力電圧と一致する基準電圧を瞬時に判定する方式で、高速のA/D変換が可能である。通常は、クロックにより決まった周期でA/D変換を行うが、非同期式では入力信号が1 LSB(刻み幅)変化するごとにA/D変換を行う。




図2 非同期フラッシュ型A/D変換器の回路

コンパレータの出力が変化すると、図3に示す回路によりサンプリングパルスが作られ、コンパレータ出力がラッチされる。また、非同期式では入力信号の各変化点の時間情報が必要となり、変換結果とともにコンパレータ出力がラッチされる瞬間の時間情報を出力する。




図3 サンプリングパルス発生回路

ラッチされたコンパレータの出力は、誤り許容符号[3]に変換される。表1に4ビットの場合の誤り許容符号を示すが、この符号は、符号語のどの1桁に誤りが生じても、正しい符号語に近い(1 LSB離れた)符号語か、非符号語かのいずれかになる。また、非符号語になった場合でも適切な符号語に変換誤差1 LSB以内で近似できる場合がある。図1の回路中のエンコーダーを用いることにより、内部の单一縮退故障に対して、変換誤差を1 LSB以内にすることができる。

表1 コンパレータ出力と誤り許容符号との対応

コンパレータ出力	符号語	近似／訂正可能な非符号語
000000	0000	
000001	0001	0010, 1001
000011	0011	0101
000111	0111	1011
001111	1111	0110
011111	1110	1101, 1010
111111	1100	

### 3 むすび

本稿では、高速動作が可能なフラッシュ型A/D変換器を非同期式で構成する方法を示した。非同期A/D変換器は、高速で間欠的な信号を捕捉する場合などに有用であると考えられる。

今後は、シミュレーション及びハードウェアの作成により回路の動作性能の評価を行う予定である。

### 参考文献

- [1] 松沢：“高速A/Dコンバータの現状と将来予測”信学技法 ICD91-84, pp. 21-27(1991).
- [2] 猪瀬、青木、渡辺：“非同期デルタ変調方式”，信学論、第49巻3号、pp. 43-50(昭41-03).
- [3] T.Matsubara and Y.Koga, "Proposal for Error-Tolerant codes", FTCS-23, pp.130-136 (Jun. 1993).
- [4] T.Matsubara, K.Kawamura and Y.Koga: "On a Realization of Fault-Tolerant A/D Converter", PRFTS'93, pp. 195-197 (Dec. 1993).
- [5] 川村、松原、古賀：“誤り許容符号を用いたデペンドブルA/D変換器の構成法”，1994年前期情報処理学会全国大会 7B-7(1994).
- [6] 川村、松原、古賀：“誤り許容符号を用いたA/D変換器の構成法について”，信学技法 CPSY94-2, pp. 9-14(1994).
- [7] 川村、松原、古賀：“時間情報を有するデペンドブル・フラッシュ型A/D変換器の構成法”，1994信学秋季全大, D-147(1994).