

5K-6

## 進化するハードウェアによるパターン認識システムの実現方法の考察

岩田 昌也、樋口 哲也

電子技術総合研究所

### 1. はじめに

進化するハードウェア (Evolvable hardware: EHW) [1]により、高速パターン認識システムを実現する方法を考察する。本システム製作の目的は、ニューラルネットワークの特徴的機能である引き込みをEHWにより実現する、パターン認識システムを製作することにより、EHWがニューラルネットワークの代替システムとして利用可能なことを示すことである。EHWは、遺伝的アルゴリズム(GA)で環境を学習することにより、ハードウェア構造が自ら進化するものである。我々は今までに、EHWにより、ノイズのあるパターンでも正しく認識する機能である引き込みが実現可能であることを報告した[2]。本稿では、EHWによる引き込みを実現するパターン認識システムの構成方法を述べ、引き込み能力の高い学習を行うアルゴリズムを考察する。

### 2. 進化するハードウェア (EHW)

EHWは、環境に応じてハードウェア構造が自ら進化するハードウェアである。具体的には、PLDなどの再構成可能型論理素子 (Reconfigurable Logic Device: RLD) 上の論理回路を、GAを用いた学習で再構成していくことによりEHWを実現する。RLDは、ハードウェア構成を指定するビット列であるアーキテクチャビット列をダウンロードすることにより、様々な論理回路を構成できる。EHWでは、アーキテクチャビット列を染色体と見なしてGAを適用し、目的の機能を学習する。その結果、RLD上に進化した論理回路が得られる。

EHWは、ニューラルネットワークの特徴的機能である引き込みが実現可能なため[2]、ニューラルネットワークシステムの代替として利用できる可能性がある。本システムのニューラルネットワークシステムに対する利点は、処理の高速性と、学習結果の可読性の2点に集約される。すなわち、EHWの

学習結果がハードウェアそのものであるため、ニューラルネットワークのソフトウェアを基本とした実行に比べ、学習結果の実行速度が2桁は速くなる。さらに、ニューラルネットワークでは学習結果がネットワークのパラメータで表され、人間に理解できないのに対し、EHWの学習結果は論理回路としてわかりやすく表される。この可読性は、ニューラルネットワークの問題点を解決する重要な特長である。

### 3. パターン認識システムの実現方法

#### 3.1 パターン認識と引き込み

EHWによるパターン認識の手順には、パターンの学習と認識の2段階がある(図1)。まず、認識するパターンをEHWに学習させる。学習後、EHWにノイズのあるパターンを入力しても、正しい認識ができるることを目指す。

パターン認識では、ノイズが加わり不完全な入力パターンも、学習済みパターンとの類似性から、正しく識別する機能が要求される。この機能は引き込みと呼ばれ、ニューラルネットワークの特徴的な機能である。我々は今までに、パターン認識で重要な、特徴空間での非線形分離可能性を調べる問題としてXOR問題を取り上げ、その学習と引き込みが可能であることを示した[2]。本稿では、さらに一般的な問題として、文字などの2次元2値パターンの認識を行うシステムを考える。

#### 3.2 パターン認識システムの構成

システムの構成を図2に示す。本システムは、EHWボード、GA操作やシステム制御を行うPC、パターン入力装置(タブレット)からなる。本システムの構成上の特徴は、EHWを、書き換え可能型

#### 1. 学習



#### 2. 認識



図1 EHWを用いたパターン認識の手順

Consideration on Implementation of Pattern Recognition System by using Evolvable Hardware  
Masaya Iwata and Tetsuya Higuchi

Electrotechnical Laboratory

1-1-4 Umezono, Tsukuba, Ibaraki 305 Japan

ゲートアレイである FPGA (Field Programmable Gate Array) 上に実現するため、様々な構成の EHW を実現でき、パターン認識以外の処理にも柔軟に対応できる汎用 EHW システムであることである。

本システムの動作には、図 1 のようにパターンの学習と認識の 2 段階がある。まず、パターンの学習の手順を示す。タブレットにより入力したパターンを、PC で、EHW が処理可能な画素数のパターンに変換し、GA で学習する。学習により進化した染色体である EHW のアーキテクチャビット列を EHW にダウンロードすると、進化した論理回路が実現する。次に適応度評価のために、回路に学習パターンを入力する。その結果はビット列として出力される。PC で出力の正解率を評価した結果を次世代での適応度として、GA 学習を続ける。学習後におけるパターンの認識は、学習時における学習パターンの認識と同様の手順で行う。

EHW ボードは Xilinx 社製 FPGA (LCA XC4025)




図 2 EHW によるパターン認識システムの構成




図 3 FPGA 上の EHW ブロック図

を 4 個搭載する。1 FPGA で約 25,000 ゲートの論理回路を搭載できる。1 FPGA 上に実現する EHW のブロック図を図 3 に示す。ABR (Architecture Bit Register) と RLD 1 組で、GA の 1 染色体が表す回路を実現する。現在、パターン認識向きの RLD の回路設計を行っている。

### 3.3 学習アルゴリズムの考察

EHW で引き込み能力の高いパターン認識を行うためには、進化で引き込み能力が増大するように、EHW の GA 学習における適応度を工夫する必要がある。本システムでは、MDL (Minimum Description Length) [3] を用いて GA の適応度を評価することにより、高い引き込み能力を持つ論理回路を EHW に学習させる方法を実験中である。MDL は、機械学習において、いくつかの与えられたデータから、残りのデータを推定するための情報量基準であり、微小なノイズに影響されない推定を行う。

EHW で引き込み能力が高い回路は、ノイズのある入力に対して don't care である場合が多い回路である。したがって、EHW では、don't care である入力が多い、すなわち使用する入力が少ない回路へと学習が進むように MDL を設定することにより、引き込み能力の高い回路が得られると考えられる。

### 4. おわりに

ノイズのあるパターンでも正しく認識する能力である引き込みを実現する、EHW によるパターン認識システムの実現方法について考察した。システムの具体的な構成方法を述べ、さらに、引き込み能力を得る学習を行うアルゴリズムを考察した。

今後、MDL を用いた GA 学習アルゴリズムの決定、パターン認識に適した RLD の回路設計を行い、本システムを実働させる予定である。これにより、ニューラルネットワークと同等の機能を持つ、高速でコンパクトなパターン認識システムの実現を目指している。

### 参考文献

- [1] Higuchi, T. et al., "Evolvable Hardware with Genetic Learning" in *Massively parallel Artificial Intelligence* (eds. H. Kitano), MIT Press, 1994.
- [2] 岩田, 平尾, 樋口, "進化するハードウェアによる引き込みの実現方法", 情報処理学会第 50 回全国大会講演論文集, p. 2-299, 1995.
- [3] J. Rissanen, *Stochastic Complexity in Statistical Inquiry*, World Scientific Publishing Co. Pte. Ltd., 1989.