

大規模LSI用分散型BISTの設計環境

7L-8

池永 剛 小倉 武

NTT LSI研究所

1はじめに

面積、速度オーバヘッドの少ないテスト容易化手法としてBISTが注目されているが、体系的な構成法が確立されていないため、実LSIへの適用は少ない。そこで、既に提案している、複数のBIST対象ブロックと、それらを一括して制御するBIST制御回路から構成される分散型BIST^{[1][2]}を対象として、短TATにBIST組込みが可能なBIST設計環境の検討を行なった。本稿では、分散型BISTのモデル、設計環境について述べ、画像処理用LSIの演算ブロックを対象とした、BIST回路のハード量評価結果等を示す。

2 BISTインプリメント短TAT化の課題

BISTインプリメントの短TAT化を図る上で、実現の容易性(パターン発生器、圧縮器、BIST制御回路等の各種BIST回路の作成、組み込みが容易)、評価の容易性(ハード量、故障検出率等のBIST評価が容易)の2点が重要なポイントとなる。しかし、従来提案されている、集中管理型等のBIST構成^[3]は、複雑なテストシーケンスが必要なため、BIST制御回路が複雑になるという問題がある。また、BISTの評価単位が大きくなるため、故障検出率算出等が困難であるという問題がある。

そこで、BISTインプリメントの短TAT化が可能なBIST構成として、複数のBIST対象ブロックと、それらを一括して制御するBIST制御回路から構成される一括制御タイプの分散型BISTを提案し、検討を行なってきている^{[1][2]}。本分散型BISTが、BISTインプリメントの短TAT化に適している理由を以下に示す。

- 実現の容易性…全BIST対象ブロックを一括制御するため、BIST制御回路が簡易かつ規則的に構成可能である。このため、パターン発生器、圧縮器のみならず、BIST制御回路を含めたBIST回路の自動生成が行なえる。
- 評価の容易性…BIST評価の中で最も時間を要する故障検出率算出が、比較的小規模なBIST対象ブロック毎に、並行して行なえるため、評価時間短縮が可能である。

3 分散型BISTのモデル

本稿で取り上げる分散型BISTのモデルを図1に示す。分散型BISTは、複数個のBIST対象ブロックとこれらを一括して制御するBIST制御回路から構成される。

A Design Environment of a Distributed BIST for VLSIs.

Takeshi IKENAGA, Takeshi OGURA

NTT LSI Laboratories




図1：分散型BISTのモデル

BIST制御回路は、LSI外部から与えられる起動信号(BSTR)によって起動し、各BIST対象ブロックに対し、同時に、BISTモード信号(BTM)、BIST初期化信号(BTRST)、任意サイクルの方形波信号(BSW)、パルス波信号(BPW)を与え、空間圧縮信号(BSCL)を受けとる。各BIST対象ブロックからの空間圧縮信号は、時間圧縮器によって時間圧縮し、期待値と比較した後、結果信号(BPASS)をBIST終了信号(BEND)とともにLSI外部に出力する。また、時間圧縮器のLSBを圧縮状態信号(BSTT)としてLSI外部に出力する。マスク回路は、故障ブロック特定のための機能^[2]を提供する。

BIST対象ブロックは、機能ブロックの入力部に配置するパターン発生器と、機能ブロックの出力部に配置する空間圧縮器から構成される。

パターン発生器としては、機能ブロックの入力部に通常レジスタが存在する場合は、通常レジスタ共有型のパターン発生器を、通常レジスタが存在しない場合は、ビット分配型パターン発生器^[1]等を用いる。通常レジスタ共有型パターン発生器は、オール0、1パターンに初期化可能な反転シフト型のLFSR(Linear feedback shift register)を用いている(図2)。これにより、通常系とBIST系で初期化機構の共有化を図り、ハード量削減を行なっている。また、乱数では制御し難いモード切替え入力、リセット入力等の入力に対しては、BIST制御回路から与えられるBSW、BPWをセレクタで切替えて与える。

空間圧縮器としては、ブロックの出力部に通常レジスタが存在する場合は、通常レジスタ共有型の空間圧縮器を、通常レジスタが存在しない場合は、多段空間圧縮器^[1]等を用いる。通常レジスタ共有型空間圧縮器は、No Feedback型のシフトレジスタ(図3)を用いる。No

Feedback型は、多数のフィードバックループを有する MISR (Multiple Input Signature Register) と比較して、少ないハード量で実現可能である。

以上の構成で十分な故障検出率が得られない場合は、機能ブロック中のレジスタを、通常レジスタ、パターン発生器、空間圧縮器共用のレジスタに置き換える。可観測性、可制御性を高める。置き換えるレジスタは、乱数伝搬度^[4]等のメジャ用いて決める。




図2: 反転シフト型 LFSR




図3: No Feedback 型空間圧縮器

4 分散型 BIST の設計環境

分散型 BIST の設計フローは、ブロック設計段階と全体設計段階に分かれる。ブロック設計段階では、各 BIST 対象ブロックに対し、「パターン発生器、圧縮器の作成、組み込み ↔ ハード量、故障検出率等の評価」を、所望ハードオーバヘッド、故障検出率の BIST 構成が得られるまで繰り返し行なう。全体設計段階では、期待値を求め、BIST 制御回路を作成する。これらの作業を効率的に行なうためのツールとして、DEBUG (DistributEd Bist Units Generator) と BEST (Bist Evaluation System) のプロトタイプを開発した(図4)。




図4: BIST 設計環境

DEBUG は、BIST の実現の容易性に寄与し、ブロック設計段階では、ビット幅等のパラメータを与えることにより、3で示した各種パターン発生器、圧縮器を自動生成する。全体設計段階では、BIST 対象モジュール数、テストサイクル、期待値ベクトル等のパラメータを与えることにより BIST 制御回路を自動生成する。現時点では、生成された BIST 回路の BIST 対象ブロックへの組み込みは、人手で行なう必要があるが、BIST 回路は全て論理合成可能な機能記述言語で生成されたため、機能記述段階で効率的な BIST 組み込みが可能である。

BEST は、BIST の評価の容易性に寄与し、ブロック設計段階の論理合成、故障シミュレーション等、全体

設計段階の期待値作成、検証等を統一的に行なう環境を提供する。

5 評価

画像処理用 LSI の4種の演算ブロック (DTPATH…乗算器、加算器等のパイプライン演算パス、PEARY1-3…ハード量の異なるデータパスの2次元アレイ) に対し、BIST 対象ブロックを構成した場合のハード量、故障検出率評価結果を表1に示す。

表1. BIST 対象ブロック評価

回路	ゲート数	BIST オーバヘッド	故障検出率†
DTPATH	40.3k	0.31%	96.0%
PEARY1	25.0k	0.82%	97.6%
PEARY2	22.4k	1.11%	97.7%
PEARY3	26.4k	1.00%	97.4%

† … 10万パターンで算出。冗長故障を含む。

表1に示したように、いずれも1%程度のハードオーバヘッドで96%以上の故障検出率(冗長故障を含むため実際はさらに高い検出率となる)を得ることが出来た。また、BISTインプリメントは、本BIST設計環境を用いることにより、故障シミュレーション時間を含めて、数時間～2日程度で実現できており、効率的に行なえることを確認した。

DEBUGを用い、テストサイクル100万サイクル、BIST対象ブロック数4のパラメータでBIST制御回路を生成した結果、ハード量は約500ゲートとなった。この制御回路と上の4つのBIST対象ブロックでBISTを構成した場合、BIST付加回路のトータルのハードオーバヘッドは1.2%となる。

6 おわりに

本稿では、BISTインプリメントの短TAT化を目的として、分散型BISTを対象としたBIST設計環境について検討を行なった。本設計環境は、各種BIST回路の自動生成を行なうDEBUGと、BIST評価を効率良く行なうBESTから構成される。画像処理用LSIの演算ブロックを対象として評価を行なった結果、短TAT(数日以下)に、少ないハードオーバヘッド(数パーセント以下)で高い故障検出率(96%以上)のBIST実現が可能なことを確認した。今後は、本環境を演算ブロック以外の回路に適用し、その有効性を調べていきたい。

参考文献

- 池永、高橋: 大規模LSIの演算ユニット向き Built-In Self-Test構成法、信学論C-II、(1994.5)採録決定済)
- 池永、高橋: 分散型BIST向きパターン圧縮器、92秋信学全大、C-437、(1992)
- Abramovici M., Breuer M.A. and Friedman A.D. : "Digital Systems Testing and Testable Design", Computer Science Press, pp.457-540 (1990).
- 池永、高橋、小倉: 乱数伝搬度に着目したBIST評価手法、第45回国情処全大、1K-08、(1993)