

補償パスを用いない格子結合ネットワークの 再結合法

2L-5

沼田 一成 † 堀口 進 ‡

† 東北大学工学部 ‡ 北陸先端科学技術大学院大学

1 はじめに

格子結合型マルチプロセッサは最も基本的なプロセッサの結合形態で、今まで様々な故障救済技術が提案されている。特に冗長PEを周辺に配置したものはよく研究されており、今までに様々なモデルで様々な結果を導いている。

その代表的なモデルはS. Y. Kung[1]らによって提唱された格子結合形マルチプロセッサである。(図1)これは $N \times N$ のアーキテクチャの周辺にR行R列の冗長PEを付加し、PE間に1本のトラックと1個のスイッチを配置し、スイッチを切り替え再構成をするものである。

このモデルではトラックは一本であるが、PE内部をスルーさせるためのトラックが丁度 $1/2$ のだけ必用であるため、このようなアーキテクチャを $1-1/2$ トラックモデルと呼ぶことにする。S. Y. Kungらは、この問題を解決するために補償パスと言うアイデアを提唱し、指数時間で解くアルゴリズムを提唱した。その後V. P. Roychowdhury[2]らが、多項式時間で解くアルゴリズムを提唱している。

しかしこれらのアルゴリズムは故障しているPEのみを補償しようとしているため、PE資源を有効活用していない。一般に故障していないPEの補償も考えると問題は一見簡単そうだが極めて困難になる。そこで著者らは補償パスを用いない新たな方式を提唱してきた。[3]ではバイパスとシフトを組みあわせたアルゴリズムを、[4]ではヒューリスティックなシフト用いるアルゴリズムを提唱してきた。これらはいずれも補償パスを用いていないだけでなく、周辺の故障分布情報を用いているという特色がある。

2 アルゴリズム

本論文で提唱するアルゴリズムの基本戦略は以下の通りである。

1. 全てのPEを順番にチェックする。
2. もしPEの状態がUseかつ故障しているならばコインストスを行いランダムにシフトの方向を決定し、シフト(後述)する。
3. 全て故障PEの状態がNoUseになれば終了する。そうでなければ1)へ行く。




図1: 1-track-1-spare 格子結合型マルチプロセッサのモデル。

実際にはループの上限を10000とし、この回数を越えた場合は再構成不能と言うことでアルゴリズムを中断する。

シフトはシグナルによって行なわれる。すなわち、シグナルを受けたPEが発火し、その状態により、必要があれば隣接したPEを発火させ、自分自身や近隣のPEの状態や腕の状態を変化させる。ルールは7つあり、それぞれのパターンにより変化の方法が変わる。例えば、東方向にシフトさせるときのパターンの変化は図2のようなものがある。

ルールを全て適用し、回避できるパターンになっていたなら腕をつなぎかえる。そのようになっていない場合はさらにルールを繰り返す。

この手法では、各PEは全体が再結合されると言うことは考慮しておらず、自分だけを補償しようとする。他のPEが既に補償しているPEにぶつかった場合、そのPEの補償を無効にしてでも補償しようとする。これを繰り返すことにより、ある確率でアレイが再構成される。そのため、あるステップに各PEのシフト方向が重なると故障のないPEをもシフトされることになる。このようにシフトは解を発見するまで行われるので、従来の補償パスのやりかたでは生じないシフトパターンを発見する可能性がある。




図 2: シフトのパターン

3 むすび

S.Y.Kung らと同様のモデルでの再構成アルゴリズムを提唱した。このアルゴリズム中には S.Y.Kung らのモデルには現われない東西南北にスルーサせるパターンがあるが、これは重要な問題ではない。何故なら、 $1-1/2$ トラックモデル同様 2 -トラックモデルに交差することなくマッピングできるからである。また、このアルゴリズムは冗長な PE がいくつあってもかまわない。すなわち任意の $(N+R) \times (N+R)$, $1-1/2$ トラックのモデルに適用できる。なぜなら周辺に予備の PE が1列だけあると言うことを仮定していないからである。各 PE はアレイのサイズすら知る必要がない。自分の隣りの PE が何であって、それがどのようなステータスであるかだけを知ればよい。これは上のアルゴリズムの中に一切、サイズの情報がないことでわかる。これは巨大な格子結合プロセッサを考えたときに極めて有効である。

また本手法は、次元の概念もないでの、3次元や多次元へのアプローチが期待される。これは今後の課題である。

参考文献

- [1] S. Y. Kung, S. N. Jean, C. W. Chan, "Fault - Tolerant Array Processors Using Single - Track Switches" IEEE Trans. Computers Vol.38, No.4, (Apr.1989)
- [2] V. P. Roychowdhury, J. Bruck, T. Kailath, "Efficient Algorithms for Reconfiguration in VLSI/WSI Arrays" IEEE Trans. Computers Vol.39, No.4, (Apr.1990)
- [3] 沼田一成, 堀口進 “格子型結合マルチプロセッサの再構成アーキテクチャ”, 信学会技報, CPSY91-67, (1992-01)
- [4] 沼田一成, 堀口進 “格子結合型マルチプロセッサシステムの自律再構成法”, 信学論 (D-I), J76-D-I, pp.531-540, (1994-10)