

補償パスを用いない格子結合ネットワークの再結合法

2L-5

沼田 一成[†] 堀口 進[‡]

[†] 東北大学工学部

[‡] 北陸先端科学技術大学院大学

1 はじめに

格子結合型マルチプロセッサは最も基本的なプロセッサの結合形態で、現在まで様々な故障救済技術が提案されている。特に冗長 PE を周辺に配置したものはよく研究されており、現在までに様々なモデルで様々な結果を導いている。

その代表的なモデルは S. Y. Kung[1] らによって提唱された格子結合形マルチプロセッサである。(図 1) これは $N \times N$ のアーキテクチャの周辺に R 行 R 列の冗長 PE を付加し、PE 間に 1 本のトラックと 1 個のスイッチを配置し、スイッチを切り替え再構成をするものである。

このモデルではトラックは一本であるが、PE 内部をスルーさせるためのトラックが丁度 1/2 のだけ必用であるため、このようなアーキテクチャを 1-1/2 トラックモデルと呼ぶことにする。S. Y. Kung らは、この問題を解決するために補償パスと言うアイデアを提唱し、指数時間で解くアルゴリズムを提唱した。その後 V. P. Roychowdhury[2] らが、多項式時間で解くアルゴリズムを提唱している。

しかしこれらのアルゴリズムは故障している PE のみを補償しようとしているため、PE 資源を有効活用していない。一般に故障していない PE の補償も考えると問題は一見簡単そうだが極めて困難になる。そこで著者は補償パスを用いない新たな方式を提唱してきた。[3] ではバイパスとシフトを組み合わせたアルゴリズムを、[4] ではヒューリスティックなシフト用いるアルゴリズムを提唱してきた。これらはいずれも補償パスを用いていないだけでなく、周辺の故障分布情報のみでを用いていると言う特色がある。

2 アルゴリズム

本論文で提唱するアルゴリズムの基本戦略は以下の通りである。

1. 全ての PE を順番にチェックする。
2. もし PE の状態が **Use** かつ故障しているならばコイントスを行いランダムにシフトの方向を決定し、シフト(後述)する
3. 全て故障 PE の状態が **NoUse** になれば終了する。そうでなければ 1) へ行く。




図 1: 1-track-1-spare 格子結合型マルチプロセッサのモデル。

実際にはループの上限を 10000 とし、この回数を越えた場合は再構成不能と言うことでアルゴリズムを中断する。

シフトはシグナルによって行なわれる。すなわち、シグナルを受けた PE が発火し、その状態により、必要があれば隣接した PE を発火させ、自分自身や近隣の PE の状態や腕の状態を変化させる。ルールは 7 つあり、それぞれのパターンにより変化の方法が変わる。例えば、東方向にシフトさせるときのパターンの変化は図 2 のようなものがある。

ルールを全て適用し、回避できるパターンになっていたなら腕をつなぎかえる。そのようになっていない場合はさらにルールを繰り返す。

この手法では、各 PE は全体が再結合されると言うことは考慮しておらず、自分だけを補償しようとする。他の PE が既に補償している PE におつかった場合、その PE の補償を無効にしても補償しようとする。これを繰り返すことにより、ある確率でアレイが再構成される。そのため、あるステップに各 PE のシフト方向が重なると故障のない PE をもシフトされることになる。このようにシフトは解を発見するまで行われるので、従来の補償パスのやりかたでは生じないシフトパターンを発見する可能性がある。




図 2: シフトのパターン

3 むすび

S.Y.Kung らと同様のモデルでの再構成アルゴリズムを提唱した。このアルゴリズム中には S.Y.Kung らのモデルには現われない東西南北にスルーさせるパターンがあるが、これは重要な問題ではない。何故なら、1-1/2トラックモデル同様2-トラックモデルに交差することなくマッピングできるからである。また、このアルゴリズムは冗長な PE がいくつあってもかまわない。すなわち任意の $(N + R) \times (N + R)$, 1-1/2トラックのモデルに適用できる。なぜなら周辺に予備の PE が1列だけあると言うことを仮定していないからである。各 PE はアレイのサイズすら知る必要がない。自分の隣りの PE が何であって、それがどのようなステータスであるかだけを知ればよい。これは上のアルゴリズムの中に一切、サイズの情報がないことである。これは巨大な格子結合プロセッサを考えたときに極めて有効である。

また本手法は、次元の概念もないので、3次元や多次元へのアプローチが期待される。これは今後の課題である。

参考文献

- [1] S. Y. Kung, S. N. Jean, C. W. Chan, "Fault - Tolerant Array Processors Using Single - Track Switches" IEEE Trans. Computers Vol.38, No.4, (Apr.1989)
- [2] V. P. Roychowdhury, J. Bruck, T. Kailath, "Efficient Algorithms for Reconfiguration in VLSI/WSI Arrays" IEEE Trans. Computers Vol.39, No.4, (Apr.1990)
- [3] 沼田一成, 堀口進 "格子型結合マルチプロセッサの再構成アーキテクチャ", 信学会技報, CPSY91-67, (1992-01)
- [4] 沼田一成, 堀口進 "格子結合型マルチプロセッサシステムの自律再構成法", 信学論 (D-I), J76-D-I, pp.531-540, (1994-10)