

オンチップマルチプロセッサ用半共有型疑似連想キャッシュ

井上 敬介[†] 若林 正樹[†]
木村 克行[†] 天野 英晴[†]

プロセス技術の発達により増えた集積度を、現在のプロセッサは持て余している。そこで、半導体資源を有効に利用するためにマルチプロセッサを1チップ上に実装することが提案されている。本論文では、オンチップマルチプロセッサにおけるチップ内のキャッシュメモリの利用効率を上げる手法として、他のプロセッサのキャッシュを擬似的に自分のwayに見せるpSAS (Pseudo Set Associative and Shared) キャッシュを提案する。pSAS キャッシュはキャッシュラインのコピーの数が減るため、半ば共有キャッシュの状態になり、実際にキャッシュされるデータの量を増やすことができる。オンチップマルチプロセッサ向けスヌープキャッシュプロトコルである新Keioプロトコルキャッシュに対し、pSAS キャッシュは全体で10%、最大で16%性能が向上し、その効果が確認できた。

pSAS: Pseudo Set Associative and Shared Cache for On-chip Multiprocessor

KEISUKE INOUE,[†] MASAKI WAKABAYASHI,[†] KATSUYUKI KIMURA[†]
and HIDEHARU AMANO[†]

A high performance microprocessor which issues multiple instructions has been implemented. However, the performance improvement of such microprocessors will become difficult because of its complicated structure. To utilize silicon resources efficiently, an on-chip multiprocessor has been widely researched. In this paper, in order to increase effective utilization of on-chip cache memory of such an on-chip multiprocessor, pSAS (Pseudo Set Associative and Shared) cache is proposed. In this cache, cache module with snoop mechanism attached to the other processor in the same chip can be used as an extra way of its own cache. It combines advantages of both snoop and shared cache. Simulation results show that the performance is improved 10% in average, 16% at maximum.

1. はじめに

現在の高性能プロセッサは、スーパスカラやVLIWといった命令レベルの並列度を利用し複数命令を同時実行する技術で、処理能力を増やしてきた。一方、半導体技術の向上によりプロセスルールは着実に進み、1チップ上に搭載可能なトランジスタ数は増加の一途をたどっている。このことによりさらにプロセッサの集積度を上げることが可能であるが、現状以上にプログラム中の命令レベルの並列度を引き出すことは難しく、演算器を増やしても性能は上がらない。そのため、半導体技術の向上により増加したチップ面積を十分活用することが難しい状況にある。

チップ面積を有効利用する方法としては、主記憶混載、チップ上でマルチプロセッサを構成するオンチップ

マルチプロセッサ、およびその両方を用いたもの^{1)~5)}が提案され、研究、試作が進んでいる。オンチップマルチプロセッサには従来のボード上での実装にはない新たな自由度があり、プロセッシングエレメント部に関してもマルチスレッド指向、共有レジスタなどの提案がなされている。

我々は、従来のプロセッサコアを利用したオンチップマルチプロセッサでの、プロセッサの接続法やメモリアーキテクチャを検討している。

1チップ上でマルチプロセッサを構成する手法の中には共有キャッシュ方式とスヌープキャッシュ方式がある。前者は

- 共有キャッシュが同一チップ内にある場合、強力なバスやクロスバにより内蔵したプロセッサと密に結合することができる。
- マルチポートメモリを用いると、調停作業を容易かつ高速に行うことができる。
- メモリコンシステンシ維持が容易に行える。

[†] 慶應義塾大学理工学部

Faculty of Science and Engineering, Keio University

といった利点があり、後者は共有バスのデータラインを強化し、アドレス送出やアービトレーションの時間を除けば、1クロックでキャッシュライン1ライン分のデータを送ることができる強力な機能を持たせることが可能である。この2つを比較した結果⁶⁾、1ポート共有キャッシュはアクセスのコンフリクトによる遅延が、マルチポート共有キャッシュはマルチポート化によるキャッシュメモリ量の減少やメモリアクセスの遅延が性能に影響し、高速で幅の広いバスを用いてキャッシュラインを1度に転送するスヌープキャッシュの方が良い性能を示すことが分かっている。

しかし、アプリケーションのワーキングセットの大きさによっては、スヌープキャッシュ方式が同一キャッシュラインのコピーを持つことでチップ全体でキャッシュできるデータ量が減り、1ポート共有キャッシュの方が性能が良い場合もある。

本論文では以上を踏まえて、スヌープキャッシュの利点を残したままチップ内のキャッシュメモリを有効に使用する手法として、pSASキャッシュを提案する。

以下2章でまずオンチップマルチプロセッサにおけるスヌープキャッシュについて述べ、3章でpSASキャッシュの構成について述べる。そして、残りの章で性能評価と考察を行う。

2. スヌープキャッシュ

本章では、スヌープキャッシュの構成と、オンチップマルチプロセッサ上での実装に関して述べる。

2.1 スヌープキャッシュの構成

図1にここで検討するオンチップマルチプロセッサ上のスヌープキャッシュの構成を示す。それぞれのプロセッシングエレメント(PE)はL2キャッシュとしてスヌープキャッシュを持つ。同一チップ上での実装を考え、L2キャッシュ間を接続するバスは、ラインサイズ分のバス幅を持つと仮定している。このバスを利




図1 スヌープキャッシュの構成
Fig. 1 Snoopy cache structure.

用することにより、キャッシュ間のラインの転送自体は1クロックで終了する。

一方、主記憶はチップ外部に置かれているため、主記憶へのアクセスは通信バンド幅はI/Oピンネック、主記憶のアクセス速度などで制限を受ける。チップ内外の転送容量の差が大きくなると、主記憶へのアクセスは大きなペナルティになると考えられる。このことから主記憶へ極力アクセスしないスヌープキャッシュプロトコルの検討が行われた⁴⁾。

また、共有変数を用いた同期もチップ内で高速に行えるよう、同期機構がキャッシュに組み込まれている⁴⁾。

2.2 これまでの検討

我々は、オンチップマルチプロセッサ上でのスヌープキャッシュと共有キャッシュの性能を評価して比較した⁶⁾が、スヌープキャッシュの共有キャッシュに対する利点は以下のとおりである。

- (1) ヒットした場合、他のプロセッサからのアクセスと衝突しない。
- (2) 各プロセッサが専用でキャッシュを持つことができるため、密結合が可能で、アクセスクロック数を削減することができる。

しかし一方で、複数のプロセッサがそれぞれにデータをキャッシュするため、同一チップ内に複数のデータのコピーが生じる結果となり、チップ内のキャッシュメモリ全体として利用効率が悪くなる。

寺澤⁷⁾は、スヌープキャッシュのキャッシュ間転送能力を強化するとともに、同一チップ内の他のプロセッサのスヌープキャッシュの空いているブロックを自分のキャッシュのVictim Cacheとして利用するZ-Cacheを提案したが、利用された側のキャッシュに不要なブロックが挿入されるための性能低下により、ほとんど性能が改善されなかった。

3. pSAS キャッシュ

キャッシュの性能改善方法に、まずダイレクト・マップ方式でアクセスして、ヒットしない場合に、多少時間がかかっても複数セットにアクセスする疑似セット・アソシアティブ方式⁸⁾がある。これは、ダイレクト・マップ方式の高速なキャッシュアクセスと、セット・アソシアティブ方式のキャッシュヒット率の良さを兼ね備えている。一方、オンチップマルチプロセッサ上では専用のデータバスを設けることにより、他のプロセッサのキャッシュに多少時間をかけてアクセスすることが可能である。そこで、他のプロセッサのスヌープキャッシュを自分のプロセッサの疑似セットとして扱い、まず、通常のキャッシュのように自分のプロセッサ




図2 pSAS キャッシュの構成
Fig.2 pSAS cache structure.

サにアクセスし、キャッシュミスした場合に、他のプロセッサのキャッシュに直接アクセスすることで、スヌープキャッシュの問題点である全体のメモリ利用率の悪さを改善できるのではないかと考えた。この方法は、他のキャッシュを自分のキャッシュの疑似セットとして扱い、またそれは共有キャッシュとして見ることもできることから pSAS (Pseudo Set Associative and Shared) キャッシュと呼ぶ。

3.1 構成と動作

図2に pSAS キャッシュの構成を示す。各プロセッサはキャッシュを持っており、他のキャッシュを自分のキャッシュの疑似セットとして扱うためのデータパスとして Back Door Path (BDP) が追加されている。BDP のビット幅はプロセッサコアの1ワード分程度である。pSAS キャッシュはこの BDP を通して自分のキャッシュより数クロックの遅延で他のキャッシュにアクセスすることができる。pSAS キャッシュは極力自分のキャッシュへのアクセスは他から阻害されない方針で設計されており、たとえば、タグメモリは自プロセッサと BDP 側で同時に読み出すことができる。

次に、pSAS キャッシュの動作について説明する。図3にプロセッサがメモリアクセスを行った場合の pSAS キャッシュの状態マシンの概略を示す。まず、自分のキャッシュでキャッシュミスとなった場合、BDP アービタに request を出す。BDP を取得後、BDP 経路でアドレスを全キャッシュタグへ流して他のキャッシュでのヒット判定を行う。キャッシュヒットした場合は、プロセッサは BDP を通してそのキャッシュへ直接アクセスする。このときキャッシュラインの移動・コピーは行われない。

他のキャッシュでのキャッシュミス判定は2通り考えることができる。

(1) チップ内に同一キャッシュラインの存在を許さ




図3 pSAS キャッシュコントローラの状態遷移図
Fig.3 pSAS cache state machine.

ない方法。他の全キャッシュのタグが busy 状態でなくなるまで待ち、確実にチップ内にそのキャッシュラインが存在しないことを確認した後、図2に示す Bus Interface を通してチップ外の主記憶へアクセスする。

(2) チップ内に同一キャッシュラインの存在を許す方法。BDP を確保した時点であるキャッシュでアクセスが衝突し、残りのキャッシュでキャッシュヒットしなかった場合、衝突が発生したキャッシュを待たずにキャッシュミスと見なしてスヌープキャッシュのバストラップアクションを発生させる。この方式は pSAS キャッシュにバススヌープ機能が必要である。また、write 時はキャッシュコヒーレンスを保つために、全キャッシュメモリにアクセスできるまで待つ必要がある。

本稿では pSAS キャッシュがあるキャッシュへの混雑を自動的に避ける weak competitive な動作を期待して(2)の方法を中心に評価を行っている。

BDP の本数は1本としている。BDP の本数が増えれば、BDP の取得待ち時間が減り、パフォーマンスが上がるのが考えられるが、他のキャッシュから read のみ行える VLNW キャッシュ⁹⁾ で予備評価を行い、あまり効果がないことが分かっている。また、同一キャッシュラインの存在を許す場合、BDP が複数あると write の競合の処理とメモリコンシステンシ維持が煩雑であるという問題がある。

4. 評価環境と条件

pSAS キャッシュの評価には命令レベルシミュレー




図 4 ISIS の概観

Fig. 4 ISIS is instruction level simulator.

タによるシミュレーションを用いた。評価環境、条件について述べる。

4.1 並列計算機シミュレータ ISIS

並列計算機シミュレータ ISIS¹⁰⁾ は、様々な並列計算機シミュレータに共通する機能ブロックを抽出し、より汎用性を高めてライブラリ化したシミュレーション環境である。ISIS を使用してシミュレータを実装する場合、ライブラリで用意された機能ブロックをそのまま使用することができるため、シミュレータ実装者は対象の並列計算機特有の機能のみを実装するだけでよい。

図 4 に ISIS の構成を示す。ISIS では、計算機内部の個々の機能ブロックをユニットとしてカプセル化し、各ユニットを独立実装する方式を採用している。特定の並列計算機のシミュレータを実装する場合には、必要なユニットを結合させることで所望の並列計算機を構成すればよい。すでに R3000 プロセッサのクロックレベルシミュレータやメモリ、キャッシュなどのユニットがライブラリで用意されているため、特殊なハードウェアを用いていない並列計算機であれば実装済みのユニットを組み合わせるだけでシミュレータを実装することができる。また、ライブラリに用意されていないユニットをシミュレータ実装者が追加することができるため、どのようなアーキテクチャを持つ並列計算機であっても対応が可能である。

ユニット間の結合と通信のインタフェースを規定するために、情報を仲介する存在としてパケット、結合を仲介する存在としてポートという概念を導入している。パケットは、相互接続されたユニット間でやりとりされるすべての情報を表現する。たとえば、ルータ間で送受信されるフリット、プロセッサがバスに出力

するメモリアクセス要求などがパケットである。ポートは、ユニットどうしを結合している通信路への入力端子を表現する。接続したいユニットどうしのポートを接続することで、ユニット間の通信路が構築される。ユニット間の通信を明確に規定することで、個々のユニットどうしの依存関係を最小限にとどめている。

4.2 アプリケーション

評価に用いるアプリケーションプログラムとして、SPLASH2¹¹⁾ ベンチマーク集から以下のアプリケーションを選択した。アプリケーションのパラメータはオンチップキャッシュに載りきれないデータサイズとなるように選んでいる。

- FFT

このプログラムでは、6 ステップの FFT アルゴリズムを用い、1 次元複素数配列の高速フーリエ変換を行うものである。等分点の数を 65536 に設定して実行した。

- LU

このプログラムでは、行列を右下 3 角行列と右上 3 角行列に分解する。この計算では、ローカルリティを引き出すために個々の行列をいくつかのブロックに分けて計算する。256 × 256 の行列を用い、ブロックのサイズは 16 に指定した。

- RADIX

整数の並列基数ソートを行う。要素数は 524288 個に設定した。

- OCEAN

ガウス-ザイデル法により海洋中の反主流と境界流の影響をシミュレートする。各プロセッサにはサブグリッドが割り当てられ、その境界で通信が生じる。66 × 66 のグリッドで実行した。

4.3 構 成

ここで想定するオンチップマルチプロセッサでは小～中規模の RISC プロセッサを用いることにより、1 プロセッシングエレメントあたりのチップ面積を小さくし、搭載プロセッサ数とキャッシュメモリの増加を狙っている。今回は図 5 に示すような、0.25 μm のプロセス技術で 500 mm² 程度のダイサイズを持つチップを想定した。

プロセッシングエレメントは R3000 クラスの RISC プロセッサを 4 台搭載している。キャッシュサイズは全体で 256 KB 程度とした。4 プロセッサあるので 1 プロセッサあたりのキャッシュ容量は 64 KB となる。

次にアクセス時間について述べる。アクセス時間は使用するデバイス、テクノロジー、レイアウトに依存するため、ここで述べるクロック数はアクセスレイテン




図5 フロアプラン
Fig. 5 Floorplan.




図6 アクセス時間
Fig. 6 Access latency.

シの比率を示すものとする。チップ外の主記憶へのアクセスは高周波数動作時のDRAMのアクセスタイムなどを考慮し、イニシャルデータの到着までのアクセスペナルティを50クロックとする。それ以降は1クロックに1データが転送される。また、キャッシュのアクセス時間は自分のキャッシュにヒットした場合は2クロック、他のキャッシュにヒットした場合は最低4クロックのアクセス時間を必要とする。また、今回はCPUのL1データキャッシュはdisableしている。図6に概略を示す。

4.4 条件

以下にシミュレーション条件をまとめる。プロセッサ数、キャッシュ容量は、先に述べたチップ面積を考慮して定めてある。この構成で各アプリケーションの初期化を除いた実行時間を測定した。

- プロセッサ数 4
- チップ内のキャッシュ容量 256 KB
- 各プロセッサのキャッシュ容量 64 KB
- セット数 1, 2, 4 (way)
- キャッシュラインサイズ 16, 32 (byte)
- 共有バス幅 (キャッシュラインサイズと同じ)
- 自キャッシュヒット時のアクセス時間 2 clk
- 他キャッシュヒット時のアクセス時間 4 clk
- 主記憶のイニシャルアクセス時間 50 clk




図7 FFTのキャッシュヒット率
Fig. 7 Cache hit ratio of FFT.




図8 LUのキャッシュヒット率
Fig. 8 Cache hit ratio of LU.

5. 評価

5.1 キャッシュヒット率

図7, 図8, 図9, 図10に各アプリケーションでのキャッシュヒット率の結果を示す。それぞれの図で隣り合う2本のグラフが1セットとなっており、左が新Keioプロトコル、右がpSASキャッシュである。この2本1組が同一条件での結果で、条件はラインサイズが16, 32バイト、セット数が1, 2, 4 wayの組合せで6種類ある。

FFT (図7)は0.7~1.6%ヒット率が向上した。pSASキャッシュではキャッシュヒットは半分以上が他のキャッシュへのヒットとなっており、アプリケーションの持つ共有データの相互参照度の高さが分かる。さらに詳細に検討するため、表1と表2にキャッシュラインサイズ16byte、ダイレクトマップの場合の各プロセッサのキャッシュアクセスとメモリアccessを示す。新Keioプロトコルに比べてpSASキャッシュはread cache missが49%減少しているが、それ以外はあまり変化がない。read from memoryとwrite back

表 1 FFT のメモリアクセスの詳細 (新 Keio I16w1)

Table 1 Memory access of FFT (New Keio I16w1).

	PE1	PE2	PE3	PE4	合計
read hit	1289678	9970714	10329835	10330935	31921162
read miss	407197	408569	146821	146810	1109397
write hit	1774283	1380687	1384462	1384474	5923906
write miss	184668	52928	40160	40180	335936
read mem	207737	119553	195666	195686	718642
write mem	188778	21514	78949	78970	368211

表 2 FFT のメモリアクセスの詳細 (pSAS I16w1)

Table 2 Memory access of FFT (pSAS I16w1).

	PE1	PE2	PE3	PE4	合計
read hit	1143916	9470002	1559513	1549236	13722667
read hit(o)	407808	798154	7728663	7736915	16671540
read miss	145114	127662	146518	146515	565809
write hit	1265522	579921	1384489	1384458	4614390
write hit(o)	512955	804552	30	13	1317550
write miss	180475	49143	49142	49142	327920
read mem	325590	1057	195663	195661	717971
write mem	152614	57052	78941	78934	367541




図 9 OCEAN のキャッシュヒット率
Fig.9 Cache hit ratio of OCEAN.




図 10 RADIX のキャッシュヒット率
Fig.10 Cache hit ratio of RADIX.

の回数もほぼ変化がないことから、FFT ではキャッシュライン転送の減少によって性能が上がったことが分かる。

LU (図 8) ではさらに効果があり、2.0~4.0%ヒット率が向上した。表 3 を見ると各プロセッサの read hit other と write hit other が多く、どのプロセッサも互いにデータを読み書きしていることが分かる。このようなアクセスパターンでは通常のスヌープキャッシュでは read と invalidate の繰返しとなり、チップ上のキャッシュメモリの利用効率が落ちる。pSAS キャッシュではそれが改善され、表 4 と比べると、メモリアクセスが 34.2%減った。

一方、OCEAN (図 9) と RADIX (図 10) は、他のキャッシュにほとんどヒットしていない。これは、OCEAN, RADIX とともにデータを分割して各プロセッサが分担しており、プロセッサ間でのデータの共有度がきわめて低いためである。OCEAN ではヒット率が 1%向上、RADIX はほぼ変わらずで、このようなアプリケーションでは pSAS キャッシュは効果がないことが分かる。

5.2 実行速度

図 11 に新 Keio プロトコルキャッシュ、pSAS キャッシュ、参考比較用の Illinois プロトコルキャッシュ、スヌープ機能なし pSAS キャッシュでの各アプリケーションの実行時間を示す。pSAS キャッシュは新 Keio プロトコルに対し、全体で 10%性能が向上している。特に LU では最大 16%性能が向上した。

チップ上に同一キャッシュラインの存在を許さな




図 11 実行時間
Fig.11 Execution time.

表 3 LU のメモリアクセスの詳細 (pSAS 116w1)
Table 3 memory access of LU (pSAS 116w1).

	PE1	PE2	PE3	PE4
read hit	2033806	5030077	3470292	5035825
read hit(o)	3677261	2075140	3857083	2051557
read miss	97814	61253	84501	178024
write hit	1452601	1712876	2350388	2267082
write hit(o)	1320614	832096	436993	516326
write miss	34977	30	0	5
read mem	132737	34313	84463	177480
write mem	63715	31157	40482	87721

表 4 LU のメモリアクセスの詳細 (新 Keio 116w1)
Table 4 memory access of LU (New Keio 116w1).

	PE1	PE2	PE3	PE4
read hit	4823377	7369626	7523238	6208586
read miss	784520	224067	203880	737817
write hit	2771035	2783288	2787356	2540336
write miss	37104	135	63	4671
read mem	157704	215608	156426	83083
write mem	96689	109026	101233	70469

い、スヌープ機能のない pSAS キャッシュ (pSAS(w/o snoop)) はその振舞いが共有キャッシュに近くなり、スヌープキャッシュとの比較ではデータセットがキャッシュに載ったかどうかで結果がばらついた。一概に良いとは判断できず、共有キャッシュとの比較検討も必要であるといえる。

5.3 トレードオフ

スヌープ機能付 pSAS キャッシュは従来のスヌープキャッシュプロトコルに以下のハードウェアを追加している。

- back door path と arbiter
- 各タグメモリに back door path 用比較器
- タグメモリの 3 ポート化

これらはいずれも膨大なハードウェア量ではなく、今回想定するチップ面積を考えれば十分実装可能である。前者 2 つの項目は自分のキャッシュをアクセスする場合のクリティカルパス上に存在しないため動作速度への影響が少ないと考えられるが、3 つ目のタグメモリの 3 ポート化はタグの読み出し遅延の増加が懸念される。

6. ま と め

本報告では他のスヌープキャッシュを自分のプロセッサの擬似セットとして扱うことにより、よりキャッシュメモリを半共有する pSAS キャッシュを提案し、評価を行った。

ほぼすべての条件で新 Keio プロトコルよりさらに性能が向上した。特にダイレクトマップ方式のキャッシュならば、疑似セットの効果が十分に現れ、最大 16% 性能が向上した。また、pSAS キャッシュは LU などのデータアクセスパターンが不均一なアプリケーションで特に効果が見られた。

今後の課題として参照頻度の高いキャッシュラインを自分のキャッシュへコピーすることを検討したいと考えている。

参 考 文 献

- 1) Kunle Olukotun, B.A.N., Hammond, L., Wilson, K. and Chang, K.: The Case for a Single-Chip Multiprocessor, *Architectural Support for Programming Languages and Operating Systems VII*, pp.2-11 (1996).
- 2) Nayfeh, B.A., Hammond, L. and Olukotun, K.: Evaluation of Design Alternatives for a Multiprocessor Microprocessor, *International Conference on Parallel Processing*, pp.67-77 (1996).
- 3) Fillo, M., Keckler, S.W., Dally, W.J., Carter, N.P., Chang, A., Gurevish, Y. and Lee, W.S.: *The M-Machine Multicomputer* (1995).
- 4) Terasawa, T., Ogura, S., Inoue, K. and Amano, H.: A Cache Coherence Protocol for Multiprocessor Chip, *Proc. IEEE International Conference on Wafer Scale Integration*, pp.238-247 (1995).
- 5) 高橋真史, 高野祐之, 鈴木清吾, 田胡治之: オンチップマルチプロセッサのアーキテクチャの検討, 信学技報 CPSY, pp.17-24 (1995).
- 6) Kisuki, T., Wakabayashi, M., Yamamoto, J., Inoue, K. and Amano, H.: Shared vs. Snoop: Evaluation of Cache Structure for Single-chip Multiprocessors, *EUROPAR97* (1997).
- 7) 寺澤卓也: Z キャッシュ: オンチップマルチプロセッサ用キャッシュ, 情報処理学会論文誌, Vol.37, No.4, pp.666-669 (1996).
- 8) Hennessy, J.L. and Patterson, D.A.: *COMPUTER ARCHITECTURE A QUANTITATIVE APPROACH SECOND EDITION*, Morgan Kaufmann (1996).
- 9) 井上敬介, 若林正樹, 木村克行, 天野英晴: シングルチップマルチプロセッサ用半共有型スヌープキャッシュ, 電子情報通信学会技術研究報告, CPSY98-58 (1998).
- 10) 若林正樹, 米田卓司, 天野英晴: 並列計算機シミュレーションライブラリの提案, 電子情報通信学会技術研究報告, VLD97-110 (1997).
- 11) Woo, S.C., Torrie, M.O.E., Singh, J.P. and Gupta, A.: The SPLASH-2 Programs: Charac-

terization and Methodological Considerations, *Proc. 22nd Ann. International Symposium on Computer Architecture*, pp.24-36 (1995).

(平成 10 年 9 月 1 日受付)

(平成 11 年 3 月 5 日採録)



井上 敬介 (学生会員)

平成 6 年慶應義塾大学理工学部電気工学科卒業。平成 8 年同大大学院理工学研究科計算機科学専攻修士課程修了。現在同大学院後期博士課程。計算機アーキテクチャの研究と並列

計算機の実装に従事。



若林 正樹

平成 8 年慶應義塾大学理工学部電気工学科卒業。平成 10 年同大大学院理工学研究科計算機科学専攻修士課程修了。現在同大学院後期博士課程。計算機アーキテクチャの研究に

従事。



木村 克行

平成 9 年慶應義塾大学理工学部電気工学科卒業。現在同大大学院修士課程。並列計算機のキャッシュアーキテクチャの研究とデバッグに従事。



天野 英晴 (正会員)

昭和 56 年慶應義塾大学理工学部電気工学科卒業。昭和 61 年同大大学院理工学研究科電気工学専攻博士課程修了。現在慶應義塾大学理工学部情報工学科助教授。工学博士。計算

機アーキテクチャの研究に従事。